CN109117399B - 减少芯片选择的装置、系统及方法 - Google Patents
减少芯片选择的装置、系统及方法 Download PDFInfo
- Publication number
- CN109117399B CN109117399B CN201810881800.7A CN201810881800A CN109117399B CN 109117399 B CN109117399 B CN 109117399B CN 201810881800 A CN201810881800 A CN 201810881800A CN 109117399 B CN109117399 B CN 109117399B
- Authority
- CN
- China
- Prior art keywords
- identifier
- memory device
- command
- select
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Storage Device Security (AREA)
- Mobile Radio Communication Systems (AREA)
- Information Transfer Systems (AREA)
- Static Random-Access Memory (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
本发明描述减少芯片选择的装置、系统及方法。在一种此类方法中,装置维持两个识别符(ID_a及ID_m)。当所述装置接收命令时,其检查ID_a及ID_m相对于第三参考识别符(ID_s)的值。如果ID_a或ID_m等于ID_s,所述装置就执行所述命令,否则所述装置就忽略所述命令。通过使用两种不同的识别方法,系统在选择激活装置时具有选项,从而能够以快速方式在选择多个装置与单一装置之间选择性地切换。在另一此类方法中,装置可具有持久区域,其存储例如ID_a的识别信息。因此,系统功能可保持独立于与系统中的所有装置的初始ID_a指派所需要的物理或逻辑组件相关联的任何缺陷/边缘性。
Description
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2014年08月06日、申请号为201480054058.2、发明名称为“减少芯片选择的装置、系统及方法”的发明专利申请案。
优先权申请案
本申请案主张2013年8月7日申请的第13/961,377号美国申请案的优先权的权益,所述申请案以全文引用的方式并入本文中。
技术领域
本申请涉及存储器装置的芯片选择。
背景技术
例如计算机及其它电子产品(举例来说,数字电视、数码相机、蜂窝电话、平板计算机、游戏装置、电子阅读器及类似物)的设备通常具有存储器装置,所述存储器装置具有用于存储信息的存储器单元。此类设备常常具有多个存储器装置。
发明内容
本申请的一个方面涉及一种用于在含有第一装置、第二装置及第三装置的系统内选择装置的方法。在一个实施例中,所述方法包括:将相同的主识别符指派到所述系统内的每一装置;将第一指派识别符指派到所述第一装置;将第二指派识别符指派到所述第二装置;将第三指派识别符指派到所述第三装置;及通过将选择识别符设置为等于所述主识别符的值来选择所述第一装置、第二装置及第三装置中的每一者。
本申请的另一方面涉及一种用于在含有第一装置、第二装置及第三装置的系统内选择装置的方法。在一个实施例中,所述方法包括:将第一指派识别符指派到所述第一装置;将第二指派识别符指派到所述第二装置;将第三指派识别符指派到所述第三装置;其中将所述第一指派识别符指派到所述第一装置包括将所述第一指派识别符设置为等于与所述第一装置相关联的持久识别符。
本申请的再一方面涉及一种对多装置系统内的装置执行命令的方法。在一个实施例中,所述方法包括:接收命令;当所述命令是SelectID命令时更新选择识别符;确定是否存在与所述装置相关联的持久识别符;当存在与所述装置相关联的持久ID时,设置来自所述装置内的持久区域的所述装置的指派识别符;通过比较所述选择识别符(ID_s)与所述装置的所述指派识别符(ID_a)来确定所述命令是否希望用于所述装置;当所述命令不希望用于所述装置时忽略所述命令;及当所述命令希望用于所述装置时执行所述命令。
本申请的又一方面涉及一种系统。在一个实施例中,所述系统包括:第一装置,其具有第一主识别符及第一指派识别符,能够使用所述第一主识别符或所述第一指派识别符存取所述第一装置;第二装置,其具有第二主识别符及第二指派识别符,能够使用所述第二主识别符或所述第二指派识别符存取所述第二装置;及第三装置,其具有第三主识别符及第三指派识别符,能够使用所述第三主识别符或所述第三指派识别符存取所述第三装置;其中所述系统通过将选择识别符设置为所述第一主识别符、第二主识别符、第三主识别符、第一指派识别符、第二指派识别符或第三指派识别符中的一者来存取所述第一、第二或第三装置中的一者。
本申请的又一方面涉及一种装置。在一个实施例中,所述装置包括:芯片选择输入;命令/地址输入;选择入SIN输入;选择出SOUT输出;及持久区域;其中所述持久区域经配置以含有用于指派识别符的值和用于主识别符的值,以使所述装置响应于将选择识别符设置为所述指派识别符而为可存取的,且所述装置响应于将选择识别符设置为所述主识别符而为可存取的。
附图说明
图1为含有可选择的装置的系统的实施例的框图。
图2为说明用于选择装置以执行操作的实例方法的实施例的流程图。
图3为说明用于设置装置标识的实例方法的实施例的流程图。
图4为说明用于选择装置以执行操作的实例方法的实施例的流程图。
具体实施方式
在具有多个装置的系统(例如具有多个裸片的存储器系统)中,芯片选择(CS#)减少方法使系统能够通过跨越一个以上装置而共享CS#、命令/地址总线(CA总线)及/或数据总线来节省板空间。
首先将定义若干术语。ID_a是由装置持有的、如由AssignID命令所设置的指派识别符(id)值。一旦经初始化,就选择ID_a且其不会被改变直到装置再次被初始化为止。ID_s(或选择识别符)用以选择将使用哪个装置来执行命令。
根据CS#减少方法,为使系统能指示其希望把共享信令上的装置之中的哪一装置作为操作目标,其必须在重启之后首先配置用于系统中的每一装置的ID_a值。接着,为使装置能够响应于随后的命令,其将发出SelectID命令使得ID_s等于目标装置的ID_a。ID_a指派序列取决于如图1中展示的系统中的所有装置之间的SIN/SOUT(选择输入及选择输出)菊链的存在。
图1展示包括装置110、120、130及140的系统100。装置110具有SIN 112及SOUT114。装置120具有SIN 122及SOUT 124。装置130具有SIN 132及SOUT 134。装置140具有SIN142及SOUT 144。装置110、120、130及140被菊链到彼此,其中SOUT114耦合到SIN 122,SOUT124耦合到SIN 132且SOUT 134耦合到SIN 142。应理解,装置110、120、130及140中的每一者可具有图1中未说明的其它输入。举例来说,装置可具有除SIN及SOUT之外的芯片选择输入及命令/地址输入。
在系统100初始化之后,SIN 112内部地被拉高而SOUT 114、SOUT 124、SOUT 134及SOUT 144全部都被内部地驱动到低电平。一旦装置110已作为初始化过程的部分设置其ID_a,其就将驱高SOUT 114以使链中的下一装置(装置120)能够接受AssignID命令以设置其ID_a。针对装置120、130及140中的每一者继续此过程。应理解,虽然图1中展示四个装置110、120、130及140,但此过程可扩展到包含更多装置。在初始化之后,链中的第一装置(例如,图1的装置110)将使其SIN内部地拉高且所有装置都将使SOUT内部地驱低。装置将仅在其SIN为高时接受AssignID命令。一旦装置已设置其id,其就将驱高其SOUT以使链中的下一装置(例如,图1的装置120)能够接受AssignID命令。在设置id之后也可将SOUT保持在FLOAT。以此方式,对SIN的上拉将线路拉到高逻辑电平。应理解,此菊链逻辑的极性及实际实施方案是相对于此实例的。在其它实施方案中,可使极性电平反转使得低逻辑电平启用装置。
继续参看图1,还存在芯片选择(CS#)150及命令/地址总线(CA)160。CS#150经由CS线152耦合到装置110,CS#150又经由CS线152耦合到装置120、130及140中的每一者。命令/地址总线160经由CA线162耦合到装置110、120、130及140中的每一者。
在设置用于每一装置的ID_a之后,为使装置能够响应于随后的命令,系统将发出SelectID命令使得ID_s等于目标装置的ID_a。在此之后,系统通过使用ID_s选择哪一装置来执行命令。当需要针对另一装置发出命令时,将发出另一SelectID命令。如图2般提供说明此过程的流程图。
分析传入命令(202)。如果传入命令是SelectID命令(204),那么就将ID_s变量更新为被分析的命令中指定的值(206)。在此之后,控制使用下一命令继续进行(202)。
如果传入命令并非SelectID命令,那么装置就将ID_s维持为如由最后的SelectID命令设置的那样。如果ID_s等于ID_a,那么就执行命令(210),举例来说,执行操作。否则忽略命令,因为所述命令希望用于系统中的另一装置(212)。在此之后,流程使用待分析的下一命令继续进行(202)。
系统中的每一装置执行图2中略述的方法。因此,每一命令最终将由ID_a等于命令的ID_s的装置执行。
跨越共享信令,如果系统希望并行性,那么一个以上装置就可共享相同的ID_a值。换句话来说,通过将装置110、120、130及140中的每一者的ID_a设置为相同值,命令就将由装置110、120、130及140中的每一者处理。在一个替代例中,如果系统希望对每一个别装置进行存取,那么每一装置就可具有唯一ID_a。在另一替代例中,可通过设置希望执行命令的装置的群组中的每一装置的相同ID_a同时将其它装置的ID_a设置为不同值来获得局部并行性。
一旦经由AssignID命令设置ID_a,就忽略随后的AssignID命令,且在无重启及/或id方案重指派序列的情况下不能改变ID_a。
在系统内或跨越系统中的装置的SIN/SOUT连接的菊链由于缺陷或性能边缘性而被断开的情况中,可出现一个问题。阻止或延迟装置设置其希望的ID_a的故障可阻止菊链中的其之后的所有其它装置接收其希望的ID_a。参看图1,如果装置120出现故障,那么装置130及140就将无法接收AssignID命令。奇偶校验/XOR的冗余方案及备用装置不能解决此问题。贯穿整个系统的对每一ID_a的不成功指派将致使数目不正确的装置响应于系统操作且可能在一些情形中导致不可接受的数据损失或甚至导致整个系统故障。
提出一种方法,通过所述方法,可将由于SIN/SOUT菊链中的任何断开引起的不可接受的数据损失及/或整个系统故障的风险控制在系统制造环境内。
在此方案中,用于每一装置的ID_a的值被存储到装置内及系统制造环境内的持久区域。持久区域可包含(但不限于):多晶硅熔丝、金属熔丝、存储器阵列单元、非易失性存储器及类似物。在一个实施例中,持久区域是存储ID_a的熔丝或一组熔丝。
在随后的装置初始化之后,逻辑将检查是否应从存储于装置内的持久区域加载用于其ID_a的值。如果存储于持久区域内的值是可用的(如将为从系统制造环境离开后的情况),就根据存储于持久区域中的持久识别符设置ID_a值。因此,ID_a指派现独立于SIN/SOUT菊链。
参看图3,展示说明用以设置ID_a的逻辑的流程图。在初始化之后,将ID_s及ID_a设置为0x00(302)。应理解,此值仅用于此实例的目的。也可使用其它ID_s及ID_a值。在此实例中,0x00用作已知默认值。在此之后,命名为id_assigned_flag的标记被设置为假(304)。接着检查装置以确定标记persistent_id_flag是否为真。Persistent_id_flag为一标记,其指示讨论中的装置是否具有已被存储于持久区域中的值。如果已设置持久id,那么就将ID_a设置为包含于持久区域中的值(350)。接受下一命令(352)。在此之后,检查ID_s以确定其是否等于ID_a(354)。如果不相等,不采取动作(356)且继续下一命令(352)。如果ID_s等于ID_a,那么命令就希望用于装置且执行操作(358)。
如果persistent_id_flag未被设置,那么就必须分析第一命令以确定命令是否希望设置装置的ID_a(308)。如果命令希望设置装置的ID_a,那么接着就结合SIN=断言检查id_assigned_flag以确定其是否为假。如果满足两个条件,那么就设置用于装置的ID_a(316),将id_assigned_flag设置为真(318)且将SOUT设置为高(320)。如果未满足两个条件中的一者,就忽略命令。
如果第一命令不希望设置装置的ID_a,就执行操作(319)且将SOUT设置为高(320)使得在不考虑ID_s相对于ID_a的状态(即,不使用CS#减少方法)的情况下执行所有随后命令。
在断言SOUT之后,接受下一命令(322)。如果id_assigned_flag为真,那么就检查ID_s以查看其是否等于ID_a(即,其为希望用于此特定装置的命令)(326)。如果不相等,那么就不采取操作(334)且接受下一命令(322)。否则,所述命令就希望用于装置。检查所述命令以查看是否希望其将ID_a写入到持久区域(328)。应理解,为便于说明,图式描绘单一命令。将ID_a写入到持久区域的决策可为单一命令或一系列命令。如果不是,那么就执行操作(332)且接着接受下一命令(322)。
如果命令希望将ID_a写入到持久区域,那么就将ID_a写入到持久区域且将persistent_id_flag设置为真(330)。在此之后,接受下一命令(322)。否则,就执行操作(332)且接着接受下一命令(322)。
依照用以存储持久值(例如,从如编程到多晶硅熔丝、金属熔丝、存储器阵列单元等等的值加载的持久值)的持久区域的限制,可在装置的使用期限期间在任何时间配置及重新配置这些持久值。
即使在SIN/SOUT连接的故障或边缘性的情况中,系统故障也因为每一裸片具有有效ID_a而得以避免。
可能还存在另一问题。如上文所描述,在初始化之后,链中的第一装置(例如,来自图1的装置110)将使其SIN内部地拉高且所有装置都将使SOUT内部地驱低。装置将仅在其SIN为高时接受AssignID命令。一旦装置已设置其id,其就将驱高其SOUT以使链中的下一裸片(例如,装置120)能够接受AssignID命令。
一旦所有装置都已设置其id,仅在命令的ID_s==ID_a的情况下,装置对随后的系统命令做出反应。一旦经由AssignID命令设置id,就忽略随后的AssignID命令且在无重启的情况下不能改变id。
在需要系统在两个或两个以上ID_a方案之间切换但不引发在中间的重启或不需要额外SelectID命令的情况中出现一个问题。其中需要避免重启及/或额外SelectID命令的预期实例包含(但不限于):
1)当系统已针对并行操作配置其ID_a方案但希望“屏蔽(mask)”或隔离共享信令上一或多个装置使其无法进行任何等级的使用时。这可发生于(例如)系统并入备用/冗余装置的情况中。在此实例中,系统可能希望屏蔽备用/冗余装置使其无法进行非必要操作(例如,用于节能等等的操作)。参看图1,系统可使装置110、120及130中的每一者操作,但针对某些命令,装置140将不操作。
2)当系统已配置其ID_a方案使得存在个别裸片存取及并行裸片存取两者时。换句话来说,存在共享信令上的一个以上ID_a(例如,用于个别裸片存取),但接着希望并行响应的性能用于共同及/或时序要求严格的命令序列(例如,断电入口、模式寄存器写入等等)。这允许系统通过发出用于共享信令上的每一ID_a的SelectID+命令的序列来避免管理迭代开销。
一种方法,通过所述方法可能产生所有装置都对其做出响应而不管其当前ID_a值如何的第二装置识别符。此识别符可被称为“ID_m”且被定义如下:
ID_m=由装置持有的“主”id值,其覆盖ID_a。
可通过将ID_m值并入到现有SelectID命令格式中、通过产生新命令或经由任何定义的信号序列来将其传递到装置。通过其启用或停用装置对接收ID_m值的响应的逻辑及ID_m值本身可为由装置永久维持的非易失性值或可根据需要由系统来管理(举例来说,覆写以完全屏蔽装置使其无法进行操作直到下一重启为止等等)的易失性值。
下文的实例描述一种可能的实施方案且证实可如何使用所述实施方案来解决先前略述的问题。在此实例中,存在四个共享CS#及CA总线的装置(例如,来自图1的装置110、120、130及140)。
假设ID_m的值被定义且被并入到现有SelectID命令中使得当ID_s被设置为0x3Fh时所有装置都将响应于随后的命令。
现在,如果针对并行性配置的系统需要“屏蔽”或隔离共享信令上的一或多个装置使其无法进行任何等级的使用,其就可如下配置其id方案。继续参看图1,假设系统希望装置130被从剩余装置选择性地屏蔽。在此情况下,装置110、120、130及140的ID_m被各自设置为相同值(出于说明目的,ID_m=0x3Fh)。但仅装置110、120及140的ID_a被设置为相同值(出于说明目的,ID_a=0x00h)。装置130的ID_a被设置为单独唯一值,所述值不等于装置110、120及140的ID_a(出于说明目的,装置130的ID_a=0x05h)。
通过将装置130的ID_a设置为唯一值,系统可通过将命令的ID_s设置为0x00h来排除装置130而选择性地屏蔽装置130使其无法响应于命令。当命令被设置为0x00h时,仅装置110、120及140将执行所述命令-装置130将忽略所述命令,因为装置130不响应于希望用于0x00h的命令。通过将命令的ID_s设置为值0x3Fh(ID_m的值),装置110、120、130及140中的每一者将执行所述命令。因此,所述系统可避免在id配置之间切换所需要的重启且避免发出额外SelectID命令的任何开销。所述系统可存取所有四个装置110、120、130及140,或其可以并行配置选择装置110、120及140来执行命令。所述系统也可单独存取装置130。
对于配置有一个以上ID_a但需要选择性的并行响应的系统,其可配置其id方案使得装置110、120、130及140中的每一者的ID_m为相同值(出于说明目的为:0x3Fh)而每一装置的ID_a为不同(出于说明目的,装置110的ID_a是0x00h,装置120的ID_a是0x01h,装置130的ID_a是0x02h且装置140的ID_a是0x03h)。在此配置中,系统可针对对装置110、120、130及140的个别存取分别运用0x00/01/02/03的值来设置ID_s。当希望并行响应于命令时系统可将ID_s设置为0x3Fh的值使得装置110、120、130及140中的每一者执行命令。通过这样做,此系统可避免在id配置之间切换通常所需要的重启且避免发出额外SelectID命令的任何开销。
图4呈现说明使用ID_m的系统中的装置的操作的流程图。接收命令(402)。首先,分析命令以查看命令是否是SelectID命令(404)。这些命令希望设置下一系列的命令的ID_s直到接收另一SelectID命令为止。如果命令希望设置ID_s,就更新ID_s(406),且系统准备下一命令(402)。与任何命令相关联的ID_s保持为ID_s直到另一SelectID命令发出为止。
如果命令并非是SelectID命令,检查命令的ID_s以查看其是否等于装置的ID_m(440)。如果相等,装置就执行操作。如果不相等,就检查ID_s以查看其是否等于装置的ID_a(408)。如果相等,装置就执行操作(410)。如果不相等,命令就不希望用于装置且被忽略(412)。在此之后,装置处理下一命令(402)。
设备的这些说明希望提供各种实施例的结构的大体理解且不希望提供可使用本文中描述的结构的设备的所有元件及特征的完整描述。
可以若干方式(包含经由软件的模拟)实施上文描述的组件中的任何者。因此,上文描述的设备可全部被表征作为本文中的“模块(modules)”(或“模块(module)”)。此类模块可包含或包含于硬件电路、单处理器及/或多处理器电路、存储器电路、软件程序模块及对象及/或固件及其组合中,如由设备的架构所希望及如适于各种实施例的特定实施方案。举例来说,此类模块可包含于系统操作模拟包中,例如软件电信号模拟包、电力使用及分配模拟包、电容-电感模拟包、功率/热量耗散模拟包、信号发射-接收模拟包及/或用以操作或模拟各种潜在实施例的操作的软件及硬件的组合。
各种实施例的设备可包含电子电路或包含于电子电路中,所述电子电路用于高速计算机、通信及信号处理电路、单处理器或多处理器模块、单一或多个嵌入式处理器、多核处理器、数据交换设备及包含多层多芯片模块的专用模块中。可进一步包含此类设备作为多种电子系统(例如电视机、蜂窝电话、个人计算机(例如,膝上型计算机、台式计算机、手持计算机、平板计算机等等)、工作站、无线电接收装置、视频播放器、音频播放器(例如MP3(运动图像专家组,音频层3)播放器)、交通工具、医疗装置(例如,心脏监护器、血压监护器等等)、机顶盒及其它装置)内的子组件。
与上文参考图1到图4描述的实施例类似或相同的方法及设备的实施例包含以下:
在一个实施例中,提出一种用于在含有第一装置、第二装置及第三装置的系统内选择装置的方法。所述方法包括:将相同的主识别符指派到所述系统内的每一装置;将第一指派识别符指派到所述第一装置;将第二指派识别符指派到所述第二装置;将第三指派识别符指派到所述第三装置;及通过将选择识别符设置为等于所述主识别符的值来选择所述第一装置、所述第二装置及所述第三装置中的每一者。
在另一实施例中,所述方法可进一步包括:通过将选择识别符设置为等于所述第一指派识别符的值来选择仅所述第一装置;通过将选择识别符设置为等于所述第二指派识别符的值来选择仅所述第二装置;及通过将选择识别符设置为等于所述第三指派识别符的值来选择仅所述第三装置;其中所述第一指派识别符不等于所述第二指派识别符;所述第一指派识别符不等于所述第三指派识别符;且所述第二指派识别符不等于所述第三指派识别符。
在另一实施例中,所述方法可进一步包括:通过将选择识别符设置为等于所述第一指派识别符的值来选择仅所述第一装置;及通过将选择识别符设置为等于第二指派识别符的值来选择第二装置及第三装置两者;其中所述第一指派识别符不等于所述第二指派识别符;且所述第二指派识别符等于所述第三指派识别符。
在另一实施例中,所述系统中的第一、第二及第三装置中的每一者是存储器装置。
在一个实施例中,提出一种用于在含有第一装置、第二装置及第三装置的系统内选择装置的方法。所述方法包括:将第一指派识别符指派到第一装置;将第二指派识别符指派到第二装置;将第三指派识别符指派到第三装置;其中将所述第一指派识别符指派到所述第一装置包括将所述第一指派识别符设置为等于与所述第一装置相关联的持久识别符。
在另一实施例中,所述持久识别符存储于所述装置的持久区域中。
在另一实施例中,将第二指派识别符指派到第二装置包括将第二指派识别符设置为等于与第二装置相关联的第二持久识别符。所述持久识别符存储于第二装置的持久区域中。
在另一实施例中,将第三指派识别符指派到第三装置包括将第三指派识别符设置为等于与第三装置相关联的第三持久识别符;其中所述第三持久识别符存储于第三装置的持久区域中。
在一个实施例中,提出一种对多装置系统内的装置执行命令的方法。所述方法可包括:接收命令;当所述命令为SelectID命令时更新选择识别符;确定是否存在与所述装置相关联的持久识别符;当存在与所述装置相关联的持久ID时,设置来自所述装置内的持久区域的装置的指派识别符;
通过比较所述选择识别符(ID_s)与所述装置的所述指派识别符(ID_a)来确定所述命令是否希望用于所述装置;当所述命令不希望用于所述装置时忽略所述命令;及当所述命令希望用于所述装置时执行所述命令。
在另一实施例中,所述方法可进一步包括:确定所述命令是否希望将持久识别符写入到所述装置;将所述持久识别符写入到所述装置的持久区域。
在另一实施例中,所述方法可进一步包括:确定所述命令是否希望将值写入到装置的指派识别符;确定是否已在先前设置所述指派识别符;确定是否断言到所述装置的选择输入(SIN);及当上文所述确定步骤中的每一者为真时,将所述值写入到所述装置的所述指派识别符。
在另一实施例中,所述方法可进一步包括:断言装置的选择输出(SOUT)输出;其中装置的SOUT耦合到第二装置的SIN。
在一个实施例中,一种系统可包括:第一装置,其具有第一主识别符及第一指派识别符,能够使用所述第一主识别符或所述第一指派识别符存取所述第一装置;第二装置,其具有第二主识别符及第二指派识别符,能够使用所述第二主识别符或所述第二指派识别符存取所述第二装置;及第三装置,其具有第三主识别符及第三指派识别符,能够使用所述第三主识别符或所述第三指派识别符存取所述第三装置。所述系统通过将选择识别符设置到所述第一主识别符、第二主识别符、第三主识别符、第一指派识别符、第二指派识别符或第三指派识别符中的一者来存取所述第一、第二或第三装置中的一者。
在另一实施例中,所述第一主识别符、所述第二主识别符及所述第三主识别符被各自设置为第一值;所述第一指派识别符及所述第二指派识别符被各自设置到与所述第一值不同的第二值;及所述第三指派值被设置到与所述第一及第二值不同的第三值。
在另一实施例中,所述系统经布置以通过将选择识别符设置为第一值来存取第一、第二及第三装置中的一者;所述系统经布置以通过将选择识别符设置为第二值来存取第一及第二装置;及所述系统经布置以通过将选择识别符设置为第三值来存取第三装置。
在另一实施例中,第一主识别符、第二主识别符及第三主识别符被各自设置为第一值;第一指派识别符被设置为与所述第一值不同的第二值;第二指派识别符被设置为与所述第一值及所述第二值不同的第三值;及第三指派识别符被设置为与所述第一值、第二值及第三值不同的第四值。
在另一实施例中,所述系统经布置以通过将选择识别符设置为第一值来存取第一、第二及第三装置中的每一者;所述系统经布置以通过将选择识别符设置为第二值来存取第一装置;及所述系统经布置以通过将选择识别符设置为第三值来存取第二装置;及所述系统经布置以通过将选择识别符设置为第四值来存取第三装置。
在另一实施例中,第一、第二及第三装置中的每一者是存储器装置。
在一个实施例中,一种装置可包括:芯片选择输入;命令/地址输入;选择入(SIN)输入;选择出(SOUT)输出;及持久区域。所述持久区域经配置以含有用于指派识别符的值。
在另一实施例中,所述装置经布置以设置来自持久区域的指派识别符。
在另一实施例中,所述装置可进一步包括标记。所述标记指示装置是否设置来自持久区域的指派识别符或外部实体是否设置指派识别符。
在另一实施例中,如果SIN被设置为高电平,所述装置就经布置以设置指派识别符。
在另一实施例中,所述装置经布置以经由命令/地址输入接收指派识别符值。
在另一实施例中,SOUT经布置以耦合到另一装置的SIN。
在另一实施例中,所述装置经布置以将值写入到持久区域。
在另一实施例中,持久区域从下列各物中的一者选出:多晶硅熔丝、金属熔丝、存储器阵列单元及非易失性存储器。
上文描述及图式说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并入结构、逻辑、电、过程及其它改变。实例代表可能的变体。一些实施例的部分及特征可包含于其它者的部分及特征中或取代其它者的部分及特征。在阅读及理解上文描述之后,所属领域的技术人员将明白许多其它实施例。
提供本发明的摘要以遵守要求提供允许读者快速确定本技术公开内容的性质的摘要的37C.F.R.§1.72(b)。所述摘要在应理解其将不用以解释或限制权利要求书的范围或意义的情况下提交。另外,在前述的具体实施方式中可看出,出于简化本公开的目的,将多种特征集中在单一实施例中。此公开方法不应被解释为反映所主张的实施例需要比每一权利要求中明确陈述的多的特征的意图。实情是,如所附权利要求书反映,本发明的标的物在于少于单一揭示实施例的所有特征。因此,所附权利要求书特此并入到具体实施方式中,其中每一权利要求独立作为单独实施例。
Claims (20)
1.一种存储器装置,其包括:
芯片选择输入;
命令/地址输入,其从命令/地址总线接收与由所述存储器装置执行的操作相关联的信号,当所述存储器装置经识别为可存取的,同时接收在所述芯片选择输入处接收的芯片选择信号;及
持久区域,所述持久区域经配置为含有所述存储器装置的两个以上指派识别符,以使所述存储器装置响应于包含与所述两个以上指派识别符的任何一者匹配的选择识别符的选择识别信号的接收而为可存取的;
其中所述两个以上指派识别符包括与存储器系统中的一个以上其他存储器装置相同的指派识别符,使得所述存储器装置和所述存储器系统中的所述一个以上其他存储器装置响应于选择识别信号的接收而为可存取的,所述选择识别信号具有与所述相同的指派识别符相等的选择识别符。
2.根据权利要求1所述的存储器装置,其中所述存储器装置配置有所述两个以上指派识别符的一者作为主识别符,以操作性地响应于接收到的命令信号时使所述主识别符覆盖所述两个以上指派识别符的其它指派识别符。
3.根据权利要求1所述的存储器装置,其中所述存储器装置经配置以在所述包含与所述两个以上指派识别符的一者匹配的选择识别符的选择识别信号的接收之后执行后续接收到的命令,直到接收到包含与所述存储器装置的所述两个以上指派识别符的一者不匹配的选择识别符的选择识别信号。
4.根据权利要求1所述的存储器装置,其中所述存储器装置包括选择输入和选择输出以针对为所述存储器装置指派识别符而进行指派排序,且所述存储器装置经操作以在所述选择输入和所述选择输出处调整等级以在菊链中耦合至另一存储器装置时为所述另一存储器装置设置指派识别符。
5.根据权利要求1所述的存储器装置,其中所述存储器装置经操作以经由所述命令/地址输入接收所述两个以上指派识别符。
6.根据权利要求1所述的存储器装置,其中所述持久区域为多晶硅熔丝区域或金属熔丝区域。
7.根据权利要求1所述的存储器装置,其中所述持久区域为所述存储器装置中的存储器阵列单元或非易失性存储器区域。
8.根据权利要求1所述的存储器装置,其中所述存储器装置经配置以在所述两个以上指派识别符的各指派识别符设置后维持所述各指派识别符直到在重启和/或识别重指派序列中被改变。
9.一种具有经布置以用于减少的芯片选择的装置的系统,其包括:
在菊链中耦合在一起的两个以上存储器装置,每一存储器装置包括:
芯片选择输入;
命令/地址输入,其从命令/地址总线接收与由各存储器装置执行的操作相关联的信号,当所述各存储器装置经识别为可存取的,同时接收在所述芯片选择输入处接收的芯片选择信号;及
持久区域,所述持久区域配置为含有所述各存储器装置的两个以上指派识别符,以使所述各存储器装置响应于包含与所述两个以上指派识别符的任何一者匹配的选择识别符的选择识别信号的接收而为可存取的,其中所述两个以上指派识别符包括与所述两个以上存储器装置中的一个以上其他存储器装置相同的指派识别符,使得所述存储器装置和所述一个以上其他存储器装置响应于选择识别信号的接收而为可存取的,所述选择识别信号具有与所述相同的指派识别符相等的选择识别符;
芯片选择线,其耦合至每一存储器装置的所述芯片选择输入;以及
命令/地址线,其耦合至每一存储器装置的所述命令/地址输入。
10.根据权利要求9所述的系统,其中每一存储器装置配置有所述两个以上指派识别符的一者作为主识别符,以操作性地响应于各存储器装置中接收到的命令信号时使所述主识别符覆盖所述两个以上指派识别符的其它指派识别符。
11.根据权利要求9所述的系统,其中所述系统经操作以为所述菊链中的所述两个以上存储器装置指派识别符以操作性地提供所述两个以上存储器装置中的每一个存储器装置的个别操作。
12.根据权利要求9所述的系统,其中所述持久区域为多晶硅熔丝区域或金属熔丝区域。
13.根据权利要求9所述的系统,其中每一存储器装置包括选择输入和选择输出,安置于所述菊链中的所述存储器装置中的一存储器装置的选择输出耦合至所述菊链中的下一存储器装置的选择输入。
14.根据权利要求13所述的系统,其中每一存储器装置经操作以在其选择输入和选择输出处调整等级以为所述菊链中的下一存储器装置设置指派识别符。
15.一种减少芯片选择的方法,其包括:
从在菊链中耦合的两个以上存储器装置处接收命令,每一存储器装置包括:
耦合至芯片选择线的芯片选择输入;
耦合至命令/地址线的命令/地址输入,所述命令/地址输入从命令/地址总线接收与由各存储器装置执行的操作相关联的信号,当所述各存储器装置经识别为可存取的,同时接收在所述芯片选择输入处接收的芯片选择信号;及
持久区域,所述持久区域配置为含有所述各存储器装置的两个以上指派识别符,以使所述各存储器装置响应于包含与所述两个以上指派识别符的任何一者匹配的选择识别符的选择识别信号的接收而为可存取的,其中所述两个以上指派识别符包括与所述两个以上存储器装置中的一个以上其他存储器装置相同的指派识别符,使得所述存储器装置和所述一个以上其他存储器装置响应于选择识别信号的接收而为可存取的,所述选择识别信号具有与所述相同的指派识别符相等的选择识别符;
对所述菊链中的每一存储器装置,根据对与所述命令相关联的选择识别符以及所述各存储器装置的所述两个以上指派识别符的比较来确定所述命令是否是希望用于所述各存储器装置的;以及
当所述命令是希望用于所述各存储器装置时,执行所述命令。
16.根据权利要求15所述的方法,其中所述比较包括将与所述命令相关联的所述选择识别符与所述两个以上指派识别符的主识别符进行比较。
17.根据权利要求16所述的方法,其中将与所述命令相关联的所述选择识别符与所述两个以上指派识别符的主识别符进行比较包括当确定与所述命令相关联的所述选择识别符等于所述主识别符时,停止将与所述命令相关联的所述选择识别符与所述各存储器装置的其它指派识别符进行比较。
18.根据权利要求15所述的方法,其中所述方法包括当在所述菊链中时,将指派识别符指派给所述存储器装置的一个以上。
19.根据权利要求18所述的方法,其中所述方法包括当在所述菊链中时不将指派识别符指派给所述存储器装置而使用在制造环境中时存储于各存储器装置的持久区域中的两个以上指派识别符。
20.根据权利要求15所述的方法,其中所述方法包括根据产生与不选择一个以上备用存储器装置的指派识别符相关的信号而不对所述菊链中的所述一个以上备用存储器装置执行操作。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/961,377 | 2013-08-07 | ||
US13/961,377 US9477616B2 (en) | 2013-08-07 | 2013-08-07 | Devices, systems, and methods of reducing chip select |
CN201480054058.2A CN106030554B (zh) | 2013-08-07 | 2014-08-06 | 减少芯片选择的装置、系统及方法 |
PCT/US2014/049965 WO2015021171A1 (en) | 2013-08-07 | 2014-08-06 | Devices, systems, and methods of reducing chip select |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480054058.2A Division CN106030554B (zh) | 2013-08-07 | 2014-08-06 | 减少芯片选择的装置、系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109117399A CN109117399A (zh) | 2019-01-01 |
CN109117399B true CN109117399B (zh) | 2022-05-06 |
Family
ID=52449601
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480054058.2A Active CN106030554B (zh) | 2013-08-07 | 2014-08-06 | 减少芯片选择的装置、系统及方法 |
CN201810881800.7A Active CN109117399B (zh) | 2013-08-07 | 2014-08-06 | 减少芯片选择的装置、系统及方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480054058.2A Active CN106030554B (zh) | 2013-08-07 | 2014-08-06 | 减少芯片选择的装置、系统及方法 |
Country Status (7)
Country | Link |
---|---|
US (4) | US9477616B2 (zh) |
EP (2) | EP3030971B1 (zh) |
JP (1) | JP6149161B2 (zh) |
KR (1) | KR101875171B1 (zh) |
CN (2) | CN106030554B (zh) |
SG (1) | SG11201600809XA (zh) |
WO (1) | WO2015021171A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9477616B2 (en) | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
TWI612788B (zh) * | 2015-12-21 | 2018-01-21 | 視動自動化科技股份有限公司 | 具有鏈結匯流排的通訊系統 |
KR20190088234A (ko) * | 2018-01-18 | 2019-07-26 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
US11494324B2 (en) * | 2019-08-29 | 2022-11-08 | Microchip Technology Incorporated | Daisy chain streaming mode |
CN111611189A (zh) * | 2020-05-28 | 2020-09-01 | 开元通信技术(厦门)有限公司 | 一种通信方法、装置及计算机存储介质 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3850067B2 (ja) * | 1996-04-24 | 2006-11-29 | 株式会社ルネサステクノロジ | メモリシステムおよびそれに用いられる半導体記憶装置 |
US6708242B1 (en) | 1999-09-10 | 2004-03-16 | Adaptec, Inc. | Methods for addressing extended number of peripheral devices over peripheral bus |
US7032054B1 (en) | 2000-06-09 | 2006-04-18 | Maxtor Corporation | Method and apparatus for increasing the device count on a single ATA bus |
JP4081963B2 (ja) | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
JP4123739B2 (ja) * | 2001-06-19 | 2008-07-23 | セイコーエプソン株式会社 | 印刷記録材容器の識別システムおよび識別方法 |
US6931468B2 (en) * | 2002-02-06 | 2005-08-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for addressing multiple devices simultaneously over a data bus |
JP4159415B2 (ja) | 2002-08-23 | 2008-10-01 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US7590797B2 (en) | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
CN100433326C (zh) * | 2004-06-25 | 2008-11-12 | 松下电器产业株式会社 | 从属装置、主装置以及层叠装置 |
US7346051B2 (en) | 2004-06-25 | 2008-03-18 | Matsushita Electric Industrial Co., Ltd. | Slave device, master device and stacked device |
JP4794218B2 (ja) * | 2004-06-25 | 2011-10-19 | パナソニック株式会社 | スレーブ装置、マスタ装置及び積層装置 |
US7392350B2 (en) | 2005-02-10 | 2008-06-24 | International Business Machines Corporation | Method to operate cache-inhibited memory mapped commands to access registers |
US20070076502A1 (en) * | 2005-09-30 | 2007-04-05 | Pyeon Hong B | Daisy chain cascading devices |
US20070260841A1 (en) * | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
JP4963892B2 (ja) * | 2006-08-02 | 2012-06-27 | 株式会社日立製作所 | 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置 |
US7752364B2 (en) | 2006-12-06 | 2010-07-06 | Mosaid Technologies Incorporated | Apparatus and method for communicating with semiconductor devices of a serial interconnection |
JP2007109260A (ja) * | 2007-01-09 | 2007-04-26 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
JP5586915B2 (ja) | 2009-10-09 | 2014-09-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体記憶装置及びこれを備える情報処理システム |
KR101053534B1 (ko) | 2009-10-29 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 및 이의 칩 선택방법 |
TWI442401B (zh) | 2009-12-30 | 2014-06-21 | Macronix Int Co Ltd | 共享輸入封裝之三維晶片選取 |
US8943224B2 (en) | 2010-03-15 | 2015-01-27 | Rambus Inc. | Chip selection in a symmetric interconnection topology |
FR2969451B1 (fr) | 2010-12-17 | 2013-01-11 | St Microelectronics Rousset | Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert |
US8601198B2 (en) * | 2011-06-30 | 2013-12-03 | Intel Corporation | Controllable transaction synchronization for merging peripheral devices |
US8463948B1 (en) * | 2011-07-01 | 2013-06-11 | Intel Corporation | Method, apparatus and system for determining an identifier of a volume of memory |
US9477616B2 (en) | 2013-08-07 | 2016-10-25 | Micron Technology, Inc. | Devices, systems, and methods of reducing chip select |
-
2013
- 2013-08-07 US US13/961,377 patent/US9477616B2/en active Active
-
2014
- 2014-08-06 CN CN201480054058.2A patent/CN106030554B/zh active Active
- 2014-08-06 JP JP2016533405A patent/JP6149161B2/ja active Active
- 2014-08-06 CN CN201810881800.7A patent/CN109117399B/zh active Active
- 2014-08-06 WO PCT/US2014/049965 patent/WO2015021171A1/en active Application Filing
- 2014-08-06 SG SG11201600809XA patent/SG11201600809XA/en unknown
- 2014-08-06 EP EP14835228.9A patent/EP3030971B1/en active Active
- 2014-08-06 EP EP20183301.9A patent/EP3736704B1/en active Active
- 2014-08-06 KR KR1020167005682A patent/KR101875171B1/ko active IP Right Grant
-
2016
- 2016-07-18 US US15/212,902 patent/US9785603B2/en active Active
-
2017
- 2017-08-24 US US15/685,855 patent/US9996496B2/en active Active
-
2018
- 2018-05-09 US US15/975,637 patent/US10289597B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170351637A1 (en) | 2017-12-07 |
WO2015021171A1 (en) | 2015-02-12 |
CN109117399A (zh) | 2019-01-01 |
JP2016532960A (ja) | 2016-10-20 |
KR101875171B1 (ko) | 2018-07-06 |
KR20160039291A (ko) | 2016-04-08 |
US9477616B2 (en) | 2016-10-25 |
EP3030971A1 (en) | 2016-06-15 |
EP3736704B1 (en) | 2023-10-04 |
US9785603B2 (en) | 2017-10-10 |
US10289597B2 (en) | 2019-05-14 |
EP3736704A1 (en) | 2020-11-11 |
JP6149161B2 (ja) | 2017-06-14 |
US20150046611A1 (en) | 2015-02-12 |
US20160328353A1 (en) | 2016-11-10 |
US9996496B2 (en) | 2018-06-12 |
EP3030971B1 (en) | 2020-10-07 |
CN106030554A (zh) | 2016-10-12 |
US20180329854A1 (en) | 2018-11-15 |
EP3030971A4 (en) | 2017-06-28 |
CN106030554B (zh) | 2018-08-21 |
SG11201600809XA (en) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10289597B2 (en) | Devices, systems, and methods of reducing chip select | |
US7890690B2 (en) | System and method for dual-ported flash memory | |
JP5732708B2 (ja) | 不揮発性メモリからのデータ読み出し用コントローラ | |
US10372338B2 (en) | Memory controller and data processing circuit with improved system efficiency | |
US10409737B2 (en) | Apparatus, system, and method for positionally aware device management bus address assignment | |
US11681807B2 (en) | Information handling system with mechanism for reporting status of persistent memory firmware update | |
CN111679783A (zh) | 存储器控制器 | |
CN114174973A (zh) | 串行存储器设备i/o模式选择 | |
EP3848807A1 (en) | Data processing system and method for configuring and operating a data processing system | |
US20150199201A1 (en) | Memory system operating method providing hardware initialization | |
CN111694772A (zh) | 存储器控制器 | |
CN109800110A (zh) | 数据备份方法、系统及电子设备、存储介质和备份装置 | |
US20220179581A1 (en) | Memory system and controller of memory system | |
US11392325B2 (en) | Method and system for parallel flash memory programming | |
US11221931B2 (en) | Memory system and data processing system | |
US10176108B2 (en) | Accessing memory coupled to a target node from an initiator node | |
US11960899B2 (en) | Dual in-line memory module map-out in an information handling system | |
US9715345B2 (en) | Apparatuses and methods for memory management | |
US20150067236A1 (en) | Memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |