KR20160039291A - 칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들 - Google Patents

칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들 Download PDF

Info

Publication number
KR20160039291A
KR20160039291A KR1020167005682A KR20167005682A KR20160039291A KR 20160039291 A KR20160039291 A KR 20160039291A KR 1020167005682 A KR1020167005682 A KR 1020167005682A KR 20167005682 A KR20167005682 A KR 20167005682A KR 20160039291 A KR20160039291 A KR 20160039291A
Authority
KR
South Korea
Prior art keywords
identifier
allocation
value
allocation identifier
command
Prior art date
Application number
KR1020167005682A
Other languages
English (en)
Other versions
KR101875171B1 (ko
Inventor
도일 리버스
폴 디. 루비
아난드 에스. 라말린감
라제쉬 순다람
줄리 엠. 워커
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20160039291A publication Critical patent/KR20160039291A/ko
Application granted granted Critical
Publication of KR101875171B1 publication Critical patent/KR101875171B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0052Assignment of addresses or identifiers to the modules of a bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Storage Device Security (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Static Random-Access Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Systems (AREA)

Abstract

칩 선택의 몇몇 시스템 및 방법이 설명된다. 하나의 그러한 방법에서, 디바이스는 두 개의 식별자(ID_a 및 ID_m)를 유지한다. 디바이스가 명령을 수신할 때, 그것은 제3의 참조 식별자(ID_s)에 관해 ID_a 및 ID_m의 값들을 검토한다. ID_a 또는 ID_m이 ID_s와 동등한 경우, 디바이스는 명령을 실행하고, 그렇지 않으면, 디바이스는 명령을 무시한다. 두 개의 상이한 식별 방법을 사용함으로써, 시스템은 디바이스들을 활성화하기 위해 선택하는 것에 있어서, 빠른 방식으로 다수의 디바이스 및 단일 디바이스를 선택하는 것 사이를 선택적으로 스위칭할수 있는 옵션들을 가진다. 다른 그러한 방법에서, 디바이스는 식별 정보 이를테면 ID_a를 저장하는 영구적인 영역을 가질 수 있다. 따라서, 시스템 기능은 시스템에서의 모든 디바이스의 초기 ID_a 할당에 대해 요구되는 물리적 또는 논리적 구성요소들과 연관된 임의의 결함/한계성과 독립한 채로 남아있을 수 있다.

Description

칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들{DEVICES, SYSTEMS, AND METHODS OF REDUCING CHIP SELECT}
우선권 출원
본 출원은, 2013년 8월 7일에 출원된, 미국 출원 제13/961,377호에 대한 우선권의 이득을 주장하며, 이는 본 출원에 그 전문이 참조로 통합된다.
장치 이를테면 컴퓨터들 및 다른 전자 제품들(예를 들어, 디지털 텔레비전들, 디지털 카메라들, 셀룰러 전화들, 태블릿들, 게이밍 디바이스들, e-리더기들 등)은 보통 정보를 저장하기 위해 메모리 셀들을 갖는 메모리 디바이스들을 가진다. 보통, 그러한 장치들은 다수의 메모리 디바이스를 가진다.
도 1은 선택 가능한 디바이스들을 포함하는 시스템의 실시예의 블록도이다.
도 2는 동작을 수행하기 위한 디바이스를 선택하기 위한 예시적인 방법의 실시예를 예시하는 흐름도이다.
도 3은 디바이스 식별을 설정하기 위한 예시적인 방법의 실시예를 예시하는 흐름도이다.
도 4는 동작을 수행하기 위한 디바이스를 선택하기 위한 예시적인 방법의 실시예를 예시하는 흐름도이다.
다수의 디바이스를 갖는 시스템, 이를테면 다수의 다이(die)를 갖는 메모리 시스템에서, 칩 선택(CS#) 감소 방법은 시스템이 하나 초과의 디바이스에 걸쳐 CS#, 명령/어드레스 버스(CA 버스), 및/또는 데이터 버스를 공유함으로써 보드 공간을 절약하게 한다.
몇몇 용어가 먼저 정의될 것이다. ID_a는 어사인ID(AssignID) 명령에 의해 설정될 때 디바이스에 의해 홀드되는 할당된 식별자(id) 값이다. ID_a는 초기화 시에 선택되고 디바이스가 다시 초기화될 때까지 변경되지 않는다. ID_s(또는 선택 식별자)는 명령을 수행하기 위해 사용될 디바이스를 선택하기 위해 사용된다.
CS# 감소 방법에 따라, 시스템이 그것이 공유된 시그널링 상의 디바이스들 중에서 동작을 위한 표적으로 삼기 원하는 디바이스(들)를 표시하기 위해, 시스템은 먼저 전력 사이클에 따라 시스템에서의 각 디바이스에 대한 ID_a 값을 구성해야 한다. 그 후 디바이스(들)가 후속 명령(들)에 응답하게 하기 위해, 시스템은 ID_s가 표적 디바이스(들)의 ID_a와 동일하도록 셀렉트ID(SelectID) 명령을 발행할 것이다. ID_a 할당 시퀀스는 도 1에 도시된 바와 같은 시스템에서의 모든 디바이스 간 SIN/SOUT(선택 입력 및 선택 출력) 직렬 연결(daisy chain)의 존재에 의존적이다.
도 1은 디바이스들(110, 120, 130, 및 140)을 포함하는 시스템(100)을 도시한다. 디바이스(110)는 SIN(112) 및 SOUT(114)을 가진다. 디바이스(120)는 SIN(122) 및 SOUT(124)을 가진다. 디바이스(130)는 SIN(132) 및 SOUT(134)을 가진다. 디바이스(140)는 SIN(142) 및 SOUT(144)을 가진다. 디바이스들(110, 120, 130, 및 140)은 SOUT(114)가 SIN(122)에 결합되고, SOUT(124)가 SIN(132)에 결합되며, SOUT(134)가 SIN(142)에 결합된다는 점에서 서로에 직렬 연결된다. 디바이스들(110, 120, 130, 및 140)의 각각이 도 1에 예시되지 않은 다른 입력들을 가질 수 있음이 이해되어야 한다. 예를 들어, 디바이스들은 SIN 및 SOUT에 추가하여 칩 선택 입력 및 명령/어드레스 입력을 가질 수 있다.
시스템(100)의 초기화 시, SIN(112)은 내부적으로 하이(high)로 인출되는 한편 SOUT(114), SOUT(124), SOUT(134), 및 SOUT(144)은 모두 내부적으로 로우 레벨(low level)로 유도된다. 디바이스(110)가 초기화 프로세스의 부분으로서 설정된 그것의 ID_a를 가질 때, 그것은 연결에서의 다음 디바이스(디바이스(120))가 그것의 ID_a를 설정하기 위한 어사인ID 명령을 수락하게 하기 위해 SOUT(114)를 하이로 유도할 것이다. 이는 디바이스들(120, 130, 및 140)의 각각에 대해 계속된다. 네 개의 디바이스(110, 120, 130, 및 140)가 도 1에 도시되지만, 이 프로세스가 보다 많은 디바이스를 포함하기 위해 확장될 수 있음이 이해되어야 한다. 초기화 시, 연결에서의 제1 디바이스(예를 들어, 도 1의 디바이스(110))는 내부적으로 하이로 인출되는 그것의 SIN을 가질 것이고 모든 디바이스는 내부적으로 로우로 유도되는 SOUT을 가질 것이다. 디바이스는 단지 그것의 SIN이 하이일 때 어사인ID 명령을 수락할 것이다. 디바이스가 그것의 id 세트를 가질 때, 그것은 연결에서의 다음 디바이스(예를 들어, 도 1의 디바이스(120))가 어사인ID 명령을 수락하게 하기 위해 그것의 SOUT을 하이로 유도할 것이다. SOUT은 또한 id가 설정된 후 플로트(FLOAT)로 남겨질 수 있다. 이런 식으로, SIN 상의 풀-업(pull-up)은 라인을 하이 로직 레벨로 인출한다. 이 직렬-연결 로직의 실제 구현예 및 극성이 이 예에 관한 것임이 이해되어야 한다. 극성 레벨들은 다른 구현예들에서, 로우 로직 레벨이 디바이스를 이네이블하도록 역전될 수 있다.
계속하여 도 1을 참조하면, 칩 선택(CS#)(150) 및 명령/어드레스 버스(CA)(160)가 또한 존재한다. CS#(150)은 CS 라인(152)을 통해 디바이스(110)에 결합되며, 이는 CS 라인(152)을 통해 디바이스들(120, 130, 및 140)의 각각에 차례로 결합된다. 명령/어드레스 버스(160)는 CA 라인(162)을 통해 디바이스들(110, 120, 130, 및 140)의 각각에 결합된다.
각 디바이스에 대해 ID_a를 설정한 후, 디바이스(들)가 후속 명령(들)에 응답하게 하기 위해, 시스템은 ID_s가 표적 디바이스(들)의 ID_a와 동일하도록 셀렉트ID 명령을 발행할 것이다. 그 후, 시스템은 ID_s의 사용을 통해 명령을 수행할 디바이스를 선택한다. 명령들이 다른 디바이스에 대해 발행되어야 할 때, 다른 셀렉트ID 명령이 발행될 것이다. 그러한 프로세스를 예시하는 흐름도가 도 2와 같이 제공된다.
착신 명령이 분석된다(202). 착신 명령이 셀렉트ID 명령(204)이면, ID_s 변수는 분석된 명령에 명시된 값으로 업데이트된다(206). 그 후, 제어는 다음 명령으로 계속된다(202).
착신 명령이 셀렉트ID 명령이 아니면, 디바이스들은 지난 셀렉트ID 명령에 의해 설정된 ID_s를 유지한다. ID_s가 ID_a와 동일하면, 명령이 실행된다(210), 예를 들어, 동작이 수행된다. 그렇지 않으면 그것은 시스템에서의 다른 디바이스에 대해 의도된 것이기 때문에, 명령이 무시된다(212). 그 후, 흐름은 분석될 다음 명령으로 계속된다(202).
시스템에서의 각 디바이스는 도 2에 개략적으로 서술된 방법을 수행한다. 따라서, 각 명령은 최종적으로는 ID_a가 명령의 ID_s와 동일한 상태의 디바이스에 의해 실행될 것이다.
공유된 시그널링에 걸쳐, 시스템이 병행성을 원하는 경우 하나 초과의 디바이스가 동일한 ID_a 값을 공유할 수 있다. 다시 말해서, 디바이스들(110, 120, 130, 및 140)의 각각의 ID_a를 동일한 값으로 설정함으로써, 명령은 디바이스들(110, 120, 130, 및 140)의 각각에 의해 프로세싱될 것이다. 하나의 대안예에서, 시스템이 각 개별적인 디바이스에 액세스하기 원하는 경우 각 디바이스는 고유의 ID_a를 가질 수 있다. 다른 대안예에서, 명령을 수행하기 위해 의도되는 디바이스들의 그룹에서의 각 디바이스의 동일한 ID_a를 설정하는 한편, 다른 디바이스들의 ID_a는 상이한 값으로 설정함으로써, 부분적인 병행성이 획득될 수 있다.
ID_a가 어사인ID 명령을 통해 설정될 때, 후속 어사인ID 명령들은 무시되고 그것은 전력 사이클 및/또는 id 기법 재할당 시퀀스 없이 변경될 수 없다.
시스템 내 또는 시스템에서의 디바이스들에 걸친 SIN/SOUT 연결들의 직렬 연결이 결함 또는 성능 한계성으로 인해 붕괴되는 경우 문제가 발생할 수 있다. 디바이스가 그것의 의도된 ID_a가 설정되는 것을 막거나 지연시키는 고장은 직렬 연결에서 그것 뒤에 모든 다른 디바이스가 그것의 의도된 ID_a를 수신하는 것을 막을 수 있다. 도 1을 참조하면, 디바이스(120)가 실패하면, 디바이스들(130 및 140)은 어사인ID 명령을 수신하지 않을 수 있을 것이다. 패리티/XOR의 리던던시 기법들 및 스페어 디바이스들은 이 문제를 처리할 수 없다. 시스템 전체에 걸친 각 ID_a에 대한 실패한 할당은 부정확한 수의 디바이스가 시스템 동작에 응답하게 할 것이고 몇몇 상황에서 용인할 수 없는 데이터 손실 또는 심지어 전체 시스템 고장을 야기할 수 있다.
SIN/SOUT 직렬 연결에서의 임의의 붕괴로 인해 용인할 수 없는 데이터 손실 및/또는 전체 시스템 고장의 위험이 환경을 구성하는 시스템 내에 포함될 수 있는 방법이 제시된다.
이 기법에서, 각 디바이스에 대한 ID_a의 값은 환경을 구성하는 시스템 내 그리고 디바이스 내 영구적인 영역에 저장된다. 영구적인 영역들은 이에 한정되지 않으나: 폴리-퓨즈들(poly-fuses), 금속 퓨즈들, 메모리 어레이 셀들, 비-휘발성 메모리 등을 포함할 수 있다. 일 실시예에서, 영구적인 영역은 ID_a를 저장하는 퓨즈 또는 퓨즈들의 세트이다.
후속 디바이스 초기화 시, 로직은 그것의 ID_a에 대한 값이 디바이스 내에 저장되는 영구적인 영역으로부터 로딩되어야 하는지 여부를 체크할 것이다. 영구적인 영역 내에 저장된 값들이 이용 가능한 경우, 환경을 구성하는 시스템에서 나갈 때 그럴 수 있는 바와 같이, ID_a 값은 영구적인 영역에 저장된 영구적인 식별자에 따라 설정된다. 따라서, ID_a 할당은 이제 SIN/SOUT 직렬 연결에 독립적이다.
도 3을 참조하면, ID_a를 설정하기 위해 사용되는 로직을 예시하는 흐름도가 도시된다. 초기화 시, ID_s 및 ID_a는 0x00으로 설정된다(302). 이 값은 단지 이 예의 목적들 단지 위한 것임이 이해되어야 한다. ID_s 및 ID_a의 다른 값들이 또한 사용될 수 있다. 이 예에서, 0x00은 알려진 디폴트 값의 역할을 한다. 그 후, id_assigned_flag로 명명된 플래그가 거짓(FALSE)으로 설정된다(304). 그 후 디바이스는 플래그 persistent_id_flag가 참인지 결정하도록 체킹된다. Persistent_id_flag는 질의에서의 디바이스가 영구적인 영역에 이미 저장된 값을 가지는지 여부를 표시하는 플래그이다. 영구적인 id가 이미 설정되었다면, ID_a는 영구적인 영역에 포함되는 값으로 설정된다(350). 다음 명령이 수락된다(352). 그 후, ID_s는 그것이 ID_a와 동일한지 결정하도록 체킹된다(354). 그렇지 않으면, 어떤 동작도 취해지지 않고(356) 다음 명령이 착수된다(352). ID_s가 ID_a와 동일하면, 명령은 디바이스에 대해 의도되고 동작이 수행된다(358).
persistent_id_flag가 설정되지 않았으면, 제1 명령은 명령이 디바이스의 ID_a를 설정하도록 의도되는지 결정하기 위해 분석되어야 한다(308). 그렇다면, id_assigned_flag는 그것이 SIN = 어썰트됨(Asserted)과 결합하여 거짓인지 결정하도록 체킹된다. 양 조건이 충족되면, ID_a가 디바이스에 대해 설정되고(316), id_assigned_flag는 참으로 설정되며(318), SOUT은 하이로 설정된다(320). 어느 하나의 조건이 충족되지 않으면, 명령은 무시된다.
제1 명령이 디바이스의 ID_a를 설정하도록 의도되지 않은 경우, 모든 후속 명령이 ID_a에 관한 ID_s의 상태에 대한 양보 없이 수행되도록 동작이 수행되고(319) SOUT은 하이로 설정된다(320)(즉, CS# 감소 방법이 사용되지 않는다).
SOUT가 어썰트된 후, 다음 명령이 수락된다(322). id_assigned_flag가 참(TRUE)이면, ID_s은 그것이 ID_a와 동일한지(즉, 이 특정한 디바이스에 대해 의도되는 명령인지) 살피도록 체킹된다(326). 그렇지 않으면, 어떤 동작도 취해지지 않고(334) 다음 명령이 수락된다(322). 그렇지 않으면, 명령은 디바이스에 대해 의도된다. 명령은 그것이 영구적인 영역에 ID_a를 기록하도록 의도되는지를 살피도록 체킹된다(328). 다이어그램은 예시의 용이함을 위해 단일 명령을 도시함이 이해되어야 한다. ID_a를 영구적인 영역에 기록하는 결정은 단일 명령 또는 일련의 명령일 수 있다. 그렇지 않으면, 어떤 동작도 취해지지 않고(332) 그 후 다음 명령이 수락된다(322).
명령이 영구적인 영역에 ID_a를 기록하도록 의도되면, ID_a는 영구적인 영역에 기록되고 persistent_id_flag는 참으로 설정된다(330). 그 후, 다음 명령이 수락된다(322). 그렇지 않으면, 동작이 수행되고(332) 그 후 다음 명령이 수락된다(322).
(예를 들어, 폴리-퓨즈들, 금속 퓨즈들, 메모리 어레이 셀들 등에 프로그램된 바와 같은 값들로부터 로딩되는) 영구적인 값들을 저장하기 위해 사용되는 영구적인 영역들의 제한들에 의하여, 이것들은 디바이스의 생애 동안 언제라도 구성되고 재구성될 수 있다.
SIN/SOUT 연결의 한계 또는 고장의 경우에도, 시스템 고장은 각 다이가 유효한 ID_a를 가지기 때문에 회피된다.
다른 문제가 또한 존재할 수 있다. 위에서 설명된 바와 같이, 초기화 시, 연결에서의 제1 디바이스(예를 들어, 도 1의 디바이스(110))는 내부적으로 하이로 인출되는 그것의 SIN을 가질 것이고 모든 디바이스는 내부적으로 로우로 유도되는 SOUT을 가질 것이다. 디바이스는 그것의 SIN이 하이일 때 단지 어사인ID 명령을 수락할 것이다. 디바이스가 그것의 id 세트를 가질 때, 그것은 연결에서의 다음 다이(예를 들어, 디바이스(120))가 어사인ID 명령을 수락하게 하기 위해 그것의 SOUT을 하이로 유도할 것이다.
모든 디바이스가 그것들의 id 세트를 가질 때, 디바이스들은 단지 명령의 ID_s가 == ID_a인 경우 후속 시스템 명령들에 반응한다. ID 세트가 어사인ID 명령을 통해 설정될 때, 후속 어사인ID 명령들은 무시되고 그것은 전력 사이클 없이 변경될 수 없다.
시스템이 둘 이상의 ID_a 기법 사이를 토글링(toggling)하도록 요구되나, 추가적인 셀렉트ID 명령들을 요구하지 않거나 그것들 사이에 전력 사이클을 발생시키지 않는 경우 문제가 발생한다. 전력 사이클 및/또는 추가의 셀렉트ID 명령들의 회피가 요구될 수 있는 예상되는 경우들이 이에 한정되지 않으나 다음을 포함한다:
1) 시스템이 병행 동작을 위해 그것의 ID_a 기법을 구성했으나, 임의의 사용 레벨로부터 공유된 시그널링 상의 하나 이상의 디바이스를 "마스킹" 또는 분리하기 원할 때. 이는 예를 들어, 시스템이 스페어/리던던트 디바이스를 포함하는 경우들에서 발생할 수 있다. 그러한 경우, 시스템은 (예를 들어, 에너지 절약들 등을 위해) 불필요한 동작(들)으로부터 스페어/리던던트 디바이스를 마스킹하기 원할 수 있다. 도 1을 참조하면, 시스템은 디바이스(110, 120, 및 130)의 각각이 작동하나, 특정 명령들에 대해서는, 디바이스(140)가 작동하지 않을 수 있게 할 수 있다.
2) 시스템이 개별적인 다이 액세스 및 병행 다이 액세스 양자가 존재하도록 그것의 ID_a 기법을 구성했을 때. 다시 말해서, (예를 들어, 개별적인 다이 액세스에 대해) 공유된 시그널링 상에 하나 초과의 ID_a가 존재하나, 그 후 공통 및/또는 시간-임계 명령 시퀀스들(예를 들어, 전원 차단 엔트리, 모드 레지스터 기록 등)에 대한 병행 응답의 수행을 원한다. 이는 시스템이 공유된 시그널링 상의 각 ID_a에 대한 셀렉트ID+명령을 발행하는 시퀀스를 통해 반복하는 것의 오버헤드를 관리하는 것을 회피하게 한다.
이것이 가능한 하나의 방법은 그것들의 현재 ID_a 값에 관계없이, 모든 디바이스가 응답하는 제2 디바이스 식별자를 생성하는 것이다. 이 식별자는 "ID_m"으로서 지칭될 수 있고 다음과 같이 정의된다:
ID_m = 디바이스에 의해 홀드되는 "마스터" id 값, ID_a를 오버라이드한다
ID_m 값은 그것을 기존의 셀렉트ID 명령 포맷으로 병합함으로써, 새로운 명령을 생성함으로써, 또는 임의의 정의된 신호(들)의 시퀀스를 통해 디바이스에 전달될 수 있다. ID_m 값을 수신하는 것에 대한 디바이스의 응답을 이네이블 또는 디스에이블하기 위한 로직 및 ID_m 값 그 자체는 디바이스에 의해 영구적으로 유지되는 비-휘발성 값들 또는 원하는 경우 시스템에 의해 관리(예를 들어, 다음 전력-사이클까지 동작으로부터 디바이스를 전적으로 마스킹하기 위해 오버라이트하는 등)될 수 있는 휘발성 값들 중 어느 하나일 수 있다.
아래 예는 하나의 가능한 구현예를 설명하고 그것이 이전에 개략적으로 서술된 문제들을 해결하기 위해 사용될 수 있는 방법을 입증한다. 이 예에서, CS# 및 CA 버스를 공유하는 네 개의 디바이스(예를 들어, 도 1의 디바이스(110, 120, 130, 및 140))가 존재한다.
ID_s가 0x3Fh로 설정될 때 모든 디바이스가 후속 명령(들)에 응답하도록 ID_m에 대한 값이 정의되고 기존의 셀렉트ID 명령으로 통합된다고 가정하자.
이제, 병행성을 위해 구성되는 시스템이 임의의 사용 레벨로부터 공유된 시그널링 상의 하나 이상의 디바이스를 "마스킹"하거나 분리하기를 요구하는 경우, 그것은 그것의 id 기법을 다음과 같이 구성할 수 있다. 계속하여 도 1을 참조하면, 시스템이 디바이스(130)가 디바이스들의 나머지로부터 선택적으로 마스킹되기를 원한다고 가정하자. 그러한 상황에서, 디바이스들(110, 120, 130, 및 140)의 ID_m은 동일한 값으로 각각 설정된다(예시적인 목적들을 위해, ID_m = 0x3Fh). 그러나 단지 디바이스들(110, 120, 및 140)의 ID_a는 동일한 값으로 설정된다(예시적인 목적들을 위해, ID_a = 0x00h). 디바이스(130)의 ID_a는 개별적인, 고유한 값으로 설정되나, 디바이스들(110, 120, 및 130)의 ID_a와 동일하지 않다(예시적인 목적들을 위해, 디바이스(120)의 ID_a = 0x05h).
디바이스(130)의 ID_a가 고유한 값으로 설정됨으로써, 시스템은 디바이스(130)를 배제하기 위해 명령의 ID_s를 0x00h으로 설정함으로써 명령들에 응답하는 것으로부터 디바이스(130)를 선택적으로 마스킹할 수 있다. 명령이 0x00h로 설정될 때, 단지 디바이스(110, 120, 및 140)가 명령을 실행할 수 있고―디바이스(130)는 디바이스(130)가 0x00h에 대해 의도되는 명령들에 응답하지 않기 때문에 그것을 무시할 것이다. 명령의 ID_s를 0x3Fh의 값(ID_m의 값)으로 설정함으로써, 디바이스들(110, 120, 130, 및 140)의 각각은 명령을 실행할 것이다. 따라서, 시스템은 id 구성들 사이에서 토글링하도록 요구되는 전력 사이클들을 회피하고 추가적인 셀렉트ID 명령들을 발행하는 것의 임의의 오버헤드를 회피할 수 있다. 시스템은 모든 네 개의 디바이스(110, 120, 130, 및 140)에 액세스할 수 있거나, 그것은 명령을 실행하기 위한 병행 구성에서 디바이스들(110, 120, 및 140)을 선택할 수 있다. 시스템은 또한 디바이스(130)에 단독으로 액세스할 수 있다.
하나 초과의 ID_a를 가지고 구성되나, 선택적인 병행 응답들을 요구하는 시스템들에 대해, 그것은 디바이스들(110, 120, 130, 및 140)의 각각의 ID_m이 동일한 값인 한편(예시적인 목적들을 위해: 0x3Fh) 각 디바이스의 ID_a는 상이하도록(예시적인 목적들을 위해 디바이스(110)의 ID_a는 0x00h이고, 디바이스(120)의 ID_a는 0x01h이고, 디바이스(130)의 ID_a는 0x02h이며, 디바이스(140)의 ID_a는 0x03h이다) 그것의 id 기법을 구성할 수 있다. 이 구성에서, 시스템은 각각, 디바이스들(110, 120, 130, 또는 140)에의 개별적인 액세스에 대해 0x00/01/02/03의 값들을 갖는 ID_s를 설정할 수 있다. 시스템은 ID_s를 디바이스들(110, 120, 130, 및 140)의 각각이 명령을 수행하도록 명령(들)에 대한 병행 응답을 원할 때 0x3Fh의 값으로 설정할 수 있다. 그렇게 함으로써, 시스템은 id 구성들 사이에서 토글링하는데 보통 요구되는 전력 사이클들을 회피하고 추가적인 셀렉트ID 명령들을 발행하는 것의 임의의 오버헤드를 회피할 수 있다.
도 4는 ID_m을 사용하고 있는 시스템에서의 디바이스의 동작을 예시하는 흐름도를 나타낸다. 명령이 수신된다(402). 초기 사안으로서, 명령은 명령이 셀렉트ID 명령인지를 살피기 위해 분석된다(404). 이들 명령들은 다른 셀렉트ID 명령이 수신될 때까지 다음 일련의 명령의 ID_s를 설정하도록 의도된다. 명령이 ID_s를 설정하도록 의도되는 경우, ID_s는 업데이트되고(406), 시스템은 다음 명령을 준비한다(402). 다음 셀렉트ID 명령이 발행될 때까지, 임의의 명령과 연관된 ID_s는 ID_s로 남아 있는다.
명령이 셀렉트ID 명령이 아닌 경우, 명령의 ID_s는 그것이 디바이스의 ID_m과 동일한지 살피도록 체킹된다(440). 그렇다면, 디바이스는 동작을 수행한다. 그렇지 않다면, ID_s는 그것이 디바이스의 ID_a와 동일한지 살피도록 체킹된다(408). 그렇다면, 디바이스는 동작을 수행한다(410). 그렇지 않다면, 명령은 디바이스에 대해 의도되지 않고 무시된다(412). 그 후, 디바이스는 다음 명령을 프로세싱한다(402)
장치의 이들 예시들은 다양한 실시예의 구조의 일반적인 이해를 제공하도록 의도되며 본 출원에 설명된 구조들을 이용할 수 있는 장치들의 모든 요소 및 피처의 완전한 설명을 제공하도록 의도되지는 않는다.
위에서 설명된 구성요소들 중 임의의 구성요소는 소프트웨어를 통한 시뮬레이션을 포함하여, 다수의 방식으로 구현될 수 있다. 따라서, 위에서 설명된 장치는 모두 본 출원에서 "모듈들"(또는 "모듈")로서 특징지어질 수 있다. 그러한 모듈들은 장치의 아키텍트에 의해 바람직한 바에 따라 그리고 다양한 실시예의 특정한 구현예들에 대해 적절하게, 하드웨어 회로, 단일 및/또는 멀티-프로세서 회로들, 메모리 회로들, 소프트웨어 프로그램 모듈들, 및 객체들, 및/또는 펌웨어, 및 그것들의 조합들을 포함할 수 있거나 그에 포함될 수 있다. 예를 들어, 그러한 모듈들은 시스템 작동 시뮬레이션 패키지, 이를테면 소프트웨어 전기 신호 시뮬레이션 패키지, 전력 사용 및 분배 시뮬레이션 패키지, 커패시턴스-인덕턴스 시뮬레이션 패키지, 전력/열 소실 시뮬레이션 패키지, 단일 전송-수신 시뮬레이션 패키지, 및/또는 다양한 가능한 실시예의 동작을 작동하거나 시뮬레이션하기 위해 사용되는 소프트웨어 및 하드웨어의 조합에 포함될 수 있다.
다양한 실시예의 장치는 고속 컴퓨터들, 통신 및 신호 프로세싱 회로, 단일 또는 멀티-프로세서 모듈들, 단일 또는 다수의 내장 프로세서, 멀티-코어 프로세서들, 데이터 스위치들, 및 멀티층을 포함하는 애플리케이션-특정 모듈들, 멀티-칩 모듈들을 포함하거나 그에 포함될 수 있다. 그러한 장치는 또한 서브-구성요소들로서 다양한 전자 시스템, 이를테면 텔레비전, 셀룰러 전화, 개인용 컴퓨터(예를 들어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 핸드헬드 컴퓨터, 태블릿 컴퓨터 등), 워크스테이션, 라디오, 비디오 플레이어, 오디오 플레이어(예를 들어, MP3(동화상 전문가 그룹, 오디오 레이어 3) 플레이어), 차량, 의료 디바이스(예를 들어, 심장 모니터, 혈압 모니터 등), 셋탑 박스 등 내에 포함될 수 있다.
도 1 내지 도 4를 참조하여 위에서 설명된 실시예들과 유사하거나 동일한 방법들 및 장치의 실시예들은 다음을 포함한다:
일 실시예에서, 제1 디바이스, 제2 디바이스, 및 제3 디바이스를 포함하는 시스템 내에서 디바이스들을 선택하기 위한 방법이 제시된다. 방법은: 시스템 내 각 디바이스에 동일한 마스터 식별자를 할당하는 단계; 제1 디바이스에 제1 할당 식별자를 할당하는 단계; 제2 디바이스에 제2 할당 식별자를 할당하는 단계; 제3 디바이스에 제3 할당 식별자를 할당하는 단계; 및 선택 식별자를 마스터 식별자와 동일한 값으로 설정함으로써 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각을 선택하는 단계를 포함한다.
다른 실시예에서, 방법은: 선택 식별자를 제1 할당 식별자와 동일한 값으로 설정함으로써 단지 제1 디바이스를 선택하는 단계; 선택 식별자를 제2 할당 식별자와 동일한 값으로 설정함으로써 단지 제2 디바이스를 선택하는 단계; 및 선택 식별자를 제3 할당 식별자와 동일한 값으로 설정함으로써 단지 제3 디바이스를 선택하는 단계를 더 포함할 수 있고; 여기서 제1 할당 식별자는 제2 할당 식별자와 동일하지 않고; 제1 할당 식별자는 제3 할당 식별자와 동일하지 않으며; 그리고 제2 할당 식별자는 제3 할당 식별자와 동일하다.
다른 실시예에서, 방법은 선택 식별자를 제1 할당 식별자와 동일한 값으로 설정함으로써 단지 제1 디바이스를 선택하는 단계; 및 선택 식별자를 제2 할당 식별자와 동일한 값으로 설정함으로써 제2 디바이스 및 제3 디바이스 양자를 선택하는 단계를 더 포함할 수 있고; 여기서 제1 할당 식별자는 제2 할당 식별자와 동일하지 않고; 제1 할당 식별자는 제3 할당 식별자와 동일하지 않으며; 제2 할당 식별자는 제3 할당 식별자와 동일하지 않다.
다른 실시예에서, 시스템에서의 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각은 메모리 디바이스들이다.
일 실시예에서, 제1 디바이스, 제2 디바이스, 및 제3 디바이스를 포함하는 시스템 내에서 디바이스들을 선택하기 위한 방법이 제시된다. 방법은 제1 디바이스에 제1 할당 식별자를 할당하는 단계; 제2 디바이스에 제2 할당 식별자를 할당하는 단계; 제3 디바이스에 제3 할당 식별자를 할당하는 단계를 포함하고; 여기서 제1 디바이스에 제1 할당 식별자를 할당하는 단계는 제1 할당 식별자를 제1 디바이스와 연관된 영구적인 식별자와 동일하게 설정하는 단계를 포함한다.
다른 실시예에서, 영구적인 식별자는 디바이스의 영구적인 영역에 저장된다.
다른 실시예에서, 제2 디바이스에 제2 할당 식별자를 할당하는 단계는 제2 할당 식별자를 제2 디바이스와 연관된 제2 영구적인 식별자와 동일하게 설정하는 단계를 포함한다. 영구적인 식별자는 제2 디바이스의 영구적인 영역에 저장된다.
다른 실시예에서, 제3 디바이스에 제3 할당 식별자를 할당하는 단계는 제3 할당 식별자를 제3 디바이스와 연관된 제3 영구적인 식별자와 동일하게 설정하는 단계를 포함하고; 여기서 제3 영구적인 식별자는 제3 디바이스의 영구적인 영역에 저장된다.
일 실시예에서, 다수의 디바이스 시스템 내의 디바이스 상에서 명령을 수행하는 방법이 제시된다. 방법은: 명령을 수신하는 단계; 명령이 셀렉트ID 명령일 때 선택 식별자를 업데이트하는 단계; 디바이스와 연관된 영구적인 식별자가 존재하는지를 결정하는 단계; 디바이스와 연관된 영구적인 ID가 존재할 때 디바이스 내 영구적인 영역으로부터 디바이스의 할당 식별자를 설정하는 단계;
선택 식별자(ID_s)를 디바이스의 할당 식별자(ID_a)와 비교함으로써 명령이 디바이스에 대해 의도되는지를 결정하는 단계; 명령이 디바이스에 대해 의도되지 않을 때 명령을 무시하는 단계; 및 명령이 디바이스에 대해 의도될 때 명령을 수행하는 단계를 포함할 수 있다.
다른 실시예에서, 방법은 명령이 디바이스에 영구적인 식별자를 기록하도록 의도되는지를 결정하는 단계; 디바이스의 영구적인 영역에 영구적인 식별자를 기록하는 단계를 더 포함할 수 있다.
다른 실시예에서, 방법은: 명령이 디바이스의 할당 식별자에 값을 기록하도록 의도되는지를 결정하는 단계; 할당 식별자가 이전에 설정되었는지를 결정하는 단계; 디바이스에 대한 선택 입력(SIN)이 어썰트되는지를 결정하는 단계; 및 상기 결정하는 단계들의 각각이 참일 때 디바이스에 상기 할당 식별자에 대한 값을 기록하는 단계를 더 포함할 수 있다.
다른 실시예에서, 방법은 디바이스의 선택 출력(SOUT) 출력을 어썰트하는 단계를 더 포함할 수 있고; 디바이스의 SOUT는 제2 디바이스의 SIN에 결합된다.
일 실시예에서, 시스템은: 제1 마스터 식별자 및 제1 할당 식별자를 가지는 제1 디바이스로서, 제1 마스터 식별자 또는 제1 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제1 디바이스; 제2 마스터 식별자 및 제2 할당 식별자를 가지는 제2 디바이스로서, 제2 마스터 식별자 또는 제2 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제2 디바이스; 및 제3 마스터 식별자 및 제3 할당 식별자를 가지는 제3 디바이스로서, 제3 마스터 식별자 또는 제3 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제3 디바이스를 포함할 수 있다. 시스템은 선택 식별자를 제1 마스터 식별자, 제2 마스터 식별자, 제3 마스터 식별자, 제1 할당 식별자, 제2 할당 식별자, 또는 제3 할당 식별자 중 하나로 설정함으로써 제1 디바이스, 제2 디바이스, 또는 제3 디바이스 중 하나에 액세스한다.
다른 실시예에서, 제1 마스터 식별자, 제2 마스터 식별자, 및 제3 마스터 식별자는 제1 값으로 각각 설정되고; 제1 할당 식별자 및 제2 할당 식별자는 제1 값과 상이한 제2 값으로 각각 설정되며; 제3 할당 값은 제1 값 및 제2 값과 상이한 제3 값으로 설정된다.
다른 실시예에서, 시스템은 선택 식별자를 제1 값으로 설정함으로써 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각에 액세스하도록 배열되고; 시스템은 선택 식별자를 제2 값으로 설정함으로써 제1 디바이스 및 제2 디바이스에 액세스하도록 배열되며; 그리고 시스템은 선택 식별자를 제3 값으로 설정함으로써 제3 디바이스에 액세스하도록 배열된다.
다른 실시예에서, 제1 마스터 식별자, 제2 마스터 식별자, 및 제3 마스터 식별자는 제1 값으로 각각 설정되고; 제1 할당 식별자는 제1 값과 상이한 제2 값으로 설정되고; 제2 할당 식별자는 제1 값 및 제2 값과 상이한 제3 값으로 설정되며; 제3 할당 값은 제1 값, 제2 값 및 제3 값과 상이한 제4 값으로 설정된다.
다른 실시예에서, 시스템은 선택 식별자를 제1 값으로 설정함으로써 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각에 액세스하도록 배열되고; 시스템은 선택 식별자를 제2 값으로 설정함으로써 제1 디바이스에 액세스하도록 배열되고; 시스템은 선택 식별자를 제3 값으로 설정함으로써 제2 디바이스에 액세스하도록 배열되며; 시스템은 선택 식별자를 제4 값으로 설정함으로써 제3 디바이스에 액세스하도록 배열된다.
다른 실시예에서, 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각은 메모리 디바이스들이다.
일 실시예에서, 디바이스는 다음을 포함할 수 있다: 칩 선택 입력; 명령/어드레스 입력; 선택 인(SIN) 입력; 선택 아웃(SOUT) 출력; 및 영구적인 영역. 영구적인 영역은 할당 식별자를 위한 값을 포함하도록 구성된다.
다른 실시예에서, 디바이스는 영구적인 영역으로부터의 할당 식별자를 설정하도록 배열된다.
다른 실시예에서, 디바이스는 플래그를 더 포함할 수 있다. 플래그는 디바이스가 상기 영구적인 영역으로부터의 할당 식별자를 설정하는지 또는 외부 개체가 할당 식별자를 설정하는지를 표시한다.
다른 실시예에서, 디바이스는 SIN이 하이 레벨로 설정되는 경우 할당 식별자를 설정하도록 배열된다.
다른 실시예에서, 디바이스는 명령/어드레스 입력을 통해 할당 식별자 값을 수신하도록 배열된다.
다른 실시예에서, SOUT은 다른 디바이스의 SIN에 결합되도록 배열된다.
다른 실시예에서, 디바이스는 값을 영구적인 영역에 기록하도록 배열된다.
다른 실시예에서, 영구적인 영역은 다음: 폴리-퓨즈들, 금속 퓨즈들, 메모리 어레이 셀들, 및 비-휘발성 메모리 중 하나로부터 선택된다.
상기 설명 및 도면들은 당해 기술분야의 통상의 기술자들이 본 발명의 실시예들을 실시할 수 있게 하기 위해 본 발명의 일부 실시예들을 예시한다. 다른 실시예들은 구조적, 논리적, 전기적, 프로세스 및 다른 변화들을 포함할 수 있다. 예들은 단지 가능한 변형들을 나타낸다. 일부 실시예들의 부분들 및 피처들은 다른 실시예들의 부분들 및 피처들에 포함되거나, 그러한 부분들 및 피처들로 대체될 수 있다. 많은 다른 실시예는 상기 설명을 읽고 이해할 때 당해 기술분야의 통상의 기술자들에게 분명할 것이다.
본 발명의 요약은 독자가 기술적 개시 내용의 본질을 빠르게 확인하게 할 요약을 요구하는, 37 C.F.R. §1.72(b)에 따라 제공된다. 그것은 그것이 청구항들의 범위 또는 의미를 해석하거나 제한하도록 사용되지 않을 것이라는 이해로 제출된다. 또한, 상기한 상세한 설명에서, 일부 피처들은 본 발명을 간소화할 목적으로 단일 실시예로 함께 그룹지어진다. 본 발명의 방법은 청구된 실시예들이 각 청구항에 명확하게 인용되는 것보다 많은 피처를 필요로 하는 의도를 반영하는 것으로 해석되지 않아야 한다. 오히려, 다음 청구항들이 반영하는 바와 같이, 본 발명의 청구 대상은 단일 개시된 실시예의 모든 피처보다 적은 피처에 있다. 그러므로 다음 청구항은 그 자체의 별개의 실시예로서, 각 청구항과 함께, 상세한 설명에 포함된다.

Claims (26)

  1. 제1 디바이스, 제2 디바이스, 및 제3 디바이스를 포함하는 시스템 내에서 디바이스들을 선택하기 위한 방법으로서:
    상기 시스템 내에서 각 디바이스에 동일한 마스터 식별자를 할당하는 단계;
    상기 제1 디바이스에 제1 할당 식별자를 할당하는 단계;
    상기 제2 디바이스에 제2 할당 식별자를 할당하는 단계;
    상기 제3 디바이스에 제3 할당 식별자를 할당하는 단계; 및
    선택 식별자를 상기 마스터 식별자와 동일한 값으로 설정함으로써 상기 제1 디바이스, 제2 디바이스, 및 제3 디바이스의 각각을 선택하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    선택 식별자를 상기 제1 할당 식별자와 동일한 값으로 설정함으로써 단지 상기 제1 디바이스를 선택하는 단계;
    선택 식별자를 상기 제2 할당 식별자와 동일한 값으로 설정함으로써 단지 상기 제2 디바이스를 선택하는 단계; 및
    선택 식별자를 상기 제3 할당 식별자와 동일한 값으로 설정함으로써 단지 상기 제3 디바이스를 선택하는 단계를 더 포함하고;
    상기 제1 할당 식별자는 상기 제2 할당 식별자와 동일하지 않고;
    상기 제1 할당 식별자는 상기 제3 할당 식별자와 동일하지 않으며; 그리고
    상기 제2 할당 식별자는 상기 제3 할당 식별자와 동일하지 않은 방법.
  3. 청구항 1에 있어서,
    선택 식별자를 상기 제1 할당 식별자와 동일한 값으로 설정함으로써 단지 상기 제1 디바이스를 선택하는 단계; 및
    선택 식별자를 상기 제2 할당 식별자와 동일한 값으로 설정함으로써 상기 제2 디바이스 및 상기 제3 디바이스 양자를 선택하는 단계를 더 포함하고;
    상기 제1 할당 식별자는 상기 제2 할당 식별자와 동일하지 않고;
    상기 제1 할당 식별자는 상기 제3 할당 식별자와 동일하지 않으며; 그리고
    상기 제2 할당 식별자는 상기 제3 할당 식별자와 동일한 방법.
  4. 청구항 1에 있어서, 상기 시스템에서의 상기 제1 디바이스, 상기 제2 디바이스, 및 상기 제3 디바이스의 각각은 메모리 디바이스들인 방법.
  5. 제1 디바이스, 제2 디바이스, 및 제3 디바이스를 포함하는 시스템 내에서 디바이스들을 선택하기 위한 방법으로서:
    상기 제1 디바이스에 제1 할당 식별자를 할당하는 단계;
    상기 제2 디바이스에 제2 할당 식별자를 할당하는 단계;
    상기 제3 디바이스에 제3 할당 식별자를 할당하는 단계를 포함하고;
    상기 제1 디바이스에 상기 제1 할당 식별자를 할당하는 단계는 상기 제1 할당 식별자를 상기 제1 디바이스와 연관된 영구적인 식별자와 동일하게 설정하는 단계를 포함하는 방법.
  6. 청구항 5에 있어서, 상기 영구적인 식별자는 상기 디바이스의 영구적인 영역에 저장되는 방법.
  7. 청구항 5에 있어서,
    상기 제2 디바이스에 상기 제2 할당 식별자를 할당하는 단계는 상기 제2 할당 식별자를 상기 제2 디바이스와 연관된 제2 영구적인 식별자와 동일하게 설정하는 단계를 더 포함하고;
    상기 제2 영구적인 식별자는 상기 제2 디바이스의 영구적인 영역에 저장되는 방법.
  8. 청구항 7에 있어서,
    상기 제3 디바이스에 상기 제3 할당 식별자를 할당하는 단계는 상기 제3 할당 식별자를 상기 제3 디바이스와 연관된 제3 영구적인 식별자와 동일하게 설정하는 단계를 포함하고;
    상기 영구적인 식별자는 상기 제3 디바이스의 영구적인 영역에 저장되는 방법.
  9. 다수의 디바이스 시스템 내의 디바이스 상에서 명령을 실행하는 방법으로서:
    명령을 수신하는 단계;
    상기 명령이 셀렉트ID(SelectID) 명령일 때 선택 식별자를 업데이트하는 단계;
    상기 디바이스와 연관된 영구적인 식별자가 존재하는지를 결정하는 단계;
    상기 디바이스와 연관된 영구적인 ID가 존재할 때 상기 디바이스 내 영구적인 영역으로부터의 상기 디바이스의 상기 할당 식별자를 설정하는 단계;
    상기 선택 식별자(ID_s)를 상기 디바이스의 상기 할당 식별자(ID_a)와 비교함으로써 상기 명령이 상기 디바이스에 대해 의도되는지를 결정하는 단계;
    상기 명령이 상기 디바이스에 대해 의도되지 않을 때 상기 명령을 무시하는 단계; 및
    상기 명령이 상기 디바이스에 대해 의도될 때 상기 명령을 수행하는 단계를 포함하는 방법.
  10. 청구항 9에 있어서,
    상기 명령이 상기 디바이스에 영구적인 식별자를 기록하도록 의도되는지를 결정하는 단계;
    상기 디바이스의 영구적인 영역에 상기 영구적인 식별자를 기록하는 단계를 더 포함하는 방법.
  11. 청구항 9에 있어서,
    상기 명령이 상기 디바이스의 상기 할당 식별자에 값을 기록하도록 의도되는지를 결정하는 단계;
    상기 할당 식별자가 이전에 설정되었는지를 결정하는 단계;
    상기 디바이스에 대한 선택 입력(SIN)이 어썰트(assert)되는지를 결정하는 단계; 및
    상기 결정하는 단계들의 각각이 참일 때 상기 디바이스에 상기 할당 식별자에 대한 상기 값을 기록하는 단계를 더 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 디바이스의 선택 출력(SOUT) 출력을 어썰트하는 단계를 더 포함하고;
    상기 디바이스의 상기 SOUT는 제2 디바이스의 SIN에 결합되는 방법.
  13. 시스템에 있어서,
    제1 마스터 식별자 및 제1 할당 식별자를 가지는 제1 디바이스로서, 상기 제1 마스터 식별자 또는 상기 제1 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제1 디바이스;
    제2 마스터 식별자 및 제2 할당 식별자를 가지는 제2 디바이스로서, 상기 제2 마스터 식별자 또는 상기 제2 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제2 디바이스; 및
    제3 마스터 식별자 및 제3 할당 식별자를 가지는 제3 디바이스로서, 상기 제3 마스터 식별자 또는 상기 제3 할당 식별자 중 어느 하나를 사용하여 액세스될 수 있는, 상기 제3 디바이스를 포함하고;
    상기 시스템은 선택 식별자를 상기 제1 마스터 식별자, 제2 마스터 식별자, 제3 마스터 식별자, 제1 할당 식별자, 제2 할당 식별자, 또는 제3 할당 식별자 중 하나로 설정함으로써 상기 제1 디바이스, 상기 제2 디바이스, 또는 상기 제3 디바이스 중 하나에 액세스하는 시스템.
  14. 청구항 13에 있어서,
    상기 제1 마스터 식별자, 상기 제2 마스터 식별자, 및 상기 제3 마스터 식별자는 제1 값으로 각각 설정되고;
    상기 제1 할당 식별자 및 상기 제2 할당 식별자는 상기 제1 값과 상이한 제2 값으로 각각 설정되며;
    제3 할당 값은 상기 제1 값 및 상기 제2 값과 상이한 제3 값으로 설정되는 시스템.
  15. 청구항 14에 있어서,
    상기 시스템은 상기 선택 식별자를 상기 제1 값으로 설정함으로써 상기 제1 디바이스, 상기 제2 디바이스, 및 상기 제3 디바이스의 각각에 액세스하도록 배열되고;
    상기 시스템은 상기 선택 식별자를 상기 제2 값으로 설정함으로써 상기 제1 디바이스 및 상기 제2 디바이스에 액세스하도록 배열되며; 그리고
    상기 시스템은 상기 선택 식별자를 상기 제3 값으로 설정함으로써 상기 제3 디바이스에 액세스하도록 배열되는 시스템.
  16. 청구항 13에 있어서,
    상기 제1 마스터 식별자, 상기 제2 마스터 식별자, 및 상기 제3 마스터 식별자는 제1 값으로 각각 설정되고;
    상기 제1 할당 식별자는 상기 제1 값과 상이한 제2 값으로 설정되고;
    상기 제2 할당 식별자는 상기 제1 값 및 상기 제2 값과 상이한 제3 값으로 설정되며; 그리고
    상기 제3 할당 값은 상기 제1 값, 제2 값 및 제3 값과 상이한 제4 값으로 설정되는 시스템.
  17. 청구항 16에 있어서,
    상기 시스템은 상기 선택 식별자를 상기 제1 값으로 설정함으로써 상기 제1 디바이스, 상기 제2 디바이스, 및 상기 제3 디바이스의 각각에 액세스하도록 배열되고;
    상기 시스템은 상기 선택 식별자를 상기 제2 값으로 설정함으로써 상기 제1 디바이스에 액세스하도록 배열되고;
    상기 시스템은 상기 선택 식별자를 상기 제3 값으로 설정함으로써 상기 제2 디바이스에 액세스하도록 배열되며; 그리고
    상기 시스템은 상기 선택 식별자를 상기 제4 값으로 설정함으로써 상기 제3 디바이스에 액세스하도록 배열되는 시스템.
  18. 청구항 17에 있어서, 상기 제1 디바이스, 상기 제2 디바이스, 및 상기 제3 디바이스의 각각은 메모리 디바이스들인 시스템.
  19. 칩 선택 입력;
    명령/어드레스 입력;
    선택 인(SIN) 입력;
    선택 아웃(SOUT) 출력; 및
    영구적인 영역을 포함하고;
    상기 영구적인 영역은 할당 식별자에 대한 값을 포함하도록 구성되는 디바이스.
  20. 청구항 19에 있어서, 상기 디바이스는 상기 영구적인 영역으로부터의 상기 할당 식별자를 설정하도록 배열되는 디바이스.
  21. 청구항 19에 있어서,
    플래그를 더 포함하고;
    상기 플래그는 상기 디바이스가 상기 영구적인 영역으로부터의 상기 할당 식별자를 설정하는지 또는 외부 개체가 상기 할당 식별자를 설정하는지를 표시하는 디바이스.
  22. 청구항 21에 있어서,
    상기 디바이스는 상기 SIN이 하이 레벨(high level)로 설정되는 경우 할당 식별자를 설정하도록 배열되는 디바이스.
  23. 청구항 22에 있어서,
    상기 디바이스는 상기 명령/어드레스 입력을 통해 할당 식별자 값을 수신하도록 배열되는 디바이스.
  24. 청구항 23에 있어서,
    상기 SOUT은 다른 디바이스의 SIN에 결합되도록 배열되는 디바이스.
  25. 청구항 19에 있어서, 상기 디바이스는 상기 영구적인 영역에 값을 기록하도록 배열되는 디바이스.
  26. 청구항 19에 있어서, 상기 영구적인 영역은 다음: 폴리-퓨즈들(poly-fuses), 금속 퓨즈들, 메모리 어레이 셀들, 및 비-휘발성 메모리 중 하나로부터 선택되는 디바이스.
KR1020167005682A 2013-08-07 2014-08-06 칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들 KR101875171B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/961,377 2013-08-07
US13/961,377 US9477616B2 (en) 2013-08-07 2013-08-07 Devices, systems, and methods of reducing chip select
PCT/US2014/049965 WO2015021171A1 (en) 2013-08-07 2014-08-06 Devices, systems, and methods of reducing chip select

Publications (2)

Publication Number Publication Date
KR20160039291A true KR20160039291A (ko) 2016-04-08
KR101875171B1 KR101875171B1 (ko) 2018-07-06

Family

ID=52449601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167005682A KR101875171B1 (ko) 2013-08-07 2014-08-06 칩 선택을 감소하는 디바이스들, 시스템들, 및 방법들

Country Status (7)

Country Link
US (4) US9477616B2 (ko)
EP (2) EP3030971B1 (ko)
JP (1) JP6149161B2 (ko)
KR (1) KR101875171B1 (ko)
CN (2) CN106030554B (ko)
SG (1) SG11201600809XA (ko)
WO (1) WO2015021171A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
TWI612788B (zh) * 2015-12-21 2018-01-21 視動自動化科技股份有限公司 具有鏈結匯流排的通訊系統
KR20190088234A (ko) * 2018-01-18 2019-07-26 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11494324B2 (en) * 2019-08-29 2022-11-08 Microchip Technology Incorporated Daisy chain streaming mode
CN111611189A (zh) * 2020-05-28 2020-09-01 开元通信技术(厦门)有限公司 一种通信方法、装置及计算机存储介质

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3850067B2 (ja) * 1996-04-24 2006-11-29 株式会社ルネサステクノロジ メモリシステムおよびそれに用いられる半導体記憶装置
US6708242B1 (en) * 1999-09-10 2004-03-16 Adaptec, Inc. Methods for addressing extended number of peripheral devices over peripheral bus
US7032054B1 (en) * 2000-06-09 2006-04-18 Maxtor Corporation Method and apparatus for increasing the device count on a single ATA bus
JP4081963B2 (ja) 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
JP4123739B2 (ja) * 2001-06-19 2008-07-23 セイコーエプソン株式会社 印刷記録材容器の識別システムおよび識別方法
US6931468B2 (en) * 2002-02-06 2005-08-16 Hewlett-Packard Development Company, L.P. Method and apparatus for addressing multiple devices simultaneously over a data bus
JP4159415B2 (ja) * 2002-08-23 2008-10-01 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
JP4794218B2 (ja) * 2004-06-25 2011-10-19 パナソニック株式会社 スレーブ装置、マスタ装置及び積層装置
CN100433326C (zh) * 2004-06-25 2008-11-12 松下电器产业株式会社 从属装置、主装置以及层叠装置
US7346051B2 (en) 2004-06-25 2008-03-18 Matsushita Electric Industrial Co., Ltd. Slave device, master device and stacked device
US7392350B2 (en) 2005-02-10 2008-06-24 International Business Machines Corporation Method to operate cache-inhibited memory mapped commands to access registers
US20070076502A1 (en) * 2005-09-30 2007-04-05 Pyeon Hong B Daisy chain cascading devices
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP4963892B2 (ja) * 2006-08-02 2012-06-27 株式会社日立製作所 仮想ストレージシステムの構成要素となることが可能なストレージシステムの制御装置
US7752364B2 (en) 2006-12-06 2010-07-06 Mosaid Technologies Incorporated Apparatus and method for communicating with semiconductor devices of a serial interconnection
JP2007109260A (ja) * 2007-01-09 2007-04-26 Seiko Epson Corp 記憶装置および記憶装置に対するアクセス方法
JP5586915B2 (ja) 2009-10-09 2014-09-10 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備える情報処理システム
KR101053534B1 (ko) 2009-10-29 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
TWI442401B (zh) 2009-12-30 2014-06-21 Macronix Int Co Ltd 共享輸入封裝之三維晶片選取
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
FR2969451B1 (fr) 2010-12-17 2013-01-11 St Microelectronics Rousset Procede et dispositif de communication entre un maitre et plusieurs esclaves suivant un protocole de communication serie, en particulier du type a drain ouvert
US8601198B2 (en) * 2011-06-30 2013-12-03 Intel Corporation Controllable transaction synchronization for merging peripheral devices
US8463948B1 (en) * 2011-07-01 2013-06-11 Intel Corporation Method, apparatus and system for determining an identifier of a volume of memory
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select

Also Published As

Publication number Publication date
KR101875171B1 (ko) 2018-07-06
US20170351637A1 (en) 2017-12-07
US20180329854A1 (en) 2018-11-15
US20160328353A1 (en) 2016-11-10
US10289597B2 (en) 2019-05-14
CN109117399A (zh) 2019-01-01
CN109117399B (zh) 2022-05-06
EP3030971A1 (en) 2016-06-15
EP3736704B1 (en) 2023-10-04
US9996496B2 (en) 2018-06-12
EP3736704A1 (en) 2020-11-11
US9785603B2 (en) 2017-10-10
CN106030554B (zh) 2018-08-21
JP6149161B2 (ja) 2017-06-14
US20150046611A1 (en) 2015-02-12
WO2015021171A1 (en) 2015-02-12
JP2016532960A (ja) 2016-10-20
EP3030971A4 (en) 2017-06-28
EP3030971B1 (en) 2020-10-07
US9477616B2 (en) 2016-10-25
CN106030554A (zh) 2016-10-12
SG11201600809XA (en) 2016-03-30

Similar Documents

Publication Publication Date Title
US11954204B2 (en) Artificial intelligence AI processing method and AI processing apparatus
US9996496B2 (en) Devices, systems, and methods of reducing chip select
US11880329B2 (en) Arbitration based machine learning data processor
US20140149617A1 (en) I2c bus structure and device availability query method
US10409737B2 (en) Apparatus, system, and method for positionally aware device management bus address assignment
US20200042321A1 (en) Low power back-to-back wake up and issue for paired issue queue in a microprocessor
KR20170093666A (ko) 컴포지트 메모리 장치를 포함하는 전자 장치에 파일 시스템을 제공하는 시스템 및 방법
US10063425B1 (en) Event-based in-band host registration
US20130042043A1 (en) Method and Apparatus for Dynamic Channel Access and Loading in Multichannel DMA
US10635444B2 (en) Shared compare lanes for dependency wake up in a pair-based issue queue
US20160292090A1 (en) Data processing system capable of controlling peripheral devices using group identification information and control method thereof
US20170090756A1 (en) Computer and computer system
US9372816B2 (en) Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit
KR20170094911A (ko) 반도체 장치의 동작 방법 및 반도체 시스템
US11960899B2 (en) Dual in-line memory module map-out in an information handling system
US12001373B2 (en) Dynamic allocation of peripheral component interconnect express bus numbers
US20230067658A1 (en) System and operation method of hybrid virtual machine managers
JP2009163646A (ja) パーティション構成方法
JP2018081346A (ja) ストレージ装置、ストレージシステム、ストレージ制御方法、および、ストレージ制御プログラム
CN115442239A (zh) 带宽资源分配方法、PCIe通道切换器及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right