JPS63231560A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、カードが接続可能な複数のソケットあるいは
スロットを有するデータ処理システムに係わり、特に各
カードに識別値が記憶されていて、これらの識別値に基
づいて電源投入後の初期設定を行なうデータ処理システ
ムに係わる。

Ｂ、従来技術とその問題点 小型コンビエータ・システムのユーザは、通常複雑なプ
ログラミング技術をもっていず、ユーザの必要に応じて
システムの構成を単純化するために、ユーザにとって透
過性のプログラム式パラメータ・スイッチが提案されて
きた。しかし、こうしたシステムを構成するのに必要な
ルーチンは複雑で、エラーが起こりやすく、時間がかか
る。本発明の目的は、スロットのカードを交換したり、
追加したり、除去したりしない限り、−変電源を切断し
た後のシステムの再電源投入またはリセット時に、シス
テムで生産的な仕事ができるようになるまでに、ユーザ
が経験する時間遅延を大幅に減らすことである。

Ｃ６問題点を解決するための手段 本発明の改良型システムでは、各種カードに一義的なＩ
Ｄを設け、そのＩＤの値を各カード上でハードワイヤ接
続する。また（必要に応じてカードの入出力アドレス空
間をプログラマブルに変更するため）アドレス・ファク
タ、優先順位、状況および他のシステム情報などのパラ
メータ・データの記憶用のレジスタをカード上に設けて
、システム・プロセッサとカードの間およびカード間で
のデータの効率的な転送を実現する。

システム内で２枚以上の同種カードを使用するとき、パ
ラメータ・データを使って、異なる優先順位レベルでカ
ードを使用できるようにしたり、冗長カードを非活動に
することができる。

システム電源が故障したり切れたりしたとき主メモリの
一部分に給電するため、バックアップ電池を設ける。メ
モリのこの不揮発性部分に、各入出カスロットに挿入さ
れたカードのＩＤ値を当該のカード・パラメータ・デー
タと共に記憶する位置を（各スロットごとに１つずつ）
設ける。

システムを最初に構成し初期設定するとき、システムに
取り付けられたカードに必要なすべてのパラメータ・デ
ータの作成または取出しあるいはその両方を行ない、シ
ステム資源の競合を解決し、適切なカード・レジスタと
メモリ・スロッ）位ｆｔにデータを記憶する複雑なルー
チンを実行させる。

しかし、電源切断の後、スロットに取り付けられている
カードまたはカードのスロット位置に変化がない場合、
単純化されたセットアツプ・ルーチンが、各カードＩＤ
を当該のスロット位置に記憶されたＩＤ値と比較して、
変化がなかったと判定する。次いで、このルーチンが、
パラメータ・データをメモリ・スロット位置から当該の
カード・レジスタに転送する。これで、システムは通常
動作がすぐに可能な状態になる。

システムを構成し初期設定した後、通常動作中に選択機
構の使用を知らせるための帰還線を設ける。所与の選択
資源に対する各カードの応答を検査し、選択資源の重複
使用を検出するルーチンが呼び出される。

Ｄ、実施例 第１図は、接続される周辺オブシジンのアドレッシング
やその他の可変システム資源パラメータをユーザにとっ
て透過な形で確立できることを特徴とする、デスクトッ
プ型コンビニ−ターシステムの形をとる本発明の好まし
い実施例を示す。

それによれば、ユーザはディップ・スイッチをセットし
たり複雑なセットアツプ処理手順を踏んだりしなげれば
ならないという負担から解放される。

システム資源の競合は、パラメータの再指定によって軽
減または除去される。他のパラメータとしては、優先順
位レベル、および２つの同じオプシｇン接続機構の共存
を認める状態ビットなどがある。

システム・ボード１は、複数のソケットまたはスロット
２−０ないし２−７を含む。それらのスロットには入出
力オプション・カード５−０ないし５−７を交換可能に
挿入できる。これらのカードは、各カードに集積される
かまたは外部コネクタ（図示せず）を介して接続される
様々な周辺装置（ディスク・ドライブ、プリンタ、追加
メモリなど）を制御する。ボード１はまた、中央演算処
理装置（ＣＰＵ）８、ランダム・アクセス・メモリ（Ｒ
ＡＭ）の主メモリ・モジュール９．１０．１１、直接メ
モリ・アクセス（ＤＭＡ）制御装置１２、タイミング制
御装置１３、スロット・アドレス復号器１４（後でその
機能について説明する）、本開示にとって重要でない他
の論理素子、１５（一括して示す）、電源１６、および
中央演算処理装置を相互にまた付加周辺機器とリンクす
るバス１７を含む。バスの太線部分は、複数のアドレス
線１７ｂ１データ線１７ｃおよび制御線１７ａを表わす
（第２図）。

この配置の特徴は、スロット２−０ないし２−７が、セ
ットアツプ・ルーチン中にバス１７のアドレス線上の「
スロット・アドレス」信号によってアドレスでき、スロ
ット内にあるカードが通常のプログラム実行中にアドレ
ス線上の「入出力アドレス」信号によって個別にアドレ
スできることである。ただし、スロット・アドレスおよ
び入出力アドレスはそれぞれに、ソケットの物理位置お
よび現在接続されている装置の種類に関連する、はっき
り異なる値である。多（の異なる種類の装置が、それぞ
れシステムの数個のソケットのどれにでも潜在的に取付
は可能である。

メモリ・モジュールの１つである図中のメモリ・モジュ
ール１０は不揮発性であり、システムの電源が切断され
ている間も、スロット２−０ないし２−７およびそれに
関連するカードに関する情報を記憶する。このモジュー
ルは、たとえば容量性記憶回路、すなわち、周知の相補
形金属酸化膜シリコン（ＣＭＯＳ）半導体回路のアレイ
から成り、システムに電源が投入されている間はシステ
ム電源でまたシステム電源が入っていない場合はバッテ
リー電源１８で動作するように構成されている。

このモジュール内には、スロットに関連するある種の情
報を記憶するために、各スロットに個別にアドレス可能
な空間が割り当てられている。図のように、この情報に
は、識別値ＩＤ１アドレス・ファクタＡＤ１優先順位値
ＰＲ，状態ビットＳおよびその他の情報Ｏが含まれる。

ここで記載すべき特徴は、最後の電源切断以来スロット
構成が変化しなかった場合、システムの初期設定をスピ
ードアップし、それによってシステム電源投入スイッチ
（図示せず）が作動した後あるいはシステムまたはチャ
ンネルのリセットの後にユーザがアプリケージ１ンの動
作が始まるまでに待たなければならない時間を減らすた
めに、不揮発性メモリ中のこの情報を使用することであ
る。この複雑さと必要なステップの数の相違は、第６図
（初期設定）と第７図（ＰＯＳＴ）に示されている。

カード５−７の細部は、すべてのカードの重要な論理構
成を代表するものとして、本発明を説明するのに必要な
程度に示されている。駆動回路２０は製造時に予め配線
されており、以下に記載する条件の下で、カードの種類
とその当該の周辺装置を一義的に識別する、１組の識別
信号ＩＤを送る。

レジスタ２１は、アドレス・ファクタＡＤ１優先順位値
ＰＲ，状態ビットＳおよびモジニール１−０に関して先
に説明したその他の情報Ｏを含めて、カードとシステム
の間の通信を制御゛するためのパラメータ情報を記憶す
る。この情報体、電源投入初期設定中に中央システムに
よって設定される（第６図）。このシステムの特徴は、
システムの最後の電源切断以来スロットの条件が変わら
なかった場合、情報は比較的迅速な動作で不揮発性メモ
リ１０からレジスタ２１に転送されるだけであるが、ス
ロットの条件が変わった場合、システムは長いプログラ
ム処理（第６図）を実行して情報の一部またはすべてを
検索または作成しあるいはその両方を行ない、次いでそ
れをメモリ１０とカード・レジスタ２１の両方に転送し
なければならないことである。

制御論理２２と復号論理２３はバス１７上に現われる入
出力アドレスに対するカード５−７の応答を制御する。

電源がシステムに投入されると、カードは最初それらの
ソケットとアドレス・バスの一部を介してしかアドレス
可能でない。しかし、電源投入処理の後は、レジスタ２
１内の値ＡＤが復号器２３を制御して、カードの種類に
一義的に関・連しソケットの位置には関連しない省略時
アドレスまたは代替入出力アドレスを検出する。こうし
た検出が行なわれると、制御論理２２で優先順位値ＰＲ
と状態ビットＳにより、カードとバス１７の間でいつデ
ータが交換されるかが決定される。

ＡＤ値、復号器２３および制御論理２２で入出力アドレ
スを検出する一つの方式が、Ｌ、エッゲブレヒト（Ｅｇ
ｇｅｂｒｅｃｈｔ　）のｒＩＢＭパーソナル・コンピュ
ータへのインターフェース（Ｉｎｔｅｒｆａｃｉｎｇｔ
ｏ　ｔｈｅ　ＩＢＭ　Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔ
ｅｒ）　Ｊ　ｓ　１９８３年刊、に記載されている。

動作に際して、その電源投入中に、中央システムは、復
号器１４によって一義的に検出されてセットアツプ（カ
ード活動化）線ＥＣＯないしＥＣ７を個別に活動化する
、それぞれの「スロット・アドレス」信号をバスを介し
て送ることにより、オプシ緩ン・ソケットを個別にアド
レスする。セットアツプ線ＥＣＯないしＥＣ７は、それ
ぞれのソケット２−０ないし２−７まで延び、さらにそ
れらのソケットを介して付加カード５−０ないし５−７
まで延びる。１本のこうした線が活動化されたとき、関
連するソケットが空の場合、１６進数値ＦＦＦＦがシス
テムに戻り、そのソケットに関する以後の動作を終了さ
せる。しかし、ソケットにカードが入っている場合は、
活動化された線がバス１７上の追加アドレス信号ととも
に、当該のカード上の制御論理２２を条件づけて、当該
のカードおよび装置の種類を識別する上記のＩＤ信号を
駆動回路２０から送出させる。システムＣＰＵ８は戻っ
たＩＤ信号を当該のスロットに割り振られたメモリ１０
中の位置に記憶されているＩＤ値と比較して、比較され
る値が同じかそれとも異なるかを示す標識を設定する。

この標識は、当該のスロットに関して講じるべき措置を
決定する、その後のプログラム処理の分岐条件として有
効に働く。

今述べた標識が一致を示し、かつ他のすべてのスロット
の状態が変化しなかった場合、その後のプログラム処理
は、メモリ１ｏの関連する位置に現在記憶されているＡ
ＤｌＰＲ，Ｓおよび０の値を当該のカードに転送してレ
ジスタ２１に記憶するだけである。その標識が不一致を
表わし、かつ送られたＩＤが当該のスロットにカードが
入っていることを示す場合、ＣＰＵ８は送られたＩＤと
他のスロットから収集された情報とを使って、カード資
源の要求と代替を記述するファイルを用いて当該のカー
ドに対する新しいＡＤ、ＰＲ，Ｓおよび０値の検索また
は生成あるいはその両方を行なう。あらゆるカード値が
設定された後、各カードに対する値が順にまずメモリ１
０の当該のスロット位置に、次いで当該のカード・レジ
スタ２１に転送される。

不一致となるのは、問い合わせたソケットの状態が変わ
ったときである。メモリ１０内に記憶されている、最後
の電源切断時に空であったソケットに関するＩＤ値はＦ
ＦＦＦであり、記憶されている以前に占有されていたソ
ケットに関するＩＤ値は、最後にそのスロットを占有し
たカードのＩＤ値である。すなわち、カードが以前に空
いていたスロットに挿入されたり、異なるＩＤをもつカ
ードと交換された場合は、不一致となり、システムは、
対応するカードに対する新しいＡＤ、ＰＲｌＳおよび０
値の検索または作成あるいはその両方を行なう。

上述のように、システムは、すべてのソケットの状態が
確認されるまで不一致の標識に対処できない。これは、
任意のカードに割り当てられた優先順位レベルと、場合
によってはアドレスおよび状態値が、他のスロット内の
カードに関係しているからである。アドレスおよび状態
値が関係するのは、装置の故障に備えて冗長バックアッ
プを設けるため、または装置容量を増加させるために、
同じ識別ＩＤをもつ２枚のカードが同時に挿入されてい
るときである。後者の場合、状態値を使って、通常シス
テム動作中にバックアップ装置を非活動状態にすること
ができ、また優先順位値を使って両方の装置を異なる優
先順位レベルで完全に動作させることができる。

好ましい実施例では、最高８枚の拡張機能用カード５−
０ないし５−７を収容できるように、モジュール１０の
８つのスロット位置（３０，３１，３２の３つだけを示
す）にシステム情報を記憶する。各スロット位置は４バ
イト幅であり、７枚の拡張機能用カードでは２８バイト
幅である。カードＩＤは最初の２つのバイト内にあり、
スイッチ（パラメータ）設定は最後の２つのバイト内に
ある。各カード上の対応するＩＤおよびパラメータ・デ
ータは、それぞれ駆動回路２０とレジスタ２１に入って
いる。

第３図は、セットアツプ・ルーチンの間にカードＩＤを
読み取り、レジスタ２１にパラメータを記憶するのに使
用される、ボード１と拡張機能用カード５−７上のいく
つかの論理を概略的に示す。

第３図で、各拡張機能用カード上のいくつかの構成要素
に割り当てられる１６進数の入出力アドレス値は、次の
通りである。

０９６−ソケット選択値（１バイト） １００．１０１−ＩＤ駆動回路２０（２バイト）１０２
．１０３−パラメータ・レジスタ２１（２バイト） これらのアドレスは、「見かけ」アドレスである。とい
うのは、セットアツプ動作中にスロットを介して入出力
カードと構成要素にアクセスするためにＣＰＵ８がそれ
を使用するからである。アドレス０９６は、カード選択
値をスロット・レジスタ４０に記憶し、また診断中にそ
の値を読み取るために、スロット・アドレス復号器１４
の論理（ゲー）３８．３９）を選択する。第３図のアド
レス線ＡＯとＡ１は、構成要素２０と２１を選択するた
めの下位アドレス値０Ｏ１０１，０２および０３を供給
し、アドレス線Ａ２上の論理１信号は最上位ディジット
値１をもたらす。ＡＯｌＡｔおよびＡ２は第２図のアド
レス・バス１７ｂの適切なビット線に接続される。

第３図は、第６図と第７図のセットアツプ・ルーチンで
使用される、スロット・アドレス復号器１４の論理およ
びカード５−７の制御論理２２の一部をより詳細に示し
たものであるー。議論を簡単にするため、一時に、すな
わち１サイクルに２バイトのアドレッシングが利用可能
であり、２バイトのデータ転送がバス上で行なわれると
仮定する。

すなわち、アドレス１０１の復号は、アドレス１０１と
１００の両方のバイトをゲートする。

スロット・レジスタ４０は、アクセスされるスロット（
２−０ないし２−７）に対応する３ピツト値（０００−
１１１）を記憶するようにプログラム制御されている。

復号回路４１は、この３ビツトの２進値を、入力線４２
上の信号によってゲートされたときだけ８線出力の値に
変える。ＥＣ７などの各出力線は、当該のソケットを介
してそのソケット中に保持されたカードに接続される。

復号回路４３は、セットアツプ・ルーチン中に範囲０１
００−０１０３のアドレスを復号すると、線４２上に出
力を発生してレジスタ４０中の値をゲートさせ、バス１
７の制御線１７ａの１本であるＥＣ７などのカード・セ
ットアツプ線上で出力（第４図参照）を発生させる。

ＥＣＴ上のこの出力は、ＡＮＤゲート４４と４５に供給
される。アドレス線Ａ２は、ゲート４４と４５に接続さ
れている。入出力読取り線ＩＯＲと入出力書込み線１０
Ｗ（制御線１７ａから復号されたもの）は、それぞれゲ
ート４４と４５に接続されている。ゲート４４からの出
力線４６は、１対の復号回路４７と４８に接続されてい
る。ゲート４５からの出力線４９は、復号回路５０に接
続されている。復号器４８からの出力線５１は、ＩＤ駆
動回路２０に接続され、復号器５０からの出力線５２は
、パラメータ・レジスタ２１に接続されている。

第７図のＰＯ８Ｔ　（電源投入自己検査）セットアツプ
・ルーチンでは、ＩＤがカード５−７から取り出されて
いるとき、ＣＰＵ８はＡ２を負（論理１）にし、Ａ１と
ＡＯを論理０１（アドレス１０ｆ）にする。ＥＣ７は負
である（第４図）。■ＯＲが負になると、ゲート４４は
線４６上に出力を発生し、それにより２０中のカードＩ
Ｄ値をデータ・バス１７ｃにゲートさせる出力が線５１
上に発生される。ＣＰＵ８は、このＩＤをメモリ・モジ
ュール１０内の当該のスロット位置にあるＩＤと比較す
る。ＩＤが一致する場合、ＣＰＵ８はスロット位置３２
（第１図）のパラメータ値をデータ・バス１７ｃに転送
し、Ａ２、Ａ１、ＡＯを論理１１１（アドレス１０３）
にする。その後すぐに、ＣＰＵ８はＩＯＷを発行して、
ゲート４５から線４９上に出力を発生させる。これは線
５２を介して復号器５ｏからの出力をレジスタ２１にゲ
ートして、バス１７ｃ上のパラメータ値をレジスタ２１
にロードさせる。復号器４７の出力５３は、診断ルーチ
ンで、パラメータ・レジスタ２１の出力をゲート５４を
介してバス１７ｃにゲートさせるのに使われる。

セットアツプ・ルーチンに関して以上論じてきたように
、１６進値ＦＦＦＦのＩＤは、アドレスされたソケット
が空であるとき、ＩＤ取出し動作中に戻される。この結
果を実現する一つの方法が第３図に示されている。ＩＯ
Ｒサイクル中に、０６Ｒ回路６１を介するカード活動化
線ＥＣ工ないしＥＣ７のどれか１本の線上の負信号とＩ
ＯＲ上の負信号によって、事前配線された回路８０が、
ゲートされて、バス１７をすべて「１」にする。カード
が既にアドレスされたソケット内にある場合、同時にそ
のＩＤがバス１７ｃにゲートされ、ＩＤのすべての論理
Ｏが、６０からの論理１を無効にして、バス１７ｃ上で
正確にＩＤを再発生する。

第３図の論理は、第６図および第７図の初期設定セット
アツプおよびＰＯ８Ｔセットアツプ・ルーチン中、同様
のやり方で使われる。

２枚の同じカード（同じＩＤ）が２個の入出カスロット
に接続され、両者を活動化するのが望ましい場合は、一
方のカードに標準入出力省略時アドレスがある優先順位
レベルで割り当てられ、もう一方のカードには別の入出
力アドレスが別の優先順位レベルで割り当てられる。

第５図の論理は、診断ルーチンで、各カードが適切にそ
の関連する入出力アドレスに応答するかどうかを確認す
るのに使われる。アドレス復号論理２３は、適切な代替
アドレス・ファクタＡＤがパラメータ・レジスタ２１に
記憶され、かつ最下位ビットがオン（カードが活動状態
）であるとき、バス１７ｂ上のアドレスが代替アドレス
に対応する場合、バス１７ｂ上のアドレスを復号する。

同様に、優先順位復号回路５５は、バス１７ａ上の優先
順位値がレジスタ２１中のＰＲに等しくカード活動化ビ
ットがオンである場合に出力を発生する。論理２３と５
５によって出力が発生される場合、ＡＮＤゲート５６は
、線５７上に帰還信号を発生して、ボード１上のレジス
タ５８中で１ビツトをセットする。ＣＰＵ８は、プログ
ラム制御の下でレジスタ５８を読み取って、１枚のカー
ドだけが適切に入出力代替アドレスに応答したことを知
り、レジスタ５８をリセットする。もう一方の同一カー
ド上の同じ回路は、省略時入出力アードレスおよび適切
な優先順位レベルに応答して、診断のためにレジスタ５
８中の他のビットをセットする。

【図面の簡単な説明】 第１図は、改良型システムのブロック図である。 第２図は、バス構造の概略図である。 第３図は、セットアツプ・ルーチンが利用するいくつか
の論理のブロック図である。 第４図は、第３図のいくつかの論理のタイミング図であ
る。 第５図は、入出力カードの選択が適切かどうか検査する
ために検査ルーチンが利用する論理のブロック図である
。 第６図および第７図は、本システムで使用するセットア
ツプ・ルーチンを簡略に例示した流れ図である。 １・・・・システム・ボード、２−０ないし２−７・・
・・スロット、５−０ないし５−７・・・・カード、８
・・・・中央演算処理装置、９．１０１１１・・・・主
メモリ・モジュール、１２・・・・直接メモリ制御装置
、１３・・・・タイミング制御装置、１４・・・・スロ
ット・アドレス復号器、１６・・・・電源、１７・・・
・バス、１７ａ・・・・制御線、１７ｂ・・・・アドレ
ス線、１７ｃ・・・・データ線、１８・・・・バックア
ップ用バッテリ、２０・・・・駆動回路、２１・・・・
レジスタ、２２・・・・制御論理、２３・・・・復号論
理。 ＦＩＧ、　　１ ＦＩＧ、　２ ＦＩＧ、　　４ ＦＩＧ、６ ＰＯＳＴセ、２１−アップ ＦＩＧ、　７

Claims (1)

1. 【特許請求の範囲】 カードが接続可能な複数のソケットを有し、各カードに
   当該カードの識別値が記憶されているデータ処理システ
   ムにして、 前記複数のソケットにそれぞれ対応する記憶位置を有し
   、システム電源が断であっても各記憶位置が対応するソ
   ケットに接続されていたカードの識別値を保持する記憶
   手段と、 システムの電源投入時に、各ソケットに接続されている
   カードの識別値と、対応する記憶位置に保持されている
   識別値とを比較することにより、カードの変更があった
   かどうかを調べる手段と、を設けたことを特徴とするデ
   ータ処理システム。