FI93585B - Ohjelmoitava optionvalinta - Google Patents

Ohjelmoitava optionvalinta Download PDF

Info

Publication number
FI93585B
FI93585B FI880656A FI880656A FI93585B FI 93585 B FI93585 B FI 93585B FI 880656 A FI880656 A FI 880656A FI 880656 A FI880656 A FI 880656A FI 93585 B FI93585 B FI 93585B
Authority
FI
Finland
Prior art keywords
card
cards
identification information
parameters
memory
Prior art date
Application number
FI880656A
Other languages
English (en)
Swedish (sv)
Other versions
FI880656A (fi
FI880656A0 (fi
FI93585C (fi
Inventor
Chester Asbury Heath
John Kennedy Langgood
Ronald Eugene Valli
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of FI880656A0 publication Critical patent/FI880656A0/fi
Publication of FI880656A publication Critical patent/FI880656A/fi
Publication of FI93585B publication Critical patent/FI93585B/fi
Application granted granted Critical
Publication of FI93585C publication Critical patent/FI93585C/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/183Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Stored Programmes (AREA)
  • Complex Calculations (AREA)
  • Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)
  • Telephonic Communication Services (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Debugging And Monitoring (AREA)
  • Telephone Function (AREA)

Description

93585
Ohjelmoitava optionvalinta
Esillä oleva keksintö liittyy digitaaliseen tietojenkäsittelyjärjestelmään, joka käyttää kytkettäviä valin-5 naisia kortteja, ja erityisesti sellaisten järjestelmien konfiguroimiseen erilaisia valinnaisia kortteja varten.
Keksintö koskee digitaalista tietojenkäsittelyjärjestelmää, johon kuuluu joukko tulo/lähtö-liittimiä vastaanottamaan vastaavanlainen joukko valinnaisia tulo/läh-10 tö-kortteja, joihin kuhunkin on talletettu niiden järjestämään optioon liittyvä tunnistustieto.
Monet mikroprosessorijärjestelmät on järjestetty hyväksymään valinnaisia kortteja, kuten esimerkiksi tie-donvälityssovituksia, muistinlaajennuksia ja grafiikka-15 sovittimia. Useimpiin näistä järjestelmistä kuuluu manu aalisesti käytettäviä kytkimiä, jotka asetetaan valinnaisten korttien mukaisesti ja joita käytetään koniiguroimaan järjestelmä valinnaisia kortteja varten. Monista käyttäjistä kytkimien asetusproseduurit ovat liian monimutkaisia 20 noudatettavaksi ilman opastusta.
Tekniikan tason mukaisten järjestelmien ongelmana on usein se, että pienempien tietokonejärjestelmien käyttäjillä ei yleensä ole sofistikoitua ohjelmointitaitoa ja käyttäjän kannalta toimintaan vaikuttamattomia ohjelmoita-25 via parametrinvalitsimia on ehdotettu järjestelmien rakenteen yksinkertaistamiseksi käyttäjien tarpeisiin. Rutiinit, joita tarvitaan järjestelmien muokkaamiseksi sillä tavoin, ovat kuitenkin mutkikkaita, virheille alttiita ja aikaa vieviä.
30 Eurooppalaisessa patenttihakemuksessa EP-A-0 136178 on esitetty menetelmä tietokoneen muistiavaruuden automaattiseksi uudelleen konfiguroimiseksi kyselemällä muis-tikorteille talletettua informaatiota niillä käytettävissä olevasta muistista ja seuraavaksi kortin sijoittamiseksi 35 tietokoneen osoiteavaruuden osoitealueisiin.
2 93585
Toinen tekniikka mikroprosessori järjestelmän konfi-guroimisen yksinkertaistamiseksi on kuvattu julkaisussa EDN Magazine, Voi 26, No 3, February 1981, sivulla 88. Tässä kullekin yhteen järjestelmän useista korttipaikoista 5 kytkettävistä valinnaisista korteista on talletettu ainutlaatuinen sen tyyppiä osoittava identifiointikuvio. Prosessori suorittaa virran kytkemisen yhteydessä ja säännöllisin väliajoin paikallaolotarkistuksen määrittääkseen, mitä kortteja on kytketty ja missä paikoissa ne sijaitse-10 vat. Tämä jättää kuitenkin käyttäjälle tehtäväksi sellaisen tarkistuksen tulosten tulkitsemisen ja tarvittavien asetusten suorittamisen.
Esillä olevan keksinnön tavoitteena on vähentää huomattavasti käyttäjän kokemaa aikaviivettä, ennenkuin 15 hän voi tehdä järjestelmällä tuottavaa työtä virran katkaisua seuraavan järjestelmän uudelleenkäynnistämisen tai nollauksen jälkeen, edellyttäen että mitään kortteja ei ole vaihdettu, lisätty tai poistettu korttipaikoista.
Keksinnölle on tunnusmerkillistä se, että katoamat-20 tomasta muistista tallettamaan kutakin liitintä kohti tunnistustieto, joka liittyy sellaisessa liittimessä sijaitsevaan korttiin, yhdessä liittyvän option ohjaamiseen tarvittavan käyttötiedon kanssa, välineistä syöttämään sal-lintasignaali mainittuihin liittimiin virran kytkemisen 25 yhteydessä tunnistustiedon saamiseksi kustakin liittimessä sijaitsevasta kortista, välineistä vertaamaan vastaavissa liittymissä sijaitsevista korteista näin saatua tunnistus-tietoa tunnistustietoon, joka on säilytetty virran katkaisun jälkeen mainitussa haihtumattomassa muistissa, sen 30 määrittämiseksi, onko säilytetty käyttötieto pätevä korteille, jotka sijaitsevat nykyhetkellä liittimissä ja ohjausvälineistä vasteellisena onnistuneeseen vertailuun ohjaamaan pätevä käyttötieto talletettavaksi mainituille korteille ohjaamaan niiden järjestämien optioiden suorit-35 tamista.
II.
3 93585
Parannetussa järjestelmässä kukin korttityyppi on varustettu erityisellä tunnistetiedolla ID, jonka arvon määrää kullakin kortilla oleva kiinteä kytkentä. Kortti on varustettu myös rekisterillä, jotta voidaan tallentaa pa-5 rametritiedot, kuten esimerkiksi osoitekoodi (kortin 1/0-osoitealueen muuttamiseksi ohjelmoitavasti tarvittaessa), prioriteettitieto, statustieto ja muut systeemitiedot, joiden avulla huolehditaan tehokkaasta tiedonsiirrosta systeemin prosessorin ja kortin sekä eri korttien välillä.
10 Kun systeemissä käytetään kahta tai useampaa samaa tyyppiä olevaa korttia, parametritietoja voidaan käyttää mahdollistamaan korttien käyttö eri prioriteettitasoilla tai ylimääräisten korttien poistamiseksi käytöstä.
Osa keskusmuistista on varustettu paristovarmennuk-15 sella, jotta tälle osalle saadaan tehonsyöttö, kun järjestelmän tehonsyötössä on häiriöitä tai kun se on kytketty pois päältä. Tämän muistin haihtumattoman osan muistipaikat (yksi kutakin korttipaikkaa kohden) on varattu vastaaviin korttipaikkoihin työnnettyjen korttien ID-arvojen va-20 rastoimiseen yhdessä vastaavien kortin parametritietojen kanssa.
Kun järjestelmä on ensin muodostettu ja alustettu, toteutetaan mutkikas rutiini, jolla luodaan tai haetaan kaikki järjestelmään kiinnitettyjä kortteja varten tarvit-25 tavat parametritiedot, järjestelmän resurssiristiriitojen ratkaisemiseksi ja tietojen tallentamiseksi asianmukaisiin korttirekistereihin ja muistin korttipaikkoja vastaaviin muistipaikkoihin.
Jos jännitekatkon jälkeen ei kuitenkaan ole tehty 30 mitään muutoksia korttipaikkoihin kiinnitetyissä korteissa tai niiden sijoittelussa korttipaikkoihin, yksinkertaistettu asetusrutiini päättelee, että mitään muutoksia ei ole tehty vertaamalla kunkin kortin tunnistetietoa ID kyseessä olevaa korttipaikkaa vastaavaan muistipaikkaan tal-35 lennettuun ID-arvoon. Sen jälkeen rutiini siirtää paramet- 4 93585 ritiedot muistin korttipaikkoja vastaavista muistipaikoista vastaavien korttien rekistereihin ja järjestelmä on valmis normaaliin toimintaan.
Sen jälkeen kun järjestelmä on muodostettu ja alus-5 tettu, valintamekanismin käytöstä normaalin toiminnan aikana annetaan merkki takaisinkytkentäyhteyden avulla. Rutiinit herätetään tarkistamaan kunkin kortin vastaus annettuun resurssivalintaan valitun resurssin päällekkäisen käytön ilmaisemiseksi.
10 Keksinnön nämä ja muut tunnusmerkit ilmenevät seu- raavasta yksityiskohtaisesta kuvauksesta ja siihen liittyvistä piirustuksista, joista:
Kuvio 1 on parannetun järjestelmän osittainen lohkokaavio; 15 Kuvio 2 kuvaa väylän rakenteen;
Kuvio 3 esittää tietyn osan asetusrutiineissa käytetystä logiikasta;
Kuvio 4 esittää kuvion 3 logiikan ajoitukset;
Kuvio 5 esittää logiikan, jota käytetään testaus-20 rutiineissa I/O-kortin oikean valinnan tarkistamiseksi; ja
Kuviot 6 ja 7 ovat vuokaavioita, jotka kuvaavat suppeasti keksinnössä käytetyt asetusrutiinit.
Kuvio 1 kuvaa keksinnön ensisijaisen sovellutusmuo-don, integroiduilla piireillä toteutetun pöytämallisen 25 tietokonejärjestelmän, jonka ominaisuuksiin kuuluvat käyt täjän kannalta toimintaan vaikuttamattomat osoiteparamet-rit ja muut vaihtelevat järjestelmän resurssiparametrit siihen optiona liitettäville oheislaitteille. Käyttäjää ei siten kuormiteta pakolla asetella valintakytkimiä, seurata 30 mutkikasta asetusproseduuria jne. Järjestelmän resurssi-ristiriitoja vähennetään tai ne eliminoidaan määräämällä parametrit uudelleen. Muut parametrit käsittävät priori-teettitasot ja tilabitit, jotka sallivat sen, että kaksi identtistä optiota on liitettyinä järjestelmään yhtäaikai-35 sesti.
Il; 5 93585 Järjestelmälevy 1 sisältää joukon liittimiä tai korttipaikkoja 2-0 - 2-7, joihin I/O-optiokortit 5-0 - 5-7 voidaan keskenään vaihtokelpoisesti työntää. Nämä kortit ohjaavat erityyppisiä oheislaitteita (levyasemia, kirjoit-5 timia jne.) ja lisämuistia, jotka joko sisältyvät integroituina vastaaville korteille tai on liitetty niihin ulkoisten liittimien kautta (ei ole esitetty kuviossa). Levy 1 sisältää myös keskitetyn prosessointijärjestelmän osia, mukaan luettuina keskusyksikön (CPU) 8, hakumuistin (RAM) 10 keskusmuistiyksiköt 9, 10 ja 11, suoran muistihaun (DMA) ohjaimet 12, ajoitusyksiköt 13, korttipaikkojen osoitede-kooderin 14, jonka toiminta on kuvattu jäljempänä, muut logiikan osat, jotka eivät ole tämän tarkastelun kannalta merkityksellisiä, varustettuina yhteisesti merkinnällä 15, 15 teholähteen 16 ja väylän 17, joka yhdistää keskusyksikkö-viipaleet toisiinsa ja liitettyihin oheislaitteisiin. Väylän tummennetut osat edustavat useita osoitejohtimia 17b, datajohtimia 17c ja ohjausjohtimia 17a (kuvio 2).
Tunnusmerkillistä tässä on, että korttipaikkoja 20 2-0 - 2-7 voidaan osoittaa "korttipaikkaosoitesignaaleil- la" väylän 17 osoitejohtimilla asetusrutiinien aikana ja että kortteja, jotka ovat sijoitettuina näihin korttipaikkoihin, voidaan erikseen osoittaa "I/O-osoitesignaaleilla" osoitejohtimilla normaalin ohjelmansuorituksen aikana, 25 jolloin korttipaikkaosoitteet ja I/O-osoitteet ovat arvoiltaan selvästi toisistaan erottuvia liittyen vastaavasti edelliset liittimien fyysisiin sijaintipaikkoihin ja jälkimmäiset sillä hetkellä liitettyinä oleviin laitetyyp-peihin. Monista erityyppisistä laitteista kukin on poten-30 tiaalisesti liitettävissä mihin tahansa järjestelmän useista liittimistä.
Yksi muistiyksiköistä, yksikkö 10 tässä kuvauksessa, on haihtumaton ja tallentaa kutakin korttipaikkaa 2-0 - 2-7 ja siihen liittyvää korttia koskevan informaation, 35 kun sähköt on kytketty pois järjestelmästä. Tämä yksikkö 6 93585 voi käsittää esimerkiksi kapasitiivisista tallennuspii-reistä vaikkapa komplementaarisista metallioksidipuoli joh-detyyppisistä (CMOS) piireistä, koostuvan matriisin, joka on suunniteltu toimimaan järjestelmän tehonsyötön alaisena 5 silloin, kun teho on kytketty järjestelmään ja paristote-holla 18 järjestelmän tehonsyötön ollessa pois kytkettynä. Tämän yksikön sisällä erikseen osoitettava alue on varattu kullekin korttipaikalle tietyn korttipaikkaan liittyvän informaation tallentamista varten. Kuten on esitetty, tämä 10 informaatio sisältää tunnistetiedon ID, osoitekoodin AD, prioriteettiarvon PR, tilabitin S sekä muuta informaatiota 0.
Eräs kuvattava tunnusmerkki on tämän tiedon hyväksikäyttö haihtumattomassa muistissa järjestelmän alustami-15 sen (kuvio 7) nopeuttamiseksi, kun korttipaikkojen kalustus ei ole muuttunut viimeisen sähkökatkon jälkeen ja sen ajan lyhentämiseksi, joka käyttäjän on odotettava aloittaakseen järjestelmän hyödyllisen käytön sen jälkeen, kun on kytkenyt sähkötehon järjestelmään (ei ole esitetty ku-20 vioissa) tai järjestelmän tai kanavan resetin jälkeen. Tämä ero mutkikkuudessa ja tarvittavien vaiheiden lukumäärässä on kuvattu kuvioissa 6 (ALUSTAVA ASETUS) ja 7 (JÄL-KIASETUS).
Kortin 5-7 yksityiskohdat on esitetty esimerkkinä 25 kaikkien korttien vastaavista asiaankuuluvista logiikkara-kenteista siinä laajuudessa kuin keksinnön kuvaaminen edellyttää. Ohjainpiirit 20 on kytketty valmiiksi etukäteen valmistuksen aikana ja jäljempänä kuvatuin edellytyksin ne lähettävät sarjan tunnistesignaaleja ID, joka iden-30 tifioi tuon ja vain tuon korttityypin ja vastaavan oheislaitteen.
Rekisteri 21 tallentaa kortin ja järjestelmän yhteydenpitoa varten parametritiedot, mukaan lukien osoite-koodin AD, prioriteettiarvon PR, tilabitin S sekä muun in-35 formaation 0, jotka on kuvattu liittyen yksikköön 10. Kes-
II
7 93585 kusyksikkö asettaa nämä tiedot järjestelmän päälle kytkentään liittyvän alustuksen aikana (kuvio 6). Järjestelmän eräs tunnusmerkki on, että jos korttipaikoissa ei ole tapahtunut mitään muutoksia viimeisen sähkökatkon jälkeen, 5 tiedot siirretään yksinkertaisesti rekisteriin 21 haihtu-mattomasta muistista 10 suhteellisen nopealla operaatiolla (kuvio 7), kun taas mikäli korttipaikoissa on tapahtunut muutoksia, järjestelmä edellyttää pidemmän ohjelmallisen prosessin (kuvio 6) suorittamista joidenkin tai kaikkien 10 tietojen jäljittämiseksi ja/tai kehittämiseksi ja sitten niiden siirtämiseksi sekä muistiin 10 että korttirekiste-riin 21.
Ohjauslogiikka 22 ja dekoodauslogiikka 23 valvovat kortin 5-7 vastaamista väylällä 17 esiintyviin I/O-osoit-15 teisiin. Kun teho kytketään järjestelmään, kortit ovat osoitettavissa aluksi vain liittimiensä ja osan osoiteväy-lästä kautta. Mutta päälle kytkemiseen liittyvän prosessin jälkeen arvo AD rekisterissä 21 ohjaa dekooderia 23 ilmaisemaan oletusarvoisen tai muutetun i/O-osoitteen, joka 20 liittyy yksinomaan korttityyppiin eikä lainkaan liittimen sijaintiin. Sellaisen ilmaisun jälkeen prioriteettiarvo PR ja tilabitti S yhdessä ohjauslogiikan 22 kanssa määräävät, milloin tietoa voidaan vaihtaa kortin ja väylän 17 välillä. Eräs tapa, jolla AD-arvo, dekooderi 23 3a logiikka 22 25 ilmaisevat I/O-osoitteen on esitetty ja kuvattu julkaisun L. Eggebrecht, Interfacing to the IBM Personal Computer, 1983, sivuilla 130 ja 131.
Päälle kytkemiseen liittyvän sekvenssin aikana toiminta tapahtuu siten, että keskusyksikkö osoittaa yksitel-30 Ien optiokorteille tarkoitettuja liittimiä lähettämällä väylälle vastaavat "korttipaikkaosoitesignaalit", jotka kunkin erikseen ilmaisee dekooderi 14 ja aktivoi erikseen asetusyhteydet (tai ohjauskorttiyhteydet) ECO - EC7, jotka ulottuvat vastaaviin liittimiin 2-0 - 2-7 ja liittimien 35 kautta niihin kiinnitettyihin kortteihin 5-0 - 5-7. Jonkin 8 93585 sellaisen yhteyden aktivoimisen jälkeen, jos vastaava liitin on tyhjä, heksadesimaalinen arvo FFFF palautetaan järjestelmälle, joka lopettaa enemmän toiminnan tuon liittimen suhteen. Jos liittimessä taas on kortti, aktivoitu 5 yhteys yhdessä väylän 17 täydentävien osoitesignaalien kanssa saa kyseisellä kortilla olevan logiikan 22 avulla ohjaimet 20 lähettämään yllä mainitut ID-signaalit, jotka identifioivat kyseisen kortin ja laitetyypin. Järjestelmän keskusyksikkö vertailee palautettuja ID-signaaleja kysei-10 selle korttipaikalle varattuun muistin 10 muistipaikkaan tallennettuun ID-arvoon ja ilmaisee, ovatko vertaillut arvot samoja vai eivät. Tämä ilmaisu palvelee tehokkaasti päätöksentekoehtona seuraaville ohjelman vaiheille, jotka määräävät toiminnan, johon on ryhdyttävä kyseiseen kortti-15 paikkaan liittyen.
Jos juuri mainittu ilmaisu esittää vertailun täsmäävän, eikä missään muussa korttipaikassa ole tapahtunut muutoksia, seuraava ohjelman vaihe yksinkertaisesti siirtää arvot AD, PR, S ja 0, jotka sillä hetkellä ovat tal-20 lennettuina muistin 10 asianomaiseen muistipaikkaan, kyseiselle kortille tallennettaviksi sen rekisteriin 21. Jos ilmaisu esittää, että vertailu ei täsmää ja jos lähetetty ID osoittaa, että kyseisessä korttipaikassa on kortti, prosessori 8 käyttää lähetettyä ID-arvoa ja muista kortti-25 paikoista kerättyjä tietoja jäijittääkseen ja/tai kehit tääkseen uudet arvot AD, PR, S ja 0 kyseiselle kortille käyttäen hyväksi tiedostoja, jotka kuvaavat korttiresurs-sitarpeita ja -vaihtoehtoja. Sen jälkeen kun korttien kaikki arvot on asetettu, kunkin kortin arvot siirretään 30 perätysten ensin muistin 10 vastaavaa korttipaikkaa vastaavaan muistipaikkaan ja sitten vastaavan kortin rekisteriin 21.
TäsmäämättÖmiä vertailuja esiintyy, kun kyselyn kohteena olevan liittimen tilaa on muutettu. Liittimeen, 35 joka oli tyhjä viimeisen sähkökatkon tapahtuessa, liitty- II· 9 93585 vä, muistiin 10 tallennettu ID-arvo on FFFF ja aikaisemmin varattuun liittimeen liittyen tallennettu ID-arvo on sen kortin ID-arvo, joka oli viimeksi kiinnitettynä tuohon korttipaikkaan. Siten, mikäli kortti asennetaan aikaisem-5 min tyhjänä olleeseen korttipaikkaan tai korvaa kortin, jolla on eri ID-arvo, tapahtuu täsmäämätön vertailu, joka saa järjestelmän jäljittämään ja/tai kehittämään uudet arvot AD, PR, S ja 0 vastaavalle kortille.
Kuten edellä on huomattu, järjestelmä ei voi käsi-10 teliä ilmaisuja täsmäämättömistä vertailuista, ennen kuin kaikkien liittimien tilat on varmistettu. Näin on, koska mille tahansa kortille annettu prioriteettitaso ja tietyissä tapauksissa osoitekoodin ja tilabitin arvot riippuvat muissa korttipaikoissa olevista korteista. Osoitekoo-15 din ja tilabitin arvot ovat tällä tavalla riippuvaisia silloin, kun sillä hetkellä on asennettuina kaksi korttia, joilla on sama tunnistetieto ID joko varmennuksen aikaansaamiseksi ylimäärän avulla tai lisätyn laitekapasiteetin hankkimiseksi. Jälkimmäisissä tapauksissa tilabitin arvoa 20 voidaan käyttää asettamaan varmennuksena oleva laite toimimattomaksi järjestelmän normaalin toiminnan aikana tai prioriteettiarvoja voidaan käyttää mahdollistamaan molempien laitteiden täydellinen toiminta, mutta eri priori-teettitasoilla.
25 Ensisijaisessa sovellutusmuodossa järjestelmätiedot on tallennettu yksikön 10 kahdeksaan korttipaikkaa vastaavaan muistipaikkaan (vain kolme -30, 31 ja 32 on esitetty), mikä antaa mahdollisuuden kahdeksan optiokortin 5-0 - 5-7 sijoittamiselle. Kukin korttipaikkaa vastaava muisti-30 paikka on laajuudeltaan neljä tavua ja seitsemän optio-korttia tarvitsee siten 28 tavua. Kortin ID-koodi on sijoitettu kahteen ensimmäiseen tavuun ja valitsinasetukset (parametriasetukset) kahteen viimeiseen tavuun. Vastaavat ID-arvo ja parametritiedot kullakin kortilla on sijoitettu 35 ohjaimiin 20 ja rekisteriin 21, vastaavasti.
10 93585
Kuvio 3 esittää kaavion muodossa tietyn osan logiikasta levyllä 1 ja optiokortilla 5-7, jota logiikkaa käytetään asetusrutiinien aikana kortin ID-koodin lukemiseen ja parametrien tallentamiseen rekisteriin 21. Liittyen 5 kuvioon 3 heksadesimaaliset I/O-osoitteiden arvot, jotka on merkitty tiettyihin osiin molemmilla korteilla, ovat seuraavat: 096 - liittimen valinnan arvo (yksi tavu) 100, 101 - ID-ohjaimet 20 (kaksi tavua) 10 102, 103 - parametrirekisteri 21 (kaksi tavua) Nämä ovat "tyhjiä" osoitteita, koska keskusyksikkö käyttää niitä päästäkseen I/O-korteille ja -komponenteille korttipaikkojen kautta asetustoimintojen aikana. Osoite 096 valitsee osoitekooderin 14 logiikan (portit 38 ja 39) kortin 15 valinnan arvon tallentamiseksi korttipaikkarekisteriin 40 ja myös arvon lukemiseksi, ts. virheenmäärityksen aikana. Kuvion 3 osoitejohtimet AO ja AI muodostavat alemmat osoi-tearvot 00, 01, 02 ja 03 komponenttien 20 ja 21 valitsemiseksi, kun taas looginen 1 -signaali osoitejohtimella A2 20 antaa eniten merkitsevälle numerolle arvon 1. AO, Ai ja A2 on kytketty kuvion 2 osoiteväylän 17b asianmukaisiin bitti johtimiin.
Kuvio 3 esittää yksityiskohtaisemmin tietyn osan korttipaikkojen osoitedekooderin 14 ja kortin 7 ohjaus-25 logiikan 22 logiikkarakenteista, joita käytetään kuvioiden 6 ja 7 asetusrutiineissa. Tarkastelun yksinkertaisuuden vuoksi oletetaan, että kahden tavun osoittaminen kerralla, ts. yhdellä kierroksella, on käytettävissä, ja että kahden tavun tiedonsiirrot tapahtuvat väylillä. Täten dekoodaus-30 osoitteella 101 käsitellään molemmat tavut osoitteilla 101 ja 100.
Ohjelma valvoo korttipaikkarekisteriä 40, johon tallennetaan 3-bittiset arvot (ooo-lll) vastaten korttipaikkoja (2-0 - 2-7), joihin on päästävä. Dekoodauspiiri 35 41 vaihtaa tämän 3-bittisen binaarisen arvon yhdelle kah- 11 93585 deksasta antoyhteydestä, mutta vain silloin, kun ottoyh-teyden 42 signaali sen sallii. Kukin antoyhteys, esimerkiksi EC7, on kytketty vastaavan liittimen kautta kortille, joka on asennettuna liittimeen. Kun dekoodauspiiri 43 5 dekoodaa asetusrutiinin aikana osoitteen alueella 0100-0103, se tuottaa yhteydelle 42 antosignaalin, joka päästää rekisterillä 40 olevan arvon tuottamaan antosignaalin (ks. kuvio 4) kortin asetusyhteydelle, esimerkiksi EC7:lle, yhdelle väylän 17 ohjausyhteyksistä 17a.
10 Yhteydellä EC7 oleva anto viedään JA-porteille 44 ja 45. Osoiteyhteys A2 on kytketty porteille 44 ja 45. I/O-lukuyhteys ja IOR ja I/O-kirjoitusyhteys IOW on kytketty porteille 44 ja 45, vastaavasti. Portin 44 anto 46 on kytketty parille dekooderipiirejä 47 ja 48. Portin 45 15 anto 49 on kytketty dekooderipiirille 50. Dekooderin 48 anto 51 on kytketty ID-ohjauspiirille 20 ja dekooderin 50 anto 52 on kytketty parametrirekisterille 21.
Kun tunnistetieto ID noudetaan kortilta 7 kuvion 7 jälkiasetusrutiinien aikana, prosessori 8 ohjaa A2:n nega-20 tiiviseen jännitteeseen (looginen 1) sekä Alille ja AO:lie loogiset signaalit 0 ja 1 (osoite 101). EC7:llä on negatiivinen jännite (kuvio 4). Kun IOR muuttuu negatiiviseksi, portti 44 tuottaa yhteydelle 46 antosignaalin, joka puolestaan tuottaa yhteydelle 51 antosignaalin, joka edel-25 leen ohjaa kortin ID-arvon ohjainpiiriltä 20 tietoväylälle 17c. Prosessori 8 vertailee tätä ID-arvoa ID-arvoon vastaavassa yksikön 10 korttipaikkaa vastaavassa muistipaikassa. Jos ID-arvot täsmäävät, prosessori 8 siirtää korttipaikkaa vastaavassa muistipaikassa 32 (kuvio 1) olevat 30 parametritiedot tietoväylälle 17c ja ohjaa yhteyksille A2, AI ja AO loogiset signaalit 1, 1 ja 1 (osoite 103). Hiukan sen jälkeen prosessori 8 lähettää signaalin IOW, joka saa portin 45 tuottamaan antosignaalin yhteydelle 49. Tämä ohjaa dekooderin 50 annon rekisterille 21 yhteyden 52 kautta 35 ja päästää väylällä 17c olevat parametriarvot rekisterille 12 93585 21. Dekooderin 47 antoa 53 käytetään virheenmääritysrutii-nien aikana ohjaamaan parametrirekisterin 21 anto portin 54 kautta väylälle 17c.
Kuten edellä on todettu asetusrutiinin suhteen, ID-5 tieto, jonka heksadesimaalinen arvo on FFFF, palautetaan ID-tiedon noutamisoperaation aikana, kun osoitettu liitin on tyhjä. Eräs menetelmä tämän tuloksen kehittämiseksi on esitetty kuviossa 3. IOR-jakson aikana etukäteen kytketty piiri 60 ohjataan ajamaan väylän 17 kaikki yhteydet lo-10 giikkatasolle 1, kun signaali muuttuu negatiiviseksi millä hyvänsä ohjauskorttiyhteyksistä EC1-EC7 ja samalla TAI-piirin 61 annossa ja kun IOR-signaali muuttuu negatiiviseksi. Jos osoitetussa liittimessä on kortti, sen ID-tieto ohjataan väylälle 17c samanaikaisesti ja kaikki ID-tiedos-15 sa olevat loogiset 0:t peittävät piiriltä tulevat loogiset 1st ja väylälle 17c tuotetaan oikea ID-tieto.
Kuvion 3 logiikkaa käytetään samalla tavoin sekä kuvion 6 alustavan asetuksen että kuvion 7 jälkiasetuksen aikana.
20 Kun kaksi identtistä korttia (sama ID) kytketään kahteen I/O-korttipaikoista ja halutaan tehdä molemmat toimiviksi, ensimmäistä korttia merkitään normaalilla oletusarvoisella I/O-osoitteella yhdellä prioriteettitasolla ja toista korttia merkitään muutetulla I/O-osoitteella eri 25 prioriteettitasolla.
Kuvion 5 logiikkaa käytetään sitten virheenmääri-tysrutiinin aikana varmistamaan, vastaako jokainen kortti oikein vastaavaan I/O-osoitteeseensa. Osoitteen dekoodaus-logiikka 23 dekoodaa väylällä 17b olevan osoitteen, jos se 30 vastaa muuttunutta osoitetta, kun oikea muuttunut osoite- koodi AD on tallennettu parametrirekisteriin 21 ja vähiten merkitsevä bitti on kytketty (kortti on toiminnassa). Samalla tavoin prioriteetin dekoodauspiiri 55 tuottaa anto-signaalin, jos väylällä 17a oleva prioriteettiarvo on sama 35 kuin rekisterissä 21 oleva PR ja kortin toimintaa osoitta- II i 13 93585 va bitti on kytketty. Jos logiikat 23 ja 55 tuottavat an-tosignaalit, JA-portti 56 tuottaa takaisinkytkentäsignaa-lin yhteydelle 57 yhden bitin asettamiseksi levyn 1 rekisterissä 58. CPU 8 lukee ohjelman valvonnan aikana rekiste-5 rin 58 päätelläkseen, että yksi ja vain yksi kortti on vastannut oikein muuttuneeseen I/O-osoitteeseen ja resetoi rekisterin 58. Samanlaiset piirit toisella, identtisellä kortilla vastaavat oletusarvoiseen I/O-osoitteeseen ja oikeaan prioriteettitasoon asettaakseen toisen bitin re-10 kisterissä 58 virheenmääritystä varten.
Kun tässä on kuvattu tällä hetkellä keksinnön ensisijaiseksi katsottua sovellutusmuotoa, alan ammattimie-hille on ilmeistä, että siihen voidaan tehdä erilaisia muutoksia ja modifikaatioita keksinnöstä poikkeamatta ja 15 siksi keksinnön tarkoitus on kattaa kaikki sellaiset muutokset ja modifikaatiot, jotka pitäytyvät keksinnön todellisessa hengessä ja laajuudessa.

Claims (8)

14 93585 Patenttivaatimukset s
1. Digitaalinen tietojenkäsittelyjärjestelmä, johon kuuluu joukko tulo/lähtö-liittimiä (2-0 - 2-7) vastaanot- 5 tamaan vastaavanlainen joukko valinnaisia tulo/lähtö-kort-teja (5-0 - 5-7), joihin kuhunkin on talletettu niiden järjestämään optioon liittyvä tunnistustieto, tunnet-t u haihtumattomasta muistista (10) tallettamaan kuta-10 kin liitintä kohti tunnistustieto, joka liittyy sellaisessa liittimessä sijaitsevaan korttiin, yhdessä liittyvän option ohjaamiseen tarvittavan käyttötiedon kanssa, välineistä (14) syöttämään sallintasignaali mainittuihin liittimiin virran kytkemisen yhteydessä tunnistus-15 tiedon saamiseksi kustakin liittimessä sijaitsevasta kortista, välineistä (8) vertaamaan vastaavissa liittimissä sijaitsevista korteista näin saatua tunnistustietoa tunnistustietoon, joka on säilytetty virran katkaisun jälkeen 20 mainitussa haihtumattomassa muistissa (10), sen määrittämiseksi, onko säilytetty käyttötieto pätevä korteille, jotka sijaitsevat nykyhetkellä liittimissä ja ohjausvälineistä (45) vasteellisena onnistuneeseen vertailuun ohjaamaan pätevä käyttötieto talletetta-25 vaksi mainituille korteille ohjaamaan niiden järjestämien optioiden suorittamista.
2. Patenttivaatimuksen 1 mukainen järjestelmä, tunnettu siitä, että siihen kuuluu yksi tai useampia valinnaisia kortteja asennettuina mainittuihin liitti- 30 miin, kuhunkin korttiin kuuluessa piirivälineet (20) synnyttämään mainittu identifiointitieto vasteena mainittuun sallintasignaaliin ja rekisterivälineet (21) tallettamaan mainittu pätevä käyttötieto mainitusta muistista.
3. Patenttivaatimuksen 1 tai 2 mukainen järjestel-35 mä, tunnettu siitä, että siihen kuuluu välineet il 93585 15 (60) synnyttämään kiinteä tunnistustieto vasteena tyhjiin liittimiin syötetyille vapautussignaaleille.
4. Patenttivaatimuksen 3 mukainen järjestelmä, tunnettu siitä, että siihen kuuluu välineet (8 ja 5 kuvio 6) aluksi asettamaan käyttötieto mainittuun muistiin vasteena mainituissa liittimissä olevista peräkkäisesti vapautetuista korteista vastaanotettuun käyttötietoon ja mainittuun kiinteään tyhjiä liittimiä vastaavaan tunnistustietoon.
5. Patenttivaatimuksen 4 mukainen järjestelmä, tunnettu siitä, että siihen kuuluu välineet (8 ja kuvio 7) siirtämään vastaava käyttötieto mainitusta muistista kullakin liittimessä sijaitsevalla kortilla oleviin rekisterivälineisiin vasteena yhtäläisyyden havaitsemiseen 15 kultakin liittimessä olevalta kortilta saatavan tunnistus-tiedon yhdessä mainitun miltä tahansa tyhjää liitintä vastaavan kiinteän tunnistustiedon ja mainitussa muistissa olevan mainitun tunnistustiedon kanssa, tai, vasteena eroavuuden havaitsemiseen niiden välillä, uudistamaan mai-20 nittu käyttötieto mainitussa muistissa vasteena korteilta vastaanotettuun tunnistustietoon ja mainittuun tyhjiä liittimiä vastaavaan kiinteään tunnistustietoon.
6. Menetelmä asettamaan automaattisesti käyttötieto mikrotietokone jär jestelmän tulo/lähtö-liittimiin kytkettä-25 vien valinnaisten korttien käyttöä varten, kunkin valinnaisen kortin säilyttäessä tunnistustiedon, joka identifioi sen järjestämän option, menetelmän ollessa tunnettu seuraavista vaiheista: 30 järjestelmän alkukäynnistyksen yhteydessä paramet rien synnyttämisestä liittimiin kytkettyjen korttien valinnaisille korteille, ja synnytettyjen parametrien tallettamisesta katoamattomaan muistiin; 16 93585 seuraavien käynnistysten yhteydessä talletettujen parametrien kelpoisuuden määrittämisestä liittimiin kytkettyihin valinnaisiin kortteihin nähden; kelvollisten parametrien siirtämisestä muistista 5 asianomaisille valinnaisille korteille; ja täten siirrettyjen parametrien käyttämisestä ohjaustietona sellaisten valinnaisten korttien järjestämien optioiden ajamiseksi.
7. Patenttivaatimuksen 6 mukainen menetelmä, t u n-10 n e t t u siitä, että mainittuihin parametreihin kuuluu tunnistustieto, ja kuhunkin valinnaiseen korttiin kuuluu välineet tunnistustiedon synnyttämiseksi, ja vaihe sen määräämiseksi, että talletetut parametrit säilyvät kelvollisina, käsittää kultakin valinnaiselta kortilta saatavan 15 tunnistustiedon vertaamisen tunnistustiedon kanssa, joka sisältyy parametreihin, jotka on talletettu muistipaikkaan, joka vastaa liitintä, johon kortti on kytketty.
8. Patenttivaatimuksen 6 tai 7 mukainen menetelmä, tunnettu siitä, että mainittuihin parametreihin 20 kuuluu ainutlaatuinen parametrijoukko, joka vastaa valin naisen kortin poissaoloa liittimestä, ja että mainittu vaihe sen määrittämisestä, että talletetut parametrit säilyvät kelvollisina edelleen käsittää vaiheen mainitun ainutlaatuisen parametrijoukon kehittämiseksi ilmaistaessa 25 valinnaisen kortin puuttuminen liittimestä ja määrittämi sestä vertaamalla, onko talletettu parametrijoukko vastaten tätä liitintä samanlainen ainutlaatuisen parametrijoukon kanssa, täten määritettäessä onko valinnainen kortti asennettu aikana, jolloin järjestelmä on kytkettynä vir-30 rattomaksi. Il: 17 93585
FI880656A 1987-03-13 1988-02-12 Ohjelmoitava optionvalinta FI93585C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2139187A 1987-03-13 1987-03-13
US2139187 1987-03-13

Publications (4)

Publication Number Publication Date
FI880656A0 FI880656A0 (fi) 1988-02-12
FI880656A FI880656A (fi) 1988-09-14
FI93585B true FI93585B (fi) 1995-01-13
FI93585C FI93585C (fi) 1995-04-25

Family

ID=21803937

Family Applications (1)

Application Number Title Priority Date Filing Date
FI880656A FI93585C (fi) 1987-03-13 1988-02-12 Ohjelmoitava optionvalinta

Country Status (24)

Country Link
EP (1) EP0281999B1 (fi)
JP (3) JPS63231560A (fi)
KR (1) KR950008223B1 (fi)
CN (1) CN1016291B (fi)
AT (1) ATE90162T1 (fi)
AU (1) AU602388B2 (fi)
BE (1) BE1001459A3 (fi)
BR (1) BR8801091A (fi)
CA (1) CA1335843C (fi)
DE (3) DE3881414T2 (fi)
DK (1) DK169366B1 (fi)
ES (1) ES2041715T3 (fi)
FI (1) FI93585C (fi)
FR (1) FR2612313A1 (fi)
GB (2) GB8725111D0 (fi)
HK (2) HK33292A (fi)
IL (1) IL85146A (fi)
IT (1) IT1216768B (fi)
MX (1) MX167373B (fi)
MY (2) MY134225A (fi)
NL (1) NL189101C (fi)
NO (1) NO175879C (fi)
NZ (1) NZ223454A (fi)
SG (1) SG5492G (fi)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system
GB2204163B (en) * 1987-04-11 1991-10-16 Apple Computer Self-identifying scheme for memory
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5450570A (en) * 1988-09-09 1995-09-12 Compaq Computer Corp. Computer implemented method and apparatus for dynamic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
US5263148A (en) * 1988-09-09 1993-11-16 Compaq Computer Corporation Method and apparatus for configuration of computer system and circuit boards
US5353432A (en) * 1988-09-09 1994-10-04 Compaq Computer Corporation Interactive method for configuration of computer system and circuit boards with user specification of system resources and computer resolution of resource conflicts
US5319770A (en) * 1989-10-03 1994-06-07 International Business Machines Corporation Data processing method and apparatus for verifying adapter description file choices
DE69031705T2 (de) * 1989-11-29 1998-04-02 Toshiba Kawasaki Kk Zum Anschluss einer Erweiterungseinheit geeignetes Rechnersystem
JPH03171310A (ja) * 1989-11-30 1991-07-24 Toshiba Corp パーソナルコンピュータ
US5056001A (en) * 1989-12-20 1991-10-08 Ge Fanuc Automation North America, Inc. Method for configuring an input/output module coupled to a programmable logic controller
JPH0776952B2 (ja) * 1990-02-02 1995-08-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 追加デバイスのコンピュータ・モニタリング・システム
EP0443876A3 (en) * 1990-02-23 1992-01-02 Kabushiki Kaisha Toshiba Computer system capable of connecting expansion unit
JP2785998B2 (ja) * 1990-05-18 1998-08-13 富士通株式会社 計算機システム
US5237690A (en) * 1990-07-06 1993-08-17 International Business Machines Corporation System for testing adaptor card upon power up and having disablement, enablement, and reconfiguration options
US5410712A (en) * 1990-10-16 1995-04-25 Kabushiki Kaisha Toshiba Computer system equipped with extended unit including power supply
US5265238A (en) * 1991-01-25 1993-11-23 International Business Machines Corporation Automatic device configuration for dockable portable computers
IT1252789B (it) * 1991-08-09 1995-06-28 Tower Tech Srl Sistema per definire dinamicamente la configurazione di schede di espansione per calcolatori personali con bus standard
JPH0736175B2 (ja) * 1991-10-11 1995-04-19 インターナショナル・ビジネス・マシーンズ・コーポレイション データ処理システムのシステム構成設定方法、データ処理システム、及びデータ処理システム用拡張ユニット
WO1993008532A2 (en) * 1991-10-18 1993-04-29 Epson Portland, Inc. Basic input/output system (bios) program storage on a motherboard for a variety of computer cpu types
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
FI99238C (fi) * 1994-02-14 1997-11-10 Nokia Telecommunications Oy Menetelmä laiteasetusten varmentamiseksi
FR2719402B1 (fr) * 1994-05-02 1996-07-05 Rs Automation Ind Sa Calculateur industriel.
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US5790890A (en) * 1996-02-29 1998-08-04 Sun Microsystems, Inc. Identification interface
GB9712799D0 (en) * 1997-06-19 1997-08-20 Int Computers Ltd Initial program load
JP3663846B2 (ja) * 1997-08-26 2005-06-22 松下電工株式会社 ベースボード及びそれに装着される電源ユニット並びにcpuユニット
US5930496A (en) * 1997-09-26 1999-07-27 Compaq Computer Corporation Computer expansion slot and associated logic for automatically detecting compatibility with an expansion card
JPH11184806A (ja) * 1997-12-18 1999-07-09 Fujitsu Ltd バス制御装置
DE59914063D1 (de) * 1998-01-29 2007-02-01 Infineon Technologies Ag Anordnung und Verfahren zum Bereitstellen von Daten zur Charakterisierung von verschiedenen Einheiten an einem Bussystem
US6161151A (en) * 1998-01-30 2000-12-12 Object Technology Licensing Corporation Object-oriented global resource conflict resolver formatting resource requirements into a predetermined standard format and iteratively computing a resource assignment for each I/O function
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
KR100319870B1 (ko) * 1999-08-23 2002-01-10 윤종용 비휘발성 메모리에 저장된 데이터의 안전 처리방법
KR100367588B1 (ko) * 2000-01-24 2003-01-10 엘지전자 주식회사 디지털데이터 플레이어의 상대주소 할당 장치 및 방법
KR100690601B1 (ko) * 2000-05-23 2007-03-09 엘지전자 주식회사 데이터 관리 시스템 및 그 방법
JP3585816B2 (ja) * 2000-07-26 2004-11-04 Tdk株式会社 ディジタル式記録再生装置
JP4190789B2 (ja) 2002-04-05 2008-12-03 日本電気株式会社 コンピュータシステムにおけるpci拡張カードの自動隠蔽方法、およびそのシステム
US7035945B2 (en) * 2003-03-27 2006-04-25 Sun Microsystems Inc. Method and apparatus for identifying computer expansion cards
DE102006045715A1 (de) * 2006-09-27 2008-04-10 Nokia Siemens Networks Gmbh & Co.Kg Verfahren und Anordnung zur Konfiguration zumindest einer einem Netzknoten zugeordneten Netzeinheit
US8959253B2 (en) * 2009-12-23 2015-02-17 Intel Corporation Virtualizing a powered down input/output device
JP5136593B2 (ja) * 2010-05-21 2013-02-06 横河電機株式会社 分析装置
KR102217920B1 (ko) * 2014-12-15 2021-02-22 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2842372A1 (de) * 1978-09-28 1980-04-10 Siemens Ag Speicherprogrammierbare steuerung
JPS5690316A (en) * 1979-12-22 1981-07-22 Toshiba Corp Apparatus address setting system
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
JPS59218570A (ja) * 1983-05-25 1984-12-08 Sharp Corp コンピユ−タネツトワ−クシステム
GB2137382B (en) * 1983-08-20 1985-12-04 Christopher John Favero Jordan Computer memories
NZ209664A (en) * 1983-09-29 1987-05-29 Tandem Computers Inc Memory board address assignments: automatic reconfiguration
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
GB8420063D0 (en) * 1984-08-07 1984-09-12 Kontron Holding Ag Modular apparatus
GB2166893B (en) * 1984-10-05 1988-03-23 Sharp Kk Checking memory at system power-up
EP0179981B1 (en) * 1984-10-26 1992-08-26 International Business Machines Corporation Data processing apparatus with fixed address space and variable memory
JPS61105659A (ja) * 1984-10-29 1986-05-23 Oki Electric Ind Co Ltd 情報処理システム
US4688172A (en) * 1984-11-13 1987-08-18 International Business Machines Corporation Initialization apparatus for a data processing system with a plurality of input/output and storage controller connected to a common bus
DE3508648A1 (de) * 1985-03-12 1986-09-18 Thermotechnik G. Bauknecht GmbH, 7012 Fellbach Einrichtung zur sicherung von daten in einem ram eines microcomputers
AU579725B2 (en) * 1985-05-02 1988-12-08 Digital Equipment Corporation Arrangement for expanding memory capacity
CA1234224A (en) * 1985-05-28 1988-03-15 Boleslav Sykora Computer memory management system
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
GB8725111D0 (en) * 1987-03-13 1987-12-02 Ibm Data processing system

Also Published As

Publication number Publication date
GB8725111D0 (en) 1987-12-02
MY103559A (en) 1993-08-28
DE3808168C2 (de) 1988-12-22
FI880656A (fi) 1988-09-14
BE1001459A3 (fr) 1989-11-07
NL189101C (nl) 1993-01-04
NZ223454A (en) 1992-09-25
IT1216768B (it) 1990-03-08
JP3030342B2 (ja) 2000-04-10
CN88100762A (zh) 1988-11-23
HK33292A (en) 1992-05-15
NO175879C (no) 1994-12-21
DE8803316U1 (de) 1988-06-30
ES2041715T3 (es) 1993-12-01
JPH09330151A (ja) 1997-12-22
JPH06187283A (ja) 1994-07-08
KR880011649A (ko) 1988-10-29
NL189101B (nl) 1992-08-03
AU1273888A (en) 1988-09-15
IT8819553A0 (it) 1988-02-26
NO880605D0 (no) 1988-02-11
DK135888D0 (da) 1988-03-11
KR950008223B1 (en) 1995-07-26
DK135888A (da) 1988-09-14
DE3881414D1 (de) 1993-07-08
FI880656A0 (fi) 1988-02-12
SG5492G (en) 1992-03-20
EP0281999B1 (en) 1993-06-02
ATE90162T1 (de) 1993-06-15
MY134225A (en) 2007-11-30
CN1016291B (zh) 1992-04-15
NO880605L (no) 1988-09-14
NO175879B (fi) 1994-09-12
JPS63231560A (ja) 1988-09-27
JPH07113907B2 (ja) 1995-12-06
AU602388B2 (en) 1990-10-11
EP0281999A3 (en) 1989-08-23
DE3808168A1 (de) 1988-09-22
IL85146A0 (en) 1988-06-30
BR8801091A (pt) 1988-10-18
GB2202350B (en) 1991-07-24
GB8805328D0 (en) 1988-04-07
DE3881414T2 (de) 1993-12-23
FI93585C (fi) 1995-04-25
JPH0583941B2 (fi) 1993-11-30
CA1335843C (en) 1995-06-06
DK169366B1 (da) 1994-10-10
MX167373B (es) 1993-03-19
NL8800598A (nl) 1988-10-03
IL85146A (en) 1992-12-01
FR2612313A1 (fr) 1988-09-16
GB2202350A (en) 1988-09-21
HK1004298A1 (en) 1998-11-20
EP0281999A2 (en) 1988-09-14

Similar Documents

Publication Publication Date Title
FI93585B (fi) Ohjelmoitava optionvalinta
US5038320A (en) Computer system with automatic initialization of pluggable option cards
US6049870A (en) System and method for identifying and configuring modules within a digital electronic device
US6434660B1 (en) Emulating one tape protocol of flash memory to a different type protocol of flash memory
EP0545675B1 (en) Automatic adapter card setup in a computer system
CN101465754A (zh) 加载复位配置字的方法、设备及通信单板
US20030126346A1 (en) Dynamic load balancing in a multi-bus computer system
JPH03204749A (ja) プログラマブルコネクタ装置
CN100386748C (zh) 一种在单板中对外围器件进行片选的方法和系统
JPH09259068A (ja) 拡張入出力インターフェイス
KR101111466B1 (ko) 멀티-마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링
JPH0430059B2 (fi)
CN113626821B (zh) 服务器mac地址无线刷录方法、系统、终端及存储介质
CN201804319U (zh) 嵌入式烧录晶片系统
JPH1039904A (ja) プログラマブルコントローラ
CN114548342A (zh) 卡座系统、检测方法、控制设备及支付终端
CN116662242A (zh) 外围组件快速互连设备以及设备身份适配方法
KR0147611B1 (ko) 주종 관계의 복수의 프로세서를 가진 컴퓨터 시스템
CN102043646A (zh) 嵌入式烧录晶片系统及烧录晶片的方法
JPH10171645A (ja) 情報処理装置
JPH04123101A (ja) ディジタル制御装置
JP2001057684A (ja) 電子交換機

Legal Events

Date Code Title Description
BB Publication of examined application
FG Patent granted

Owner name: INTERNATIONAL BUSINESS MACHINES