JPH1039904A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【課題】自己のユニット構成をＣＰＵモジュールにより
認識できるようにして、応用システムの安全性を高める
ためのプログラマブルコントローラを提供することにあ
る。 【解決手段】プログラマブルコントローラのＣＰＵモジ
ュールにより、ユニット構成を認識手段が、バックプレ
ーン設けたスロット選択回路と、バックプレーンＩＤ回
路と、各Ｉ／Ｏモジュールに設けたデコード回路と、Ｉ
／ＯモジュールＩＤ回路とによってなるプログラマブル
コントローラ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モジュール着脱が
可能なプログラマブルコントローラに関するものであ
る。

【０００２】

【従来の技術】従来から、プログラマブルコントローラ
を応用したシステムの構築においては、プログラマブル
コントローラのユニットの構成に自由度を持たせるた
め、モジュール装着用のスロットを設けたバックプレー
ンに、着脱可能なモジュールを必要に応じて装着する形
態がある。

【０００３】

【発明が解決しようとする課題】前述のように、プログ
ラマブルコントローラのユニットの構成に自由度がある
ため、様々な構成をとることが可能である。一方、前記
プログラマブルコントローラに実行させるアプリケーシ
ョンプログラムは、アプリケーションプログラマが別の
コンソール等で先行して作成可能であり、その際に前記
ユニットの構成をＩ／Ｏ割付け用ツールを使用し、シス
テムの構築仕様に合せて、一括定義するような例が多
い。

【０００４】したがって、ユニットの構成をハードウェ
ア面とソフトウェア面の各々で定義する関係上、人為的
なミスによる双方の不一致がしばしば発生する。このよ
うな不一致の状態においてプログラマブルコントローラ
を起動すると、アプリケーションプログラムによる一連
の演算の前に行う入力制御と、演算の後に行う出力制御
の対象が異なるために、演算の処理の流れや、出力結果
が不正となる可能性がある。またシステムの稼働に悪影
響を及ぼしたり、不本意な大事故につながる恐れがあ
る。

【０００５】

【課題を解決するための手段】本発明は、前述の問題を
解決するためにねプログラマブルコントローラユニット
のモジュールを装着するバックプレーンに、スロット洗
濯回路と、バックプレーンＩＤ回路とを設け、バックプ
レーンのスロットに装着可能なＩ／Ｏモジュールにデコ
ード回路と、Ｉ／ＯモジュールＩＤ回路とを設けること
により、プログラマブルコントローラユニットに装着さ
れたＣＰＵモジュールによって当該プログラマブユニッ
トのユニット構成を認識する手段を設ける。また、前記
ユニット構成の認識手段は、当該プログラマブルコント
ローラで制御の対象とするＩ／Ｏモジュールの数を増や
す目的で、増設ユニットにＩ／Ｏモジュールを装着した
場合でも、前記ＣＰＵモジュールによって全ユニットの
構成を認識可能とする。

【０００６】

【発明の実施の形態】本発明に係るプログラマブルコン
トローラの実施例について図に基づいて説明する。図１
はプログラマブルコントローラの構成を示すブロック図
である。プログラマブルコントローラは、１つのＣＰＵ
モジュール２と、複数のＩ／Ｏモジュール３とを、バッ
クプレーン１上に設けたスロットに装着することによ
り、１つのユニットを形成する。

【０００７】バックプレーン１は、並列バス構成のアド
レスバス４と、データバス５と、コントロールバス６と
を有し、装着されたＣＰＵモジュール２および各Ｉ／Ｏ
モジュール３に設けられたＩ／Ｏバスインターフェイス
に接続される。尚、本実施例のプログラマブルコントロ
ーラでは、バックプレーン１上の左端のスロットにＣＰ
Ｕモジュール２を装着し、残りの任意のスロットには、
各種機能を有するＩ／Ｏモジュールを重に装着可能とす
る。またＩ／Ｏモジュールを装着しない空きスロットを
任意に設けることを可能とする。

【０００８】ＣＰＵモジュール２はアプリケーションプ
ログラマが作成したアプリケーションプログラムに基づ
き、演算処理を実行すると共に、当該プログラマブルコ
ントローラに接続される外部機器との間で入・出力デー
タの授受を行うために、前記バックプレーン１を介し
て、Ｉ／Ｏモジュール３の読出しまたは書込み制御を行
う。

【０００９】尚、前述のＩ／Ｏモジュールの一括読出し
を演算処理の直前に、また一括書込みを演算処理の直後
に、周期的に行わせるために、当該プログラマブルコン
トローラのユニット構成を、別のコンソール等で定義付
けた情報を、前記アプリケーションプログラムに付加す
る。

【００１０】次に、図２は前記ブックプレーン１の詳細
を示すブロック図である。前記ＣＰＵモジュール２およ
び複数のＩ／Ｏモジュール３を装着するスロット用のコ
ネクタ 101をプリント基板上に配置する。以下説明のた
め、全スロット数を10とする。実際に全スロット数が異
なる場合は、後述するスロット選択回路 108およびバッ
クプレーンＩＤ回路は110 の構成に若干の変更を加える
ことにより対応可能である。

【００１１】全スロット数が10の場合、図中に示すよう
に左から順に、「Ｓ０」〜「Ｓ９」のスロット番号を付
ける。各スロットに使用するコネクタ 101は、ＣＰＵモ
ジュール２およびＩ／Ｏモジュール３を装着することに
よって電気的に結合する多数の端子を有する。そして各
コネクタには直流電源を接続する他、左端のＣＰＵモジ
ュール装着用スロットＳ０のコネクタから、各Ｉ／Ｏモ
ジュール装着用スロットＳ１〜Ｓ９のコネクタを順に渡
るように、アドレスバス 103、データバス 107および後
述するコントロールバスを接続し、終端側を終端器 112
に接続する。コントロールバスは、Ｉ／Ｏ選択信号 10
2、読出し信号 104、書込み信号 105、転送応答信号 10
6からなる。

【００１２】Ｉ／Ｏ選択信号 102は、ＣＰＵモジュール
２が、Ｉ／Ｏモジュール３の制御を行う際に、アドレス
バス 103と同期して活性化する信号であり、制御対象が
Ｉ／Ｏモジュールのいづれかであることを明示する。

【００１３】読出し信号 104および書込み信号は、ＣＰ
Ｕモジュール２が、Ｉ／Ｏモジュールに対して、読出し
もしくは書込みの制御を行う際に、ＣＰＵモジュールに
より活性化される信号であり、転送応答信号 106は、制
御対象のＩ／Ｏモジュール３が前記読出し制御に対して
データバス 107に有効なデータを出力したことを、もし
くは、前記書込み制御に対してデータバス 107から有効
なデータを入力したことを、ＣＰＵモジュールに伝える
ために、Ｉ／Ｏモジュールにより活性化される信号であ
る。

【００１４】したがって、Ｉ／Ｏモジュール３は、前記
転送応答信号 106の活性タイミングを適宜遅延させるこ
とにより、その間ＣＰＵモジュールを待たせることが可
能であるが、ＣＰＵモジュールは永久待ちとならないよ
うに、規定時間内に転送応答が返らない場合は、その時
の読出しもしくは書込み制御を無効として強制終了させ
る。

【００１５】スロット選択回路 108は、前記Ｉ／Ｏ選択
信号 102とアドレスバス 103の上位側アドレス信号、後
述する増設ユニット番号デコード用、例えば３ビットお
よびスロット番号デコード用４ビットの７ビットを入力
とし、前述の各スロットに１対１で対応付けしたスロッ
ト選択信号 109を出力とする。

【００１６】上位側アドレス信号を使用することによ
り、各スロット位置に対して、固定長の相等しいアドレ
ス空間が分配される。ところで前記スロット選択信号 1
09は、バックプレーンの全スロット数だけ設けるが、最
も若いアドレトス空間に対応するものは、後述のバック
プレーンＩＤ回路 110に接続し、残りのアドレス空間に
対応するものは、アドレス値が高くなる順にＩ／Ｏモジ
ュール装着用スロットＳ１〜Ｓ９の各コネクタに接続す
る。

【００１７】バックプレーン１上にスロット選択回路 1
08を設けることにより、各Ｉ／Ｏモジュールでのアドレ
スデコード回路の構成が簡単になることは言うまでもな
い。

【００１８】バックプレーンＩＤ回路 110は、バツクプ
レーン１上の、全スロット数と、各スロットのモジュー
ル存在情報とを、バックプレーン識別データとして、Ｃ
ＰＵモジュールによって確認可能とする。前述のよう
に、スロット選択回路 108より出力される、最もアドレ
ス値の若いアドレス空間に対応するスロット選択信号を
動作条件として接続し、読出し信号104、転送応答信号
106およびデータバス 107を接続することにより、ＣＰ
Ｕモジュールによる読出し制御が可能となる。

【００１９】前記バックプレーン識別データは、対象と
なるバックプレーンの全スロット数を２進符号で表した
データと、各スロットのモジュールについて存在を
“１”，不在を“０”と表したビット列データとで構成
される１ワード情報として得られる。ここで、バックプ
レーンのスロット数を表す２進符号データは、バックプ
レーンＩＤ回路の入力端子を、プリント実装基板の配線
パターンにより、論理“１”レベルまたは論理“０”レ
ベルに接続して実現する。また各スロットのモジュール
存在情報を表すビット列データは、スロットＳ０〜Ｓ９
の各コネクタに１対１で接続されるモジュール存在信号
111を集合させることによって得る。

【００２０】本実施例では、前記バックプレーン識別ベ
ータの１ワード情報の上位４ビットにスロット数を表す
２進符号データを与え、続くビットにスロットＳ０〜Ｓ
９の順で、モジュール存在情報のビット列データを与え
る。また、余ったビットは論理“０”となるように配線
パターンを接続する。余りのビットの情報は、当該スロ
ット自体が存在しないため、モジュールが存在しないこ
とと混同を避けるために無視する必要がある。そのため
上位４ビットのスロット数を確認することによって有効
部と無効部を明確にすることができる。また、モジュー
ル存在情報のビット列データの最上位ビットは、ＣＰＵ
モジュール自身の存在状態を表す冗長ビットであるから
省略しても構わない。

【００２１】図３は前述のバックプレーンに装着可能な
Ｉ／ＯモジュールのＩ／Ｏバスインターフェイスの構成
例を示すブロック図である。コネクタ 301は、バックプ
レーン上の任意のＩ／Ｏモジュール装着用スロットＳ１
〜Ｓ９に接続するためのものであり、最下部の基準電位
への接続 311は、Ｉ／Ｏモジュールがバックプレーンの
スロットに装着されている時に、前述のバックプレーン
ＩＤ回路 110の当該スロットのモジュール存在情報ビッ
トを「存在」を表す論理“１”に保つ。

【００２２】Ｉ／Ｏバスインターフェイスには、バック
プレーンを介してＣＰＵモジュールとデータを授受する
ため、スロット選択信号 309、アドレスバス 303、デー
タバス307、読出し信号 304書込み信号 305および転送
応答信号 306を設ける。尚、バックプレーン上のＩ／Ｏ
選択信号 102は、当該Ｉ／Ｏモジュールへのスロット選
択信号 109， 309の活性条件の１つであるため、Ｉ／Ｏ
モジュールには不要である。また、アドレスバス 303と
しては、当該Ｉ／Ｏモジュールが有するＩ／Ｏのワード
数に応じて、これをデコードするには必要な分だけ下位
アドレス信号を設ければよい。

【００２３】デコード回路 313は、前述のデータバス 3
07を除く信号を接続し、スロット選択信号 309が活性と
なった時に、内部回路への読出し信号もしくは書込み信
号を有効とし、ＣＰＵモジュールから要求されたデータ
を出力もしくはＣＰＵモジュールから渡されたデータを
入力するとともに、転送応答信号 306を活性状態にす
る。

【００２４】Ｉ／ＯモジュールＩＤ回路 315は、ＣＰＵ
モジュール２により当該Ｉ／Ｏモジュールを識別できる
ようにしたもので、前記デコード回路 313がアドレスを
デコードした結果出力される選択信号 314の１つを接続
する。

【００２５】前述のように、本実施例では、ＣＰＵモジ
ュール２から見て、バツクプレーン上の各スロット位置
に対して固定長の相等しいアドレス空間が分配されてい
る。そこで各Ｉ／Ｏモジュールでは、対応するアドレス
空間のベースアドレスに対して読出し制御を行えば、当
該Ｉ／Ｏモジュールの識別データを確認できるように、
前述のデコード回路 313およびＩ／ＯモジュールＩＤ回
路 315を構成する。

【００２６】Ｉ／Ｏモジュールの識別データは、Ｉ／Ｏ
モジュールに固有の識別コードその他プログラマブルコ
ントローラにとって必要と定めた付属情報を符号化し、
統一されたワードフォーマットで表現する。尚、Ｉ／Ｏ
モジュール識別データは、Ｉ／ＯモジュールＩＤ回路 3
15の入力端子を、プリント実装基板の配線パターンによ
り、論理“１”レベルまたは論理“０”レベルに接続し
て実現する。そのうち付属情報については、一部をロー
タリコードスイッチで発生させることも可能である。ま
た、当該Ｉ／Ｏモジュールに分配されているアドレス空
間に対して、全域をデュアルポートメモリ等で構成して
いるような例においては、Ｉ／Ｏモジュール上の内部回
路に識別データを設け、プログラマブルコントローラの
起動後、ＣＰＵモジュールによる確認が行われる前にア
ドレス空間のベースアドレスの領域に識別データを転送
しておけばよい。

【００２７】以上述べたようなバックプレーンおよびＩ
／Ｏモジュールの構成によるプログラマブルコントロー
ラにおけるＣＰＵモジュールの処理の流れを図５のフロ
ーチャートに基づいて説明する。尚、プログラマブルコ
ントローラのバックプレーン１には、左端のスロットに
ＣＰＵモジュールが装着され、残りのスロットの任意の
位置に、任意のＩ／Ｏモジュールが装着されているもの
とする。

【００２８】プログラマブルコントローラに電源を投入
もしくはリセットすると、ＣＰＵモジュールは初期状態
から起動する。（Ａ），（Ｂ） ここでＣＰＵ２のメモリ上のエラーフラグをＯＦＦす
る。（Ｃ） ＣＰＵモジュールは、内部初期化処理後、Ｉ／Ｏのアド
レス空間のベースアドレスに対して読出し制御を行う。
これによってバックプレーンＩＤ回路 110からバックプ
レーン識別データが読出される。（Ｄ） ＣＰＵモジュールは前記バックプレーン識別データの上
位４ビットを分析し、自分が装着されているバックプレ
ーンのスロット数を認識する。（Ｅ） そして前記バックプレーン識別データのバックプレーン
スロット数情報を除いた残りのビット列のうち、上位か
ら、前記認識したスロット数分のビット列をモジュール
存在情報の有効分として抽出する。（Ｆ）

【００２９】次に、前記有効なモジュール存在情報を上
位から１ビットずつ評価し、論理“１”であれば、該当
するスロット位置にＩ／Ｏモジュールが実在するため、
その位置に対応するＩ／Ｏアドレス空間のベースアドレ
スに対して読出し制御を行う。これによって当該スロッ
トに装着されたＩ／Ｏモジュールの識別データが読出さ
れる。（Ｈ），（Ｉ）

【００３０】読出された１ワードの情報の最上位ビット
は、識別データが有効であることを表し、モジュール存
在情報との整合性を確認することができる。（Ｊ） そして、Ｉ／Ｏモジュール識別データの残りの情報から
当該Ｉ／Ｏモジュールの識別コードや付属情報を分析
し、必要に応じて当該Ｉ／Ｏモジュールに固有の初期化
処理や診断処理を行う。（Ｋ），（Ｌ）

【００３１】次に、アプリケーションプログラムで定義
されているユニット構成バックプレーンの各スロットと
装着するＩ／Ｏモジュール種類との対応を表すＩ／Ｏ割
付け情報と一致しているか照合する。この照合確認は、
前述のモジュール存在情報のビットが“０”すなわち不
在の場合（スロットｎはモジュール存在ＮＯの場合）
や、存在であっても、識別データが無効の場合（識別デ
ータ有効ＮＯの場合）にも行う。（Ｍ） 照合によって不一致となった場合は、原則としてアプリ
ケーションプログラムの実行禁止とするが、実行におい
て問題とならない場合もあるので、その判断を加えるこ
とも可能であり、問題となる場合のみ、エラーフラグを
ＯＮする。（Ｑ），（Ｒ） 問題なしの場合はエラーフラグを操作しない。

【００３２】同様に、バックプレーン上の全てのスロッ
トについて処理を行う。（Ｎ），（Ｏ） その結果前記エラーフラグがＯＮとなった場合は、アプ
リケーションプログラムを起動しないようにする。
（Ｓ），（Ｔ）

【００３３】以上のような処理の流れによって、ＣＰＵ
モジュールは、アプリケーションプログラムが作成した
アプリケーションプログラムに基づく演算処理やＩ／Ｏ
モジュールの制御を行う前に、当該プログラマブルコン
トローラのユニット構成を認識することができる。した
がって、人為的なミスによるプログラム上の定義と実体
とが異なるケースにおいて、アプリケーションプログラ
ムの実行を禁止することが可能となるため、誤動作や不
本意な大事故を防止できる。

【００３４】尚、処理例では、プログラマブルコントロ
ーラの電源投入後やリセット後の処理を示したが、ユニ
ット構成の確認は、アプリケーションプログラムの実行
時などでも行えることは言うまでもなく、コンソール等
別の装置に実体のユニット構成情報を伝達し、コンソー
ル側で分かり易く画面表示するなどに利用可能である。

【００３５】次に、前述のプログラマブルコントローラ
におけるユニット構成を認識する手段が、増設された複
数構成のユニットについても対応可能とする実施例につ
いて説明する。

【００３６】図４は前述のプログラマブルコントローラ
１台を基本ユニットとし、複数の増設ユニットを接続し
た構成を示すブロック図である。この構成において、基
本ユニットおよび各増設ユニットに使用するバックプレ
ーン１は、前述したものと同じ構成であり、各ユニット
でスロット数が異なっていてもよい。基本ユニットの構
成は、バックプレーンの左端のスロットにＣＰＵモジュ
ール２を装着し、ユニットを増設するための増設インタ
ーフェイスモジュール７を、Ｉ／Ｏモジュール装着用ス
ロット１つに装着する。また、各増設ユニットの構成
は、バックプレーンの左端のスロットにはＣＰＵモジュ
ールの代わりに増設インターフェイスモジュール８を装
着する。そして、前記基本ユニットの増設インターフェ
イスモジュール８との間を図のように増設ケーブル９で
縦続接続する。

【００３７】増設ケーブル９は並列バスで構成され、前
述のバックプレーン１を構成する信号のうち、アドレ
ス、データバス、読出し信号、書込み信号、転送応答信
号を引通す。また、各増設ユニットに設定されたユニッ
ト番号を２進符号で表現したデータを、基本ユニットの
増設インターフェイスモジュール７に転送するための直
列バスおよびその転送制御信号を付加する。

【００３８】基本ユニットに装着された増設インターフ
ェイスモジュール７は、他のＩ／Ｏモジュールと同様
に、Ｉ／ＯモジュールＩＤ回路を備える。但しバックプ
レーン上のＩ／Ｏ選択信号 102と、アドレスバス 103の
全ての信号を入力することが、他のＩ／Ｏモジュールと
異なる点で、これはＣＰＵモジュール２によるＩ／Ｏ制
御の対象が、基本ユニットであるか拡張ユニットのいず
れかであるかを解読するためである。すなわち、上位ア
ドレス信号うち、上位側例えば３ビット分でユニット番
号「０」〜「７」を表現し、残りでスロット番号を表現
するようにしておき、前記Ｉ／Ｏ選択信号 102が活性で
あり、ユニット番号「０」であれば基本ユニットを対象
とし、「１」〜「７」であれば増設ユニットを対象とす
る。

【００３９】尚、基本ユニットと各増設ユニットとに、
共通のバックプレーンを支障なく使用可能とするため、
バックプレーン上に設けた前述のスロット選択回路 108
は、前記Ｉ／Ｏ選択信号 102が活性状態であり、さらに
上位アドレス信号によるユニット番号が「０」の時のみ
動作するように構成する。一方、各増設ユニットにおい
ては、ＣＰＵモジュール２により、当該増設ユニットが
Ｉ／Ｏ制御の対象となった時は、ＣＰＵモジュールに同
期するように、増設インターフェイスモジュール８によ
るＩ／Ｏ制御が行われる。この時、当該増設ユニットの
バックプレーン上で、Ｉ／Ｏ選択信号が活性状態にな
り、上位アドレス信号によるユニット番号が、増設ユニ
ットに設定されているユニット番号とは無関係に「０」
となるように、増設インターフェイスモジュール８を構
成すれば、前述の共通のバックプレーンを支障なく使用
可能となる。

【００４０】以上のような基本ユニットと増設ユニット
によるプログラマブルコントローラの構成は、ＣＰＵモ
ジュール２から見たＩ／Ｏのアドレス空間の構造は、基
本ユニットのＩ／Ｏのアドレス空間に、それと等しい大
きさのアドレス空間をユニット「１」〜「７」の分だけ
連結してものとなる。したがって、各ユニットに対応す
る個々のアドレス空間のベースアドレスは、各々のユニ
ット番号を有するユニットのバックプレーンＩＤ回路を
指し、各ユニットを構成するＩ／Ｏモジュールのアドレ
ス空間についても、前述のようにバックプレーン上の各
スロット位置に対して固定長の相等しいアドレス空間と
して分割されており、それぞれのベースアドレスが当該
Ｉ／ＯモジュールのＩＤ回路を指すことになる。

【００４１】ＣＰＵモジュールによる処理の流れは、基
本ユニットについては、前述と同様であるが、Ｉ／Ｏモ
ジュール装着スロットに増設インターフェイスモジュー
ル７が装着されていることを認識した場合は、増設ユニ
ットに対する構成を認識する処理を追加する。

【００４２】この場合、ＣＰＵモジュール２は、増設イ
ンターフェイスモジュール７を初期化し、これを活性化
する。すると増設インターフェイスモジュール７は、増
設ケーブル中の直列バスを制御して、接続されている全
ての増設ユニットに設定されているユニット番号情報を
増設インターフェイスモジュール８を介して収集する。
ＣＰＵモジュール２は、収集されたユニット番号情報を
増設インターフェイスモジュール７より読出して分析
し、増設ユニットの有無や、設定により使用されている
ユニット番号が、自分のユニットに近いものからどのよ
うな順で接続されているかを認識する。また、並列バス
による制御の妨害となるユニッ番号の設定ミスによる重
複がないか確認する。

【００４３】ユニット番号の設定に問題がないと判断し
た場合は、存在が認識されたユニット番号について、基
本ユニットと同様に、バックプレーンおよびこれに装着
された各Ｉ／Ｏモジュールについて処理を行う。そして
各増設ユニットの構成を認識し、アプリケーションプロ
グラム上で定義したユニット構成との照合を行う。

【００４４】以上の処理によって、基本ユニットと増設
ユニットとにより規模を拡大したプログラマブルコント
ローラについて、１つのＣＰＵモジュールによって全ユ
ニットの構成を認識することが可能となる。

【００４５】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。プログ
ラマブルコントローラを応用したシステムの起動時に、
当該プログラマブルコントローラのＣＰＵモジュールが
アプリケーションプログラムの作成したプリケーション
プログラムを実行する前に、当該プログラマブルコント
ローラユニットのバックプレーンについて、Ｉ／Ｏモジ
ュールが装着されているスロット位置を認識し、そのＩ
／Ｏモジュールが何であるかを認識することによって、
アプリケーションプログラムで定義されたユニット構成
と照合し、不一致がないか確認することが可能となる。
したがって、プログラマブルコントローラを応用したシ
ステムの構築において、ハードウェアとソフトウェアと
の不一致が生じた場合に、アプリケーションプログラム
の実行を回避し、システムの誤動作や、これに起因する
不本意な重大事故を未然に防ぐことが可能となる。

【図面の簡単な説明】

【図１】プログラマブルコントローラのユニット構成を
示すブロック図である。

【図２】バックプレーンの実施例を示すブロック図であ
る。

【図３】Ｉ／ＯモジュールのＩ／Ｏバスインターフェー
スの実施例を示すブロック図である。

【図４】増設されたプログラマブルコントローラのユニ
ット構成を示すブロック図である。

【符号の説明】

１ バックプレーン ２ ＣＰＵモジュール ３ Ｉ／Ｏモジュール ７ 増設インターフェイス ８ 増設インターフェイス ９ 増設ケーブル 101 コネクタ 301 コネクタ 102 Ｉ／Ｏ選択信号 103 アドレスバス 303 アドレスバス 104 読出し信号 304 読出し信号 105 書込信号 305 書込信号 106 転送応答信号 306 転送応答信号 107 データバス 307 データバス 108 スロット選択回路 109 スロット選択信号 309 スロット選択信号 110 バックプレーンＩＤ回路 111 モジュール存在信号 313 デコード回路 315 Ｉ／ＯモジュールＩＤ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成８年９月１９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図５

【補正方法】追加

【補正内容】

【図５】本発明の一実施例を示すフローチャート図であ
る。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ユニットに装着するＩ／Ｏモジュールの
   構成を自由に変えることが可能なプログラマブルコント
   ローラにおいて、ＣＰＵモジュールによりユニットの構
   成を認識する手段を設けたことを特徴とするプログラマ
   ブルコントローラ。
2. 【請求項２】 ユニットの構成を認識する手段が、バッ
   クプレーンに設けたスロット選択回路と、バックプレー
   ンＩＤ回路と、各Ｉ／Ｏモジュールに設けたデコード回
   路と、Ｉ／ＯモジュールＩＤ回路とによって構成される
   請求項１記載のプログラマブルコントローラ。
3. 【請求項３】 バックプレーンＩＤ回路は、Ｉ／Ｏモジ
   ュールを装着するスロット数が異なるバックプレーンに
   ついても対応可能とする請求項２記載のプログラマブル
   コントローラ。
4. 【請求項４】 ユニットの構成を認識する手段が、増設
   インターフェイスと、増設ケーブルとによって増設され
   る複数台構成のユニットに対しても、前記ＣＰＵモジュ
   ールにより構成を認識することを可能とする請求項１記
   載のプログラマブルコントローラ。