JP2000207182A - コンピュ―タシステム - Google Patents
コンピュ―タシステムInfo
- Publication number
- JP2000207182A JP2000207182A JP11009788A JP978899A JP2000207182A JP 2000207182 A JP2000207182 A JP 2000207182A JP 11009788 A JP11009788 A JP 11009788A JP 978899 A JP978899 A JP 978899A JP 2000207182 A JP2000207182 A JP 2000207182A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- computer system
- signal
- memory
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 コンピュータの起動の際に、物理的なメモリ
の交換を行わずに自動的に所定のメモリを選択すること
ができるコンピュータシステムを提供する。 【解決手段】 本発明のコンピュータシステムは、コン
ピュータのハードウェアやソフトウェアを制御するＣＰ
Ｕ（Central Processing Unit）１１と、ＣＰＵ１１か
らコンピュータ内の各装置に制御信号を送出する制御バ
ス１３と、制御プログラムやデータを記憶する複数のメ
モリ１２Ａおよび１２Ｂと、複数のメモリ１２Ａおよび
１２Ｂへのアクセス用のアドレス・データバス１４と、
複数のメモリ１２Ａおよび１２Ｂのうち所定のメモリを
選択する切替回路１５と、複数のメモリ１２Ａおよび１
２Ｂと切替回路１５とを接続する切替制御バス１６とを
備えている。
の交換を行わずに自動的に所定のメモリを選択すること
ができるコンピュータシステムを提供する。 【解決手段】 本発明のコンピュータシステムは、コン
ピュータのハードウェアやソフトウェアを制御するＣＰ
Ｕ（Central Processing Unit）１１と、ＣＰＵ１１か
らコンピュータ内の各装置に制御信号を送出する制御バ
ス１３と、制御プログラムやデータを記憶する複数のメ
モリ１２Ａおよび１２Ｂと、複数のメモリ１２Ａおよび
１２Ｂへのアクセス用のアドレス・データバス１４と、
複数のメモリ１２Ａおよび１２Ｂのうち所定のメモリを
選択する切替回路１５と、複数のメモリ１２Ａおよび１
２Ｂと切替回路１５とを接続する切替制御バス１６とを
備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、ＰＣ（Personal C
omputer）などのコンピュータシステム（以下、単に
「コンピュータ」ともいう）に関する。特には、起動時
に動的に起動用のメモリを選択することができるコンピ
ュータシステムに関する。
omputer）などのコンピュータシステム（以下、単に
「コンピュータ」ともいう）に関する。特には、起動時
に動的に起動用のメモリを選択することができるコンピ
ュータシステムに関する。
【０００２】
【従来の技術】図１０は、従来のコンピュータにおける
起動用メモリの切替方法を示す図である。図１０（Ａ）
は、メモリ１０２Ａを選択した場合を示し、図１０
（Ｂ）は、メモリ１０２Ｂを選択した場合を示す。
起動用メモリの切替方法を示す図である。図１０（Ａ）
は、メモリ１０２Ａを選択した場合を示し、図１０
（Ｂ）は、メモリ１０２Ｂを選択した場合を示す。
【０００３】図１０において、コンピュータシステム
は、コンピュータのハードウェアやソフトウェアを制御
するＣＰＵ（Central Processing Unit）１０１と、Ｃ
ＰＵ１０１からコンピュータ内の各装置に制御信号を送
出する制御バス１０３と、制御プログラムやデータを記
憶するメモリ１０２Ａまたは１０２Ｂと、メモリ１０２
Ａまたは１０２Ｂへのアクセス用のアドレス・データバ
ス１０４と、メモリ１０２Ａまたは１０２Ｂとアドレス
・データバス１０４とを接続するソケット１０５とを備
えている。ここで、一般にメモリ１０２Ａ、１０２Ｂ
は、コンピュータの起動用プログラム（ＩＰＬ（Initia
l Program Load）プログラム）を記憶したＲＯＭ（Read
Only Memory）である。
は、コンピュータのハードウェアやソフトウェアを制御
するＣＰＵ（Central Processing Unit）１０１と、Ｃ
ＰＵ１０１からコンピュータ内の各装置に制御信号を送
出する制御バス１０３と、制御プログラムやデータを記
憶するメモリ１０２Ａまたは１０２Ｂと、メモリ１０２
Ａまたは１０２Ｂへのアクセス用のアドレス・データバ
ス１０４と、メモリ１０２Ａまたは１０２Ｂとアドレス
・データバス１０４とを接続するソケット１０５とを備
えている。ここで、一般にメモリ１０２Ａ、１０２Ｂ
は、コンピュータの起動用プログラム（ＩＰＬ（Initia
l Program Load）プログラム）を記憶したＲＯＭ（Read
Only Memory）である。
【０００４】図１０に示すように、従来のコンピュータ
システムにおけるメモリの切り替えは、メモリを接続す
るソケット１０５に所望のメモリ１０２Ａまたは１０２
Ｂを選択的に接続し、その後、コンピュータシステムの
電源をオンにしてコンピュータを起動させる。このよう
にして、所望の起動用プログラムを記録したメモリを選
択的に使用していた。なお、図１０の右側に、コンピュ
ータシステム起動時のメモリマップを示す。
システムにおけるメモリの切り替えは、メモリを接続す
るソケット１０５に所望のメモリ１０２Ａまたは１０２
Ｂを選択的に接続し、その後、コンピュータシステムの
電源をオンにしてコンピュータを起動させる。このよう
にして、所望の起動用プログラムを記録したメモリを選
択的に使用していた。なお、図１０の右側に、コンピュ
ータシステム起動時のメモリマップを示す。
【０００５】
【発明が解決しようとする課題】しかしながら、図１０
に示したような従来のコンピュータシステムによれば、
複数の起動用プログラムをテストしたい場合、コンピュ
ータの起動前にそれぞれの起動用プログラムを記憶した
メモリを交換するため、手間がかかるという問題があっ
た。
に示したような従来のコンピュータシステムによれば、
複数の起動用プログラムをテストしたい場合、コンピュ
ータの起動前にそれぞれの起動用プログラムを記憶した
メモリを交換するため、手間がかかるという問題があっ
た。
【０００６】また、起動用プログラムのテストの度にメ
モリをソケット１０５から抜き差しするため、ソケット
１０５やメモリのソケット１０５との接続部分の寿命が
短くなり、コストがかかるという問題があった。
モリをソケット１０５から抜き差しするため、ソケット
１０５やメモリのソケット１０５との接続部分の寿命が
短くなり、コストがかかるという問題があった。
【０００７】本発明はこのような問題点に鑑みてなされ
たもので、その目的は、コンピュータの起動の際に、物
理的なメモリの交換を行わずに自動的に所定のメモリを
選択することができるコンピュータシステムを提供する
ことである。
たもので、その目的は、コンピュータの起動の際に、物
理的なメモリの交換を行わずに自動的に所定のメモリを
選択することができるコンピュータシステムを提供する
ことである。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、 本発明のコンピュータシステムは、 ハードウェ
アやソフトウェアを制御する制御手段と、制御プログラ
ムやデータを記憶する複数の記憶手段と、制御手段と複
数の記憶手段を接続する接続バスと、を有するコンピュ
ータシステムにおいて、 複数の記憶手段から所定の記
憶手段を選択する切替手段を備えることを特徴とする。
め、 本発明のコンピュータシステムは、 ハードウェ
アやソフトウェアを制御する制御手段と、制御プログラ
ムやデータを記憶する複数の記憶手段と、制御手段と複
数の記憶手段を接続する接続バスと、を有するコンピュ
ータシステムにおいて、 複数の記憶手段から所定の記
憶手段を選択する切替手段を備えることを特徴とする。
【０００９】また、上述のコンピュータシステムにおい
ては、さらに、複数の記憶手段から所定の記憶手段を選
択するための制御信号を送出する選択手段を備え、切替
手段は、選択手段からの制御信号に応じて、記憶手段を
選択するようにしてもよい。または、さらに、複数の記
憶手段のうち任意の記憶手段を接続する接続手段を備
え、切替手段は、接続手段に任意の記憶手段が接続され
ている場合には当該記憶手段を選択し、接続手段に任意
の記憶手段が接続されていない場合には他の記憶手段を
選択するようにしてもよい。若しくは、切替手段は、制
御手段からの制御信号に応じて、記憶手段を選択するよ
うにすることもできる。
ては、さらに、複数の記憶手段から所定の記憶手段を選
択するための制御信号を送出する選択手段を備え、切替
手段は、選択手段からの制御信号に応じて、記憶手段を
選択するようにしてもよい。または、さらに、複数の記
憶手段のうち任意の記憶手段を接続する接続手段を備
え、切替手段は、接続手段に任意の記憶手段が接続され
ている場合には当該記憶手段を選択し、接続手段に任意
の記憶手段が接続されていない場合には他の記憶手段を
選択するようにしてもよい。若しくは、切替手段は、制
御手段からの制御信号に応じて、記憶手段を選択するよ
うにすることもできる。
【００１０】切替回路によって起動用のメモリを選択で
きるため、起動用プログラムの切り替え時の手間とコス
トに関連する問題を解消することができる。
きるため、起動用プログラムの切り替え時の手間とコス
トに関連する問題を解消することができる。
【００１１】
【発明の実施の形態】以下、本発明のコンピュータシス
テムについて、図面を参照しつつ詳細に説明する。
テムについて、図面を参照しつつ詳細に説明する。
【００１２】図１は、本発明のコンピュータシステムに
おける起動用メモリの切替を示す図である。図１（Ａ）
は、メモリ１２Ａを選択した場合を示し、図１（Ｂ）
は、メモリ１２Ｂを選択した場合を示す。
おける起動用メモリの切替を示す図である。図１（Ａ）
は、メモリ１２Ａを選択した場合を示し、図１（Ｂ）
は、メモリ１２Ｂを選択した場合を示す。
【００１３】図１において、コンピュータシステムは、
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ（Central Processing Unit）１１と、ＣＰＵ１
１からコンピュータ内の各装置に制御信号を送出する制
御バス１３と、制御プログラムやデータを記憶する複数
のメモリ１２Ａおよび１２Ｂと、複数のメモリ１２Ａお
よび１２Ｂへのアクセス用のアドレス・データバス１４
と、複数のメモリ１２Ａおよび１２Ｂのうち所定のメモ
リを選択する切替回路１５と、複数のメモリ１２Ａおよ
び１２Ｂと切替回路１５とを接続する切替制御バス１６
とを備えている。
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ（Central Processing Unit）１１と、ＣＰＵ１
１からコンピュータ内の各装置に制御信号を送出する制
御バス１３と、制御プログラムやデータを記憶する複数
のメモリ１２Ａおよび１２Ｂと、複数のメモリ１２Ａお
よび１２Ｂへのアクセス用のアドレス・データバス１４
と、複数のメモリ１２Ａおよび１２Ｂのうち所定のメモ
リを選択する切替回路１５と、複数のメモリ１２Ａおよ
び１２Ｂと切替回路１５とを接続する切替制御バス１６
とを備えている。
【００１４】ここで、メモリ１２Ａおよび１２Ｂは、コ
ンピュータの起動用プログラム（ＩＰＬ（Initial Prog
ram Load）プログラム）を記憶したＥＰ−ＲＯＭ（Eras
ableand Programmable-Read Only Memory）やＦＬＡＳ
Ｈ−ＲＯＭのほか、ＲＡＭ（Random Access Memory）、
ＳＲＡＭ（Static RAM）、ＤＲＡＭ（Dynamic RAM）、
メモリーモジュールなどでもよい。また、これらのメモ
リを使用したデバッグ装置などであってもよい。また、
図１においては、２つのメモリ１２Ａおよび１２Ｂを示
したが、２以上のメモリであればよい。
ンピュータの起動用プログラム（ＩＰＬ（Initial Prog
ram Load）プログラム）を記憶したＥＰ−ＲＯＭ（Eras
ableand Programmable-Read Only Memory）やＦＬＡＳ
Ｈ−ＲＯＭのほか、ＲＡＭ（Random Access Memory）、
ＳＲＡＭ（Static RAM）、ＤＲＡＭ（Dynamic RAM）、
メモリーモジュールなどでもよい。また、これらのメモ
リを使用したデバッグ装置などであってもよい。また、
図１においては、２つのメモリ１２Ａおよび１２Ｂを示
したが、２以上のメモリであればよい。
【００１５】また、切替回路１５には、ジャンパスイッ
チ（図示せず）設定（スイッチ状態１、２）に応じた切
替信号が入力されている。
チ（図示せず）設定（スイッチ状態１、２）に応じた切
替信号が入力されている。
【００１６】図１に示すように、本発明のコンピュータ
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、ジャンパスイッチな
どの設定によりスイッチ状態１または２を示す切替信号
が切替回路１５に入力される。切替回路１５は、入力さ
れた切替信号に応じて、自動的に起動時のメモリを選択
する。その後、選択したメモリから起動用プログラムを
読み出してコンピュータシステムを起動させる。このよ
うにして、本発明のコンピュータシステムによれば、所
望の起動用プログラムを記録したメモリを自動的に選択
することができる。なお、図１の右側に、コンピュータ
システム起動時のメモリマップを示す。
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、ジャンパスイッチな
どの設定によりスイッチ状態１または２を示す切替信号
が切替回路１５に入力される。切替回路１５は、入力さ
れた切替信号に応じて、自動的に起動時のメモリを選択
する。その後、選択したメモリから起動用プログラムを
読み出してコンピュータシステムを起動させる。このよ
うにして、本発明のコンピュータシステムによれば、所
望の起動用プログラムを記録したメモリを自動的に選択
することができる。なお、図１の右側に、コンピュータ
システム起動時のメモリマップを示す。
【００１７】図２は、本発明のコンピュータシステムに
おける切替回路１５の構成例を示す概略図である。図２
に示した切替回路１５は、２つのメモリ（ＲＯＭ）を切
り替える場合の構成例を示している。この切替回路１５
は、切替信号とチップセレクト信号（負論理）が入力さ
れ、それらの信号の論理和の信号を出力するＯＲゲート
２１Ａと、切替信号を反転させるＮＯＴゲート２２と、
ＮＯＴゲート２２からの信号とチップセレクト信号が入
力され、それらの信号の論理和の信号を出力するＯＲゲ
ート２１Ｂとを備えている。
おける切替回路１５の構成例を示す概略図である。図２
に示した切替回路１５は、２つのメモリ（ＲＯＭ）を切
り替える場合の構成例を示している。この切替回路１５
は、切替信号とチップセレクト信号（負論理）が入力さ
れ、それらの信号の論理和の信号を出力するＯＲゲート
２１Ａと、切替信号を反転させるＮＯＴゲート２２と、
ＮＯＴゲート２２からの信号とチップセレクト信号が入
力され、それらの信号の論理和の信号を出力するＯＲゲ
ート２１Ｂとを備えている。
【００１８】図２に示すように、本発明のコンピュータ
システムにおける切替回路１５においては、切替信号お
よびその反転信号によって２つのメモリから任意のメモ
リを自動的に選択することができる。
システムにおける切替回路１５においては、切替信号お
よびその反転信号によって２つのメモリから任意のメモ
リを自動的に選択することができる。
【００１９】図３は、本発明のコンピュータシステムに
おける切替回路１５の構成例を示す概略図である。図３
に示した切替回路１５は、３つのメモリを切り替える場
合の構成例を示している。この切替回路１５は、２つの
切替信号が入力され、これらの切替信号の組み合わせに
応じて信号を出力する出力線を選択するデコード回路３
２と、チップセレクト信号およびデコード回路３２から
の信号が入力され、それらの信号の論理和の信号を出力
するＯＲゲート３１Ａ、３１Ｂ、３１Ｃとを備えてい
る。
おける切替回路１５の構成例を示す概略図である。図３
に示した切替回路１５は、３つのメモリを切り替える場
合の構成例を示している。この切替回路１５は、２つの
切替信号が入力され、これらの切替信号の組み合わせに
応じて信号を出力する出力線を選択するデコード回路３
２と、チップセレクト信号およびデコード回路３２から
の信号が入力され、それらの信号の論理和の信号を出力
するＯＲゲート３１Ａ、３１Ｂ、３１Ｃとを備えてい
る。
【００２０】図３に示すように、本発明のコンピュータ
システムにおける切替回路１５においては、切替信号の
組み合わせに応じて、信号を出力する出力線を選択する
ため、３つのメモリから任意のメモリを自動的に選択す
ることができる。
システムにおける切替回路１５においては、切替信号の
組み合わせに応じて、信号を出力する出力線を選択する
ため、３つのメモリから任意のメモリを自動的に選択す
ることができる。
【００２１】以上、本発明のコンピュータシステムにお
ける切替回路１５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
ける切替回路１５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
【００２２】図４は、本発明のコンピュータシステムに
おける起動用メモリの切替を示す図である。図４（Ａ）
は、メモリ４２Ａを選択した場合を示し、図４（Ｂ）
は、メモリ４２Ｂを選択した場合を示す。なお、図４に
おいては、図１と同一の構成には、同一の符号を付して
いる。
おける起動用メモリの切替を示す図である。図４（Ａ）
は、メモリ４２Ａを選択した場合を示し、図４（Ｂ）
は、メモリ４２Ｂを選択した場合を示す。なお、図４に
おいては、図１と同一の構成には、同一の符号を付して
いる。
【００２３】図４において、コンピュータシステムは、
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ１１と、ＣＰＵ１１からコンピュータ内の各装置
に制御信号を送出する制御バス１３と、制御プログラム
やデータを記憶する複数のメモリ４２Ａおよび４２Ｂ
と、複数のメモリ４２Ａおよび４２Ｂへのアクセス用の
アドレス・データバス１４と、複数のメモリ４２Ａおよ
び４２Ｂのうち所定のメモリを選択する切替回路４５
と、複数のメモリ４２Ａおよび４２Ｂと切替回路４５と
を接続する切替制御バス１６と、メモリ４２Ｂを接続す
るコネクタ４７と、コネクタ４７からの接続状態信号を
切替回路４５に入力する接続状態信号線４８とを備えて
いる。
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ１１と、ＣＰＵ１１からコンピュータ内の各装置
に制御信号を送出する制御バス１３と、制御プログラム
やデータを記憶する複数のメモリ４２Ａおよび４２Ｂ
と、複数のメモリ４２Ａおよび４２Ｂへのアクセス用の
アドレス・データバス１４と、複数のメモリ４２Ａおよ
び４２Ｂのうち所定のメモリを選択する切替回路４５
と、複数のメモリ４２Ａおよび４２Ｂと切替回路４５と
を接続する切替制御バス１６と、メモリ４２Ｂを接続す
るコネクタ４７と、コネクタ４７からの接続状態信号を
切替回路４５に入力する接続状態信号線４８とを備えて
いる。
【００２４】ここで、メモリ４２Ａおよび４２Ｂは、コ
ンピュータの起動用プログラム（ＩＰＬプログラム）を
記憶したＥＰ−ＲＯＭやＦＬＡＳＨ−ＲＯＭのほか、Ｒ
ＡＭ、ＳＲＡＭ、ＤＲＡＭ、メモリーモジュールなどで
もよい。また、これらのメモリを使用したデバッグ装置
などであってもよい。また、図４においては、２つのメ
モリ４２Ａおよび４２Ｂを示したが、２以上のメモリで
あればよい。
ンピュータの起動用プログラム（ＩＰＬプログラム）を
記憶したＥＰ−ＲＯＭやＦＬＡＳＨ−ＲＯＭのほか、Ｒ
ＡＭ、ＳＲＡＭ、ＤＲＡＭ、メモリーモジュールなどで
もよい。また、これらのメモリを使用したデバッグ装置
などであってもよい。また、図４においては、２つのメ
モリ４２Ａおよび４２Ｂを示したが、２以上のメモリで
あればよい。
【００２５】図４に示すように、本発明のコンピュータ
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、コネクタ４７から接
続状態信号が接続状態信号線４８を介して切替回路４５
に入力される。切替回路４５は、入力された接続状態信
号に応じて、自動的に起動時のメモリを選択する。その
後、選択したメモリから起動用プログラムを読み出して
コンピュータシステムを起動させる。このようにして、
本発明のコンピュータシステムによれば、所望の起動用
プログラムを記録したメモリを自動的に選択することが
できる。なお、図４の右側に、コンピュータシステム起
動時のメモリマップを示す。
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、コネクタ４７から接
続状態信号が接続状態信号線４８を介して切替回路４５
に入力される。切替回路４５は、入力された接続状態信
号に応じて、自動的に起動時のメモリを選択する。その
後、選択したメモリから起動用プログラムを読み出して
コンピュータシステムを起動させる。このようにして、
本発明のコンピュータシステムによれば、所望の起動用
プログラムを記録したメモリを自動的に選択することが
できる。なお、図４の右側に、コンピュータシステム起
動時のメモリマップを示す。
【００２６】図５は、本発明のコンピュータシステムに
おける切替回路４５の構成例を示す概略図である。図５
に示した切替回路４５は、２つのメモリを切り替える場
合の構成例を示している。この切替回路４５は、切替信
号とチップセレクト信号が入力され、それらの信号の論
理和の信号を出力するＯＲゲート５１Ｂと、切替信号を
反転させるＮＯＴゲート５２と、ＮＯＴゲート５２から
の信号とチップセレクト信号が入力され、それらの信号
の論理和の信号を出力するＯＲゲート５１Ａとを備えて
いる。ここで、接続状態信号線４８には、切替信号とし
てハイレベルを弱信号として出力するプルアップ抵抗５
３と、一端がグランドに接続され、切替信号としてロー
レベルを強い信号として出力するコネクタ４７が接続さ
れている。
おける切替回路４５の構成例を示す概略図である。図５
に示した切替回路４５は、２つのメモリを切り替える場
合の構成例を示している。この切替回路４５は、切替信
号とチップセレクト信号が入力され、それらの信号の論
理和の信号を出力するＯＲゲート５１Ｂと、切替信号を
反転させるＮＯＴゲート５２と、ＮＯＴゲート５２から
の信号とチップセレクト信号が入力され、それらの信号
の論理和の信号を出力するＯＲゲート５１Ａとを備えて
いる。ここで、接続状態信号線４８には、切替信号とし
てハイレベルを弱信号として出力するプルアップ抵抗５
３と、一端がグランドに接続され、切替信号としてロー
レベルを強い信号として出力するコネクタ４７が接続さ
れている。
【００２７】図５に示すように、本発明のコンピュータ
システムにおける切替回路４５においては、コネクタ４
７が未接続の場合、プルアップ抵抗からハイレベル信号
が入力されてメモリ１を選択し、コネクタ４７が接続さ
れている場合、グランドからローレベル信号が入力され
てメモリ２を選択することになる。このようにして、状
態接続信号に応じて、２つのメモリから任意のメモリを
自動的に選択することができる。
システムにおける切替回路４５においては、コネクタ４
７が未接続の場合、プルアップ抵抗からハイレベル信号
が入力されてメモリ１を選択し、コネクタ４７が接続さ
れている場合、グランドからローレベル信号が入力され
てメモリ２を選択することになる。このようにして、状
態接続信号に応じて、２つのメモリから任意のメモリを
自動的に選択することができる。
【００２８】図６は、本発明のコンピュータシステムに
おける切替回路４５の構成例を示す概略図である。図６
に示した切替回路４５は、３つのメモリを切り替える場
合の構成例を示している。この切替回路４５は、２つの
切替信号が入力され、これらの切替信号の組み合わせに
応じて信号を出力する出力線を選択するデコード回路６
２と、チップセレクト信号およびデコード回路６２から
の信号が入力され、それらの信号の論理和の信号を出力
するＯＲゲート６１Ａ、６１Ｂ、６１Ｃとを備えてい
る。ここで、接続状態信号線４８には、切替信号として
ハイレベルを弱い信号として出力するプルアップ抵抗６
３Ａ、６３Ｂと、一端がグランドに接続され、切替信号
としてローレベルを強い信号として出力するコネクタ４
７Ａ、４７Ｂが接続されている。
おける切替回路４５の構成例を示す概略図である。図６
に示した切替回路４５は、３つのメモリを切り替える場
合の構成例を示している。この切替回路４５は、２つの
切替信号が入力され、これらの切替信号の組み合わせに
応じて信号を出力する出力線を選択するデコード回路６
２と、チップセレクト信号およびデコード回路６２から
の信号が入力され、それらの信号の論理和の信号を出力
するＯＲゲート６１Ａ、６１Ｂ、６１Ｃとを備えてい
る。ここで、接続状態信号線４８には、切替信号として
ハイレベルを弱い信号として出力するプルアップ抵抗６
３Ａ、６３Ｂと、一端がグランドに接続され、切替信号
としてローレベルを強い信号として出力するコネクタ４
７Ａ、４７Ｂが接続されている。
【００２９】図６に示した本発明のコンピュータシステ
ムにおける切替回路４５においては、図５と同様にし
て、プルアップ抵抗６３Ａ、６３Ｂまたはコネクタ４７
Ａ、４７Ｂからの切替信号（接続状態信号）の組み合わ
せに応じて、信号を出力する出力線を選択するため、３
つのメモリから任意のメモリを自動的に選択することが
できる。
ムにおける切替回路４５においては、図５と同様にし
て、プルアップ抵抗６３Ａ、６３Ｂまたはコネクタ４７
Ａ、４７Ｂからの切替信号（接続状態信号）の組み合わ
せに応じて、信号を出力する出力線を選択するため、３
つのメモリから任意のメモリを自動的に選択することが
できる。
【００３０】以上、本発明のコンピュータシステムにお
ける切替回路４５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
ける切替回路４５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
【００３１】図７は、本発明のコンピュータシステムに
おける起動用メモリの切替を示す図である。図７（Ａ）
は、メモリ１２Ａを選択した場合を示し、図７（Ｂ）
は、メモリ１２Ｂを選択した場合を示す。なお、図７に
おいては、図１と同一の構成には、同一の符号を付して
いる。
おける起動用メモリの切替を示す図である。図７（Ａ）
は、メモリ１２Ａを選択した場合を示し、図７（Ｂ）
は、メモリ１２Ｂを選択した場合を示す。なお、図７に
おいては、図１と同一の構成には、同一の符号を付して
いる。
【００３２】図７において、コンピュータシステムは、
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ１１と、ＣＰＵ１１からコンピュータ内の各装置
に制御信号を送出する制御バス１３と、制御プログラム
やデータを記憶する複数のメモリ１２Ａおよび１２Ｂ
と、複数のメモリ１２Ａおよび１２Ｂへのアクセス用の
アドレス・データバス１４と、複数のメモリ１２Ａおよ
び１２Ｂのうち所定のメモリを選択する切替回路７５
と、複数のメモリ１２Ａおよび１２Ｂと切替回路７５と
を接続する切替制御バス１６と、使用するメモリを選択
する切替信号を切替回路７５に送出する切替信号生成回
路７９と、ＣＰＵ１１から切替信号生成回路７９へメモ
リの使用状態を示す記憶回路状態信号を伝送する状態信
号線（パラレルインターフェース）７８とを備えてい
る。
コンピュータのハードウェアやソフトウェアを制御する
ＣＰＵ１１と、ＣＰＵ１１からコンピュータ内の各装置
に制御信号を送出する制御バス１３と、制御プログラム
やデータを記憶する複数のメモリ１２Ａおよび１２Ｂ
と、複数のメモリ１２Ａおよび１２Ｂへのアクセス用の
アドレス・データバス１４と、複数のメモリ１２Ａおよ
び１２Ｂのうち所定のメモリを選択する切替回路７５
と、複数のメモリ１２Ａおよび１２Ｂと切替回路７５と
を接続する切替制御バス１６と、使用するメモリを選択
する切替信号を切替回路７５に送出する切替信号生成回
路７９と、ＣＰＵ１１から切替信号生成回路７９へメモ
リの使用状態を示す記憶回路状態信号を伝送する状態信
号線（パラレルインターフェース）７８とを備えてい
る。
【００３３】ここで、メモリ１２Ａおよび１２Ｂは、コ
ンピュータの起動用プログラムを記憶したＥＰ−ＲＯＭ
やＦＬＡＳＨ−ＲＯＭのほか、ＲＡＭ、ＳＲＡＭ、ＤＲ
ＡＭ、メモリーモジュールなどでもよい。また、これら
のメモリを使用したデバッグ装置などであってもよい。
また、図７においては、２つのメモリ１２Ａおよび１２
Ｂを示したが、２以上のメモリであればよい。
ンピュータの起動用プログラムを記憶したＥＰ−ＲＯＭ
やＦＬＡＳＨ−ＲＯＭのほか、ＲＡＭ、ＳＲＡＭ、ＤＲ
ＡＭ、メモリーモジュールなどでもよい。また、これら
のメモリを使用したデバッグ装置などであってもよい。
また、図７においては、２つのメモリ１２Ａおよび１２
Ｂを示したが、２以上のメモリであればよい。
【００３４】図７に示すように、本発明のコンピュータ
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、ＣＰＵ１１から送出
された記憶回路状態信号を記憶している切替信号生成回
路７９から該記憶回路状態信号に応じた切替信号が切替
回路７５に入力される。切替回路７５は、入力された切
替信号に応じて、自動的に起動時のメモリを選択する。
その後、選択したメモリから起動用プログラムを読み出
してコンピュータシステムを起動させる。このようにし
て、本発明のコンピュータシステムによれば、所望の起
動用プログラムを記録したメモリを自動的に選択するこ
とができる。なお、図７の右側に、コンピュータシステ
ム起動時のメモリマップを示す。
システムにおいては、まず、コンピュータシステムの電
源がオンまたはリセットされると、ＣＰＵ１１から送出
された記憶回路状態信号を記憶している切替信号生成回
路７９から該記憶回路状態信号に応じた切替信号が切替
回路７５に入力される。切替回路７５は、入力された切
替信号に応じて、自動的に起動時のメモリを選択する。
その後、選択したメモリから起動用プログラムを読み出
してコンピュータシステムを起動させる。このようにし
て、本発明のコンピュータシステムによれば、所望の起
動用プログラムを記録したメモリを自動的に選択するこ
とができる。なお、図７の右側に、コンピュータシステ
ム起動時のメモリマップを示す。
【００３５】図８は、本発明のコンピュータシステムに
おける切替回路７５および切替信号生成回路７９の構成
例を示す概略図である。図８に示した切替回路７５は、
２つのメモリを切り替える場合の構成例を示している。
この切替回路７５は、切替信号とチップセレクト信号が
入力され、それらの信号の論理和の信号を出力するＯＲ
ゲート８１Ａと、切替信号を反転させるＮＯＴゲート８
２と、ＮＯＴゲート８２からの信号とチップセレクト信
号が入力され、それらの信号の論理和の信号を出力する
ＯＲゲート８１Ｂとを備えている。
おける切替回路７５および切替信号生成回路７９の構成
例を示す概略図である。図８に示した切替回路７５は、
２つのメモリを切り替える場合の構成例を示している。
この切替回路７５は、切替信号とチップセレクト信号が
入力され、それらの信号の論理和の信号を出力するＯＲ
ゲート８１Ａと、切替信号を反転させるＮＯＴゲート８
２と、ＮＯＴゲート８２からの信号とチップセレクト信
号が入力され、それらの信号の論理和の信号を出力する
ＯＲゲート８１Ｂとを備えている。
【００３６】また、切替信号生成回路７９は、ＣＰＵ１
１からの記憶回路状態信号を記憶するレジスタ８３と、
リセット信号によって設定されるレジスタ８４とを備え
ている。
１からの記憶回路状態信号を記憶するレジスタ８３と、
リセット信号によって設定されるレジスタ８４とを備え
ている。
【００３７】図８に示すように、本発明のコンピュータ
システムにおいては、切替信号生成回路７９のレジスタ
８３に記憶されている記憶回路状態信号とレジスタ８４
へのリセット信号に応じて、切替信号生成回路７９から
切替信号が、切替回路７５に送出される。切替回路７５
では、切替信号およびその反転信号によって２つのメモ
リから任意のメモリを自動的に選択することができる。
システムにおいては、切替信号生成回路７９のレジスタ
８３に記憶されている記憶回路状態信号とレジスタ８４
へのリセット信号に応じて、切替信号生成回路７９から
切替信号が、切替回路７５に送出される。切替回路７５
では、切替信号およびその反転信号によって２つのメモ
リから任意のメモリを自動的に選択することができる。
【００３８】図９は、本発明のコンピュータシステムに
おける切替回路７５および切替信号生成回路７９の構成
例を示す概略図である。図９に示した切替回路７５は、
３つのメモリを切り替える場合の構成例を示している。
この切替回路７５は、２つの切替信号が入力され、これ
らの切替信号の組み合わせに応じて信号を出力する出力
線を選択するデコード回路９２と、チップセレクト信号
およびデコード回路９２からの信号が入力され、それら
の信号の論理和の信号を出力するＯＲゲート９１Ａ、９
１Ｂ、９１Ｃとを備えている。
おける切替回路７５および切替信号生成回路７９の構成
例を示す概略図である。図９に示した切替回路７５は、
３つのメモリを切り替える場合の構成例を示している。
この切替回路７５は、２つの切替信号が入力され、これ
らの切替信号の組み合わせに応じて信号を出力する出力
線を選択するデコード回路９２と、チップセレクト信号
およびデコード回路９２からの信号が入力され、それら
の信号の論理和の信号を出力するＯＲゲート９１Ａ、９
１Ｂ、９１Ｃとを備えている。
【００３９】また、切替信号生成回路７９は、ＣＰＵ１
１からの記憶回路状態信号を記憶するレジスタ９３と、
リセット信号によって設定されるレジスタ９４とを備え
ている。また、レジスタ９４は、記憶回路状態信号とリ
セット信号に応じて、２つの切替信号を切替回路７５に
出力する。
１からの記憶回路状態信号を記憶するレジスタ９３と、
リセット信号によって設定されるレジスタ９４とを備え
ている。また、レジスタ９４は、記憶回路状態信号とリ
セット信号に応じて、２つの切替信号を切替回路７５に
出力する。
【００４０】図９に示すように、本発明のコンピュータ
システムにおいては、図３や図６と同様にして、切替信
号の組み合わせに応じて、信号を出力する出力線を選択
するため、３つのメモリから任意のメモリを自動的に選
択することができる。
システムにおいては、図３や図６と同様にして、切替信
号の組み合わせに応じて、信号を出力する出力線を選択
するため、３つのメモリから任意のメモリを自動的に選
択することができる。
【００４１】以上、本発明のコンピュータシステムにお
ける切替回路１５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
ける切替回路１５の形態例を示したが、デコード回路と
切替信号の数に応じて接続されるメモリを３以上にする
ことができる。
【００４２】
【発明の効果】以上述べた通り、本発明のコンピュータ
システムによれば、切替回路によってメモリを自動的に
選択することができるため、起動プログラムのテストな
どのメモリの切り替えにおいて、作業効率を向上させ、
コストを削減することができるようになった。
システムによれば、切替回路によってメモリを自動的に
選択することができるため、起動プログラムのテストな
どのメモリの切り替えにおいて、作業効率を向上させ、
コストを削減することができるようになった。
【図１】本発明によるコンピュータシステムの実施の一
形態を示す概略図である。
形態を示す概略図である。
【図２】本発明による切替回路の実施の一形態を示す概
略図である。
略図である。
【図３】本発明による切替回路の実施の一形態を示す概
略図である。
略図である。
【図４】本発明によるコンピュータシステムの実施の一
形態を示す概略図である。
形態を示す概略図である。
【図５】本発明による切替回路の実施の一形態を示す概
略図である。
略図である。
【図６】本発明による切替回路の実施の一形態を示す概
略図である。
略図である。
【図７】本発明によるコンピュータシステムの実施の一
形態を示す概略図である。
形態を示す概略図である。
【図８】本発明による切替回路および切替信号生成回路
の実施の一形態を示す概略図である。
の実施の一形態を示す概略図である。
【図９】本発明による切替回路および切替信号生成回路
の実施の一形態を示す概略図である。
の実施の一形態を示す概略図である。
【図１０】従来のコンピュータシステムの実施の一形態
を示す概略図である。
を示す概略図である。
１１、１０１ ＣＰＵ １２Ａ、１２Ｂ、４２Ａ、４２Ｂ、１０２Ａ、１０２Ｂ
メモリ １３、１０３ 制御バス １４、１０４ アドレス・データバス １５、４５、７５ 切替回路 １６ 切替制御バス ２１Ａ、２１Ｂ、３１Ａ、３１Ｂ、３１Ｃ、５１Ａ、５
１Ｂ、６１Ａ、６１Ｂ、６１Ｃ、８１Ａ、８１Ｂ、９１
Ａ、９１Ｂ、９１Ｃ ＯＲゲート ２２、５２、８２ ＮＯＴゲート ３２、６２、９２ デコード回路 ４７、４７Ａ、４７Ｂ コネクタ ４８ 状態信号線 ５３、６３Ａ、６３Ｂ プルアップ抵抗 ７８ 状態信号線（パラレルインターフェース） ７９ 切替信号生成回路 ８３、８４、９３、９４ レジスタ １０５ ソケット
メモリ １３、１０３ 制御バス １４、１０４ アドレス・データバス １５、４５、７５ 切替回路 １６ 切替制御バス ２１Ａ、２１Ｂ、３１Ａ、３１Ｂ、３１Ｃ、５１Ａ、５
１Ｂ、６１Ａ、６１Ｂ、６１Ｃ、８１Ａ、８１Ｂ、９１
Ａ、９１Ｂ、９１Ｃ ＯＲゲート ２２、５２、８２ ＮＯＴゲート ３２、６２、９２ デコード回路 ４７、４７Ａ、４７Ｂ コネクタ ４８ 状態信号線 ５３、６３Ａ、６３Ｂ プルアップ抵抗 ７８ 状態信号線（パラレルインターフェース） ７９ 切替信号生成回路 ８３、８４、９３、９４ レジスタ １０５ ソケット
Claims (4)
- 【請求項１】 ハードウェアやソフトウェアを制御する
制御手段と、制御プログラムやデータを記憶する複数の
記憶手段と、前記制御手段と前記複数の記憶手段を接続
する接続バスと、を有するコンピュータシステムにおい
て、 前記複数の記憶手段から所定の記憶手段を選択する切替
手段を備えることを特徴とするコンピュータシステム。 - 【請求項２】 さらに、前記複数の記憶手段から前記所
定の記憶手段を選択するための制御信号を送出する選択
手段を備え、 前記切替手段は、前記選択手段からの制御信号に応じ
て、前記記憶手段を選択することを特徴とする請求項１
記載のコンピュータシステム。 - 【請求項３】 さらに、前記複数の記憶手段のうち任意
の記憶手段を接続する接続手段を備え、 前記切替手段は、前記接続手段に前記任意の記憶手段が
接続されている場合には当該記憶手段を選択し、前記接
続手段に前記任意の記憶手段が接続されていない場合に
は他の記憶手段を選択することを特徴とする請求項１記
載のコンピュータシステム。 - 【請求項４】 前記切替手段は、前記制御手段からの
制御信号に応じて、前記記憶手段を選択することを特徴
とする請求項１記載のコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11009788A JP2000207182A (ja) | 1999-01-18 | 1999-01-18 | コンピュ―タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11009788A JP2000207182A (ja) | 1999-01-18 | 1999-01-18 | コンピュ―タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000207182A true JP2000207182A (ja) | 2000-07-28 |
Family
ID=11729972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11009788A Withdrawn JP2000207182A (ja) | 1999-01-18 | 1999-01-18 | コンピュ―タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000207182A (ja) |
-
1999
- 1999-01-18 JP JP11009788A patent/JP2000207182A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588536B2 (ja) | メモリ・デバイス、メモリ・デバイスを有するシステム、及び埋め込み型デバイスの動作方法 | |
| US6771526B2 (en) | Method and apparatus for data transfer | |
| JP3030342B2 (ja) | カード | |
| JP2000029735A (ja) | 自己試験を行う集積回路 | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| JP2000207182A (ja) | コンピュ―タシステム | |
| JP2001109629A (ja) | Ｃｐｕのブート制御装置及びブート制御方法 | |
| JP4793798B2 (ja) | マイクロコンピュータ | |
| US20070300014A1 (en) | Debug port for on-die DRAM | |
| JP3303022B2 (ja) | コントローラ集積回路 | |
| JP3093642B2 (ja) | シングルチップマイクロコンピュータおよびそのテスト方法 | |
| KR100375524B1 (ko) | Ｒｏｍ 에뮬레이터 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2002215413A (ja) | ファームウェア転送方法およびモジュール間データ伝送システム | |
| JPH11328089A (ja) | Ｐｃｉバスインタフェース用デバイスにおけるｉｄ情報書き込み回路 | |
| JP3022255B2 (ja) | メモリモジュール接続用モジュール | |
| KR0174211B1 (ko) | 병렬처리 프로그램형 제어기용 데이터 액서스 장치 | |
| JP2005085399A (ja) | メモリセル、半導体メモリ装置、及び半導体メモリ装置を備えたマイクロコンピュータ | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| KR200233482Y1 (ko) | Ｒｏｍ 에뮬레이터 | |
| JP3305474B2 (ja) | 情報処理装置の起動装置 | |
| JPH09274611A (ja) | マイクロコンピュータ | |
| JP2005078305A (ja) | 記憶装置及びその制御方法 | |
| JP2000242517A (ja) | 半導体記憶装置 | |
| US20080091889A1 (en) | Memory control apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060404 |