KR100375524B1 - Rom 에뮬레이터 - Google Patents

Rom 에뮬레이터 Download PDF

Info

Publication number
KR100375524B1
KR100375524B1 KR10-2001-0008351A KR20010008351A KR100375524B1 KR 100375524 B1 KR100375524 B1 KR 100375524B1 KR 20010008351 A KR20010008351 A KR 20010008351A KR 100375524 B1 KR100375524 B1 KR 100375524B1
Authority
KR
South Korea
Prior art keywords
target
memory
data
rom
fpga
Prior art date
Application number
KR10-2001-0008351A
Other languages
English (en)
Other versions
KR20020068104A (ko
Inventor
이강섭
Original Assignee
주식회사 케이엠데이타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이엠데이타 filed Critical 주식회사 케이엠데이타
Priority to KR10-2001-0008351A priority Critical patent/KR100375524B1/ko
Publication of KR20020068104A publication Critical patent/KR20020068104A/ko
Application granted granted Critical
Publication of KR100375524B1 publication Critical patent/KR100375524B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 ROM 에뮬레이터(Emulator)에 관한 것으로 특히, 퍼스널 컴퓨터의 운용 소프트웨어를 이용하여 사용자가 선택한 설정값 및 데이터를 관련 프로토콜에 따라 송수신함과 동시에 ROM의 번지를 제어할 수 있는 어드레스용 클럭을 만들어 FPGA에 공급하면서 그 클럭의 동기에 맞추어 각종 데이터를 8비트 또는 16비트 단위로 하여 FPGA와 상호 주고 받는 USB 콘트롤부와; 상기 USB 콘트롤부를 통해 입력되는 클럭신호의 동기에 맞추어 각종 데이터를 전송받아 메모리에 저장시킴과 동시에 필요에 따라서는 메모리로부터 소정 데이터를 전송받아 이를 USB 콘트롤부로 재전송하고, 사용자가 설정한 타게트에 내장된 ROM의 용량에 맞추어 메모리가 동작하도록 어드레스 및 데이터의 동작영역을 설정하는 FPGA와; 상기 FPGA와 버퍼로부터 입력되는 제어신호에 부응하여 타게트의 ROM 용량에 맞추어 사용자의 설정에 따른 데이터의 저장공간을 할당함과 동시에 퍼스널 컴퓨터 또는 타게트로부터 지정되는 특정 어드레스의 데이터를 상기 FPGA 또는 버퍼로 전송하는 메모리와; 퍼스널 컴퓨터로부터 프로그램을 메모리에 다운로드할시 타게트로부터의 전기적 간섭을 방지함과 동시에 타게트를 통해 메모리를 작동시킬시 ROM 에뮬레이터 자체의 구동부로부터 타게트로의 전기적 간섭을 방지하고, 또 동작 중 타게트가 손상되어도 ROM 에뮬레이터 자체의 주 구동에는 직접적인 영향을 받지않토록 하는 인터페이스 기능을 수행함은 물론 타게트의 요청에 의하여 특정 메모리에 지정된 어드레스의 영역으로부터 데이터를 읽어 타게트로 전송하는 버퍼와; 상기 USB 콘넥터를 통해 퍼스널 컴퓨터로부터 공급되는 전원전압을 타게트에서 필요로 하는 전압으로 변환시켜 출력하는 파워 콘트롤부와; 각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작되어 ROM이 꼽혀질 위치에 상기 버퍼가 선택적으로 연결되는 타게트로 구성하여 간략화가 가능하고, 외부전원 공급장치를 없앨 수 있으며, 반복적인 개발작업에 매우 효율적으로 대처할 수 있음은 물론 개발자의 개발기간을 대폭 단축시킬 수 있어 ROM 에뮬레이터 자체의 사용성을 대폭 향상시킬 수 있도록 한 것이다.

Description

ROM 에뮬레이터{ROM Emulator}
본 발명은 ROM 에뮬레이터(Emulator)에 관한 것으로, 더욱 상세히는타게트(Target)의 전원전압(5V, 3.3V) 및 사용 CPU와 ROM의 용량에 관계없이 안정한 동작이 이루어지도록 하여 전원전압에 따른 사용상의 제한이 없고, 고속으로 모든 작동이 이루어지도록 하여 개발시 발생하는 지연요소를 없앨 수 있으며, 사용자를 폭 넓게 확보할 수 있도록 발명한 것이다.
일반적으로 마이크로 프로세서(CPU)를 이용한 각종 전자제품의 제어기판을 개발하는데 있어서 개발자가 관련 개발용 장비를 이용하는 것은 개발업무에 매우 효과적이고, 그 중 범용성으로 일반 개발자들이 많이 사용하는 것이 ROM Emulator이다.
이와같은 ROM 에뮬레이터는 타게트의 ROM 위치에 상기한 ROM 에뮬레이터를 장착하고 퍼스널 컴퓨터의 병렬 포트와 케이블로 상호 연결시켜 사용자가 작성한 프로그램(Firmware)을 간편하게 다운로드시킨 후, 이를 실행시키는 동작을 반복적으로 수행시켜 작성된 프로그램의 작동이 정상적으로 이루어지는지의 여부를 확인할 수 있도록 개발된 장비로써, 통상 프로그램의 작성과 함께 동시에 정상동작 여부를 확인할 수 있다.
그런데, 종래에 기 개발된 ROM 에뮬레이터는 대부분 병렬 포트형으로 구성되어 있으므로 많은 종류의 부품(즉, 집적회로로 구현되므로 게이트, 래치, 디코더 및 플립플롭 등)이 필요하여 부피가 크고 제작단가가 높을 뿐만 아니라, 퍼스널 컴퓨터의 병렬포트를 이용하여 데이터를 다운로드하는 관계로 그 속도가 느려 개발자가 자신이 작성한 프로그램을 실행시키기 전까지 많은 시간을 대기해야 하므로 개발기간이 지연되는 요소로 작용하고, 또한 ROM 에뮬레이터를 구동시키기 위하여 어뎁터와 같은 외부 전원공급원을 동원해야 하는 불편함이 동반되어 있어 이를 개선하기 위한 새로운 제품의 필요성이 각 개발자들로 하여금 부각되고 있는 실정이다.
본 발명은 이와같은 종래의 제반 문제점을 해결하기 위하여 안출한 것으로, 기존 병렬 포트형 에뮬레이터에서의 복잡한 회로를 FPGA(Field Programmable Gate Arrays)를 이용하여 간략화하고, 퍼스널 컴퓨터로 부터 USB(Universal Serial Bus) 포트를 통해 공급되는 전원전압을 공용화하여 외부전원 공급장치를 없앨 수 있으며, 퍼스널 컴퓨터의 USB 포트를 이용하여 초고속으로 프로그램 내용을 1-2초이내에 다운로드시킨 후 실행시킬 수 있도록 하여 반복적인 개발작업에 매우 효율적으로 대처할 수 있도록 하는 방식을 통해 개발자의 개발기간을 대폭 단축시킬 수 있도록 함은 물론 사용성을 대폭 향상시킬 수 있는 ROM 에뮬레이터를 제공하는데 그 목적이 있다.
상기한 본 발명의 목적은, USB 콘넥터에 선택적으로 결합되는 케이블을 통해 퍼스널 컴퓨터에 선택적으로 연결되는 구성을 갖고 상기 퍼스널 컴퓨터에서 공급되는 전원전압에 의해 구동되어 퍼스널 컴퓨터의 운용 소프트웨어를 이용하여 사용자가 선택한 설정값 및 데이터를 관련 프로토콜에 따라 송수신함과 동시에 ROM의 번지를 제어할 수 있는 어드레스용 클럭을 만들어 FPGA(Field Programmable Gate Arrays)에 공급하면서 그 클럭의 동기에 맞추어 각종 데이터를 소정 비트(8비트 또는 16비트)단위로 하여 FPGA와 상호 주고 받는 USB(Universal Serial Bus) 콘트롤부와;
상기 USB 콘트롤부를 통해 입력되는 클럭신호의 동기에 맞추어 각종 데이터를 전송받아 메모리에 저장시킴과 동시에 필요에 따라서는 메모리로부터 소정 데이터를 전송받아 이를 USB 콘트롤부로 재전송하고, 사용자가 설정한 타게트에 내장된 ROM의 용량에 맞추어 메모리가 동작하도록 어드레스 및 데이터의 동작영역을 설정하는 FPGA와;
상기 FPGA와 버퍼로부터 입력되는 제어신호에 부응하여 타게트의 ROM 용량에 맞추어 사용자의 설정에 따른 데이터의 저장공간을 할당함과 동시에 퍼스널 컴퓨터 또는 타게트로부터 지정되는 특정 어드레스의 데이터를 상기 FPGA 또는 버퍼로 전송하는 메모리와;
퍼스널 컴퓨터로부터 프로그램을 메모리에 다운로드할시 타게트로부터의 전기적 간섭을 방지함과 동시에 타게트를 통해 메모리를 작동시킬시 ROM 에뮬레이터 자체의 구동부로부터 타게트로의 전기적 간섭을 방지하고, 또 동작 중 타게트가 손상되어도 ROM 에뮬레이터 자체의 주 구동에는 직접적인 영향을 받지않토록 하는 인터페이스 기능을 수행함은 물론 타게트의 요청에 의하여 특정 메모리에 지정된 어드레스의 영역으로부터 데이터를 읽어 타게트로 전송하는 버퍼와;
상기 USB 콘넥터를 통해 퍼스널 컴퓨터로부터 공급되는 전원전압을 타게트에서 필요로 하는 전압으로 변환시켜 출력하는 파워 콘트롤부와;
각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작되어 ROM이 꼽혀질 위치에 상기 버퍼가 선택적으로 연결되는 타게트로 구성하므로써 달성할 수있다.
따라서, 기존 병렬 포트형 에뮬레이터에서의 복잡한 회로가 FPGA에 의해 대체되므로 간략화가 가능하고, 퍼스널 컴퓨터로부터 USB 포트를 통해 공급되는 전원전압을 공용화할 수 있어 외부전원 공급장치를 없앨 수 있으며, 또한 퍼스널 컴퓨터의 USB 포트를 이용하므로써 초고속으로 프로그램 내용을 다운로드시킨 후 실행시킬 수 있어 반복적인 개발작업에 매우 효율적으로 대처할 수 있음은 물론 개발자의 개발기간을 대폭 단축시킬 수 있어 ROM 에뮬레이터 자체의 사용성을 대폭 향상시킬 수 있는 것이다.
도 1은 본 발명 ROM 에뮬레이터의 블럭 구성도.
도 2는 본 발명 ROM 에뮬레이터와 퍼스널 컴퓨터 및 타게트의 연결상태를 개략적으로 도시한 상태도.
* 도면 중 주요부분에 대한 부호의 설명 *
1 : USB 콘넥터 2 : USB 콘트롤부
3 : FPGA 4 : 메모리
5 : 버퍼 6 : 파워 콘트롤부
10 : 케이블 20 : 퍼스널 컴퓨터
30 타게트
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명 ROM 에뮬레이터의 블럭 구성도를 나타낸 것이고, 도 2는 본 발명 ROM 에뮬레이터와 퍼스널 컴퓨터 및 타게트의 연결상태를 개략적으로 도시한 상태도를 나타낸 것이다.
이에 따르면, USB 콘넥터(1)에 선택적으로 결합되는 케이블(10)을 통해 퍼스널 컴퓨터(20)에 선택적으로 연결되는 구성을 갖고 상기 퍼스널 컴퓨터(20)로부터 공급되는 전원전압에 의해 구동되어 퍼스널 컴퓨터(20)내의 운용 소프트웨어를 이용하여 사용자가 선택한 설정값 및 데이터를 관련 프로토콜에 따라 송수신함과 동시에 ROM의 번지를 제어할 수 있는 어드레스용 클럭을 만들어 FPGA(3)에 공급하면서 그 클럭의 동기에 맞추어 각종 데이터를 소정 비트(8비트 또는 16비트) 단위로 하여 FPGA(3)와 상호 주고 받는 USB 콘트롤부(2)와;
상기 USB 콘트롤부(2)를 통해 입력되는 클럭신호의 동기에 맞추어 각종 데이터를 전송받아 메모리(4)에 저장시킴과 동시에 필요에 따라서는 메모리(4)로부터 소정 데이터를 전송받아 이를 상기 USB 콘트롤부(2)로 재전송하고, 사용자가 설정한 타게트(30)에 내장되는 ROM의 용량에 맞추어 메모리(4)가 동작하도록 어드레스 및 데이터의 동작영역을 설정하는 FPGA(3)와;
상기 FPGA(3)와 버퍼(5)로부터 입력되는 제어신호에 부응하여 타게트(30)의 ROM 용량에 맞추어 사용자의 설정에 따른 데이터 저장공간을 할당함과 동시에 퍼스널 컴퓨터(20) 또는 타게트(30)로부터 지정되는 특정 어드레스의 데이터를 상기 FPGA(3) 또는 버퍼(5)로 전송하는 메모리(4)와;
상기 퍼스널 컴퓨터(20)로부터 프로그램을 메모리(4)에 다운로드할시 타게트(30)로부터의 전기적 간섭을 방지함과 동시에 타게트(30)를 통해 메모리(4)를 작동시킬시 ROM 에뮬레이터 자체의 구동부로부터 타게트(30)로의 전기적 간섭을 방지하고, 또 동작 중 타게트(30)가 손상되어도 ROM 에뮬레이터 자체의 주 구동부에는 직접적인 영향을 받지않토록 인터페이스 기능을 수행함은 물론 타게트(30)의 요청에 의하여 메모리(4)에 지정된 어드레스의 영역으로부터 특정 데이터를 읽어 타게트(30)로 전송하는 버퍼(5)와;
상기 USB 콘넥터(1)를 통해 퍼스널 컴퓨터(20)로부터 공급되는 전원전압을 각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작되어 ROM이 꼽혀질 위치에 상기 버퍼(5)가 선택적으로 연결될 수 있도록 하는 타게트(30) 및 각부에서 필요로 하는 전압(예를들어 5V 또는 3.3V)으로 변환시켜 출력하는 파워 콘트롤부(6)로 구성한 것을 특징으로 한다.
이와같이 구성된 본 발명 ROM 에뮬레이터의 작용효과를 설명하면 다음과 같다.
먼저, 본 발명 에뮬레이터를 포함하여 각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작되어 ROM이 꼽혀질 위치에 상기 버퍼(5)가 선택적으로 연결될 수 있도록 구성된 타게트(30) 자체는 USB 콘넥터(1)에 선택적으로 결합되는 케이블(10)을 통해 퍼스널 컴퓨터(20)로부터 공급되는 전원전압에 의해 구동되므로 별도의 외부전원 공급장치가 필요없게 되어 개발장비의 단순화를 꾀할 수 있음은 물론 개발비용도 절감시킬 수 있는 등의 효과가 있다.
이때, 상기 USB 콘넥터(1)를 통해 퍼스널 컴퓨터(20)로부터 공급되는 전원전압은 파워 콘트롤부(6)에 의해 5V 또는 3.3V로 변환되어 각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작된 타게트(30)와 에뮬레이터 자체내의 각부에 직접 또는 간접방식으로 인가된다.
한편, 본 발명의 ROM 에뮬레이터를 이용하여 특정 타게트에 대한 개발시험을실시코자할시에는 도시는 생략하였으나 상기 버퍼(5) 및 파워 콘트롤부(6)의 출력단자와 연결되는 핀을 사용자가 개발 타게트(30)에서 ROM이 위치되어야할 콘넥트에 결합시키고 USB 콘넥터(1)는 케이블(10)을 통해 특정 프로그램이 내장된 상태에 있는 퍼스널 컴퓨터(20)와 상호 연결시켜 주면 된다.
이후, 개발 타게트(30)를 실험하기 위해 퍼스널 컴퓨터(20)내에 있는 작성 프로그램을 본 발명의 ROM 에뮬레이터로 전송시키면 상기 퍼스널 컴퓨터(20)내의 프로그램으로부터 선택된 설정값 및 데이터를 관련 프로토콜에 따라 USB 콘트롤부(2)에서 송신받아 자체내에서 만들어낸 어드레스용 클럭의 동기에 맞추어 제어신호와 함께 8비트 또는 16비트 단위로 FPGA(3)에 전송시켜 주게 된다.
물론, 상기 USB 콘트롤부(2)는 FPGA(3)로부터 전송되어 오는 각종 데이타를 입력받아 USB 콘넥터(1)를 통해 퍼스널 컴퓨터(20)측으로 전송시켜 주는 기능도 수행하게 된다.
상기와 같이 상기 USB 콘트롤부(2)를 통해 입력되는 클럭신호의 동기에 맞추어 각종 데이터를 전송받은 FPGA(3)에서는 이를 메모리(4)에 전송시켜 저장시켜줌과 동시에 필요에 따라서는 상기 메모리(4)로부터 소정 데이터를 입력받아 USB 콘트롤부(2)로 전송하는 기능(즉, 메모리 리드/라이트 기능)을 수행하게 됨은 물론 버퍼(5)로부터 입력되는 타게트신호에 부응하여 사용자가 설정한 타게트(30)에 내장되는 ROM의 용량에 맞추어 메모리(4)가 동작하도록 어드레스 및 데이터의 동작영역을 설정하게 된다.
이와같이 FPGA(3)를 사용하므로써 기존의 ROM 에뮬레이터에서 사용하던 여러소자(즉, 수개의 게이트, 래치, 디코더 및 플립 플롭 등)를 배제할 수 있어 간략화 및 제품의 소형화가 가능함은 물론 성능 자체를 향상시킬 수 있는 것이다.
한편, 타게트(30)의 ROM 용량에 맞추어 사용자의 설정에 따른 저장공간을 갖는 메모리(4)에서는 상기 FPGA(3) 또는 버퍼(5)로부터 입력되는 제어신호에 부응하여 퍼스널 컴퓨터(20) 또는 타게트(30)로부터 저장된 데이터의 어드레스를 받아 자체내에 저장된 각종 데이터를 상기 FPGA(3) 또는 버퍼(5)로 전송하게 된다.
이때, 상기 메모리(4)로는 데이터를 고속으로 처리할 수 있음과 동시에 시스템이 안정적으로 동작되도록 하기 위하여 고속용 SRAM(Static Random Access Memory)을 설치하였다.
또한, 버퍼(5)는 상기 퍼스널 컴퓨터(20)로부터 프로그램을 메모리(4)에 다운로드할시 타게트(30)로부터의 전기적 간섭을 방지하는 기능을 수행함과 동시에 타게트(30)를 통해 메모리(4)를 작동시킬시 ROM 에뮬레이터 자체의 구동부로부터 타게트(30)로의 전기적 간섭을 방지하고, 또 동작 중 타게트(30)가 손상되어도 ROM 에뮬레이터 자체의 주 구동부에는 직접적인 영향을 받지않토록 인터페이스 기능을 수행하게 된다.
뿐만 아니라, 상기 버퍼(5)는 타게트(30)의 요청에 의하여 메모리(4)에 지정된 어드레스의 영역으로부터 특정 데이터를 읽어 타게트(30)로 전송하는 기능도 수행하게 되는데, 이때 상기 버퍼(5)는 타게트(30)와 메모리(4)간의 데이타 전송시 고속으로 처리하게 된다.
이와같은 버퍼(5)로는 잡음에 강하고 소비전력도 적은 CMOS(Complementary Metal Oxide Semiconductor) 집적회로 구성하였는데, 꼭 CMOS 집적회로로 한정하는 것은 아니다.
이상에서 설명한 바와 같이 본 발명에 의하면, 기존의 병렬 포트형 에뮬레이터에서 사용하던 복잡한 회로 대신 FPGA를 사용하므로써 제품의 소형화 및 간략화가 가능함은 물론 제품의 생산원가를 대폭 저감시킬 수 있고, 또 퍼스널 컴퓨터로부터 USB 포트를 통해 공급되는 전원전압을 공용화하여 사용하므로써 외부전원 공급장치의 사용을 배제할 수 있어 개발장비의 단순화를 꾀할 수 있음은 물론 개발비용도 대폭 절감시킬 수 있으며, 또한 퍼스널 컴퓨터의 USB 포트를 이용하므로써 초고속으로 프로그램 내용을 다운로드시킨 후 실행시킬 수 있어 반복적인 개발작업에 매우 효율적으로 대처할 수 있음은 물론 개발자의 개발기간을 대폭 단축시킬 수 있어 ROM 에뮬레이터 자체의 사용성을 대폭 향상시킬 수 있는 등 매우 유용한 발명인 것이다.

Claims (1)

  1. USB 콘넥터(1)에 선택적으로 결합되는 케이블(10)을 통해 퍼스널 컴퓨터(20)에 선택적으로 연결되는 구성을 갖고 상기 퍼스널 컴퓨터(20)로부터 공급되는 전원전압에 의해 구동되어 퍼스널 컴퓨터(20)내의 운용 소프트웨어를 이용하여 사용자가 선택한 설정값 및 데이터를 관련 프로토콜에 따라 송수신함과 동시에 ROM의 번지를 제어할 수 있는 어드레스용 클럭을 만들어 FPGA(3)에 공급하면서 그 클럭의 동기에 맞추어 각종 데이터를 소정 비트 단위로 하여 FPGA(3)와 상호 주고 받는 USB 콘트롤부(2)와;
    상기 USB 콘트롤부(2)를 통해 입력되는 클럭신호의 동기에 맞추어 각종 데이터를 전송받아 메모리(4)에 저장시킴과 동시에 필요에 따라서는 메모리(4)로부터 소정 데이터를 전송받아 이를 상기 USB 콘트롤부(2)로 재전송하고, 사용자가 설정한 타게트(30)에 내장되는 ROM의 용량에 맞추어 메모리(4)가 동작하도록 어드레스 및 데이터의 동작영역을 설정하는 FPGA(3)와;
    상기 FPGA(3)와 버퍼(5)로부터 입력되는 제어신호에 부응하여 타게트(30)의 ROM 용량에 맞추어 사용자의 설정에 따른 데이터 저장공간을 할당함과 동시에 퍼스널 컴퓨터(20) 또는 타게트(30)로부터 지정되는 특정 어드레스의 데이터를 상기 FPGA(3) 또는 버퍼(5)로 전송하는 메모리(4)와;
    상기 퍼스널 컴퓨터(20)로부터 프로그램을 메모리(4)에 다운로드할시 타게트(30)로부터의 전기적 간섭을 방지함과 동시에 타게트(30)를 통해 메모리(4)를 작동시킬시 ROM 에뮬레이터 자체의 구동부로부터 타게트(30)로의 전기적 간섭을 방지하고, 또 동작 중 타게트(30)가 손상되어도 ROM 에뮬레이터 자체의 주 구동부에는 직접적인 영향을 받지않토록 인터페이스 기능을 수행함은 물론 타게트(30)의 요청에 의하여 메모리(4)에 지정된 어드레스의 영역으로부터 특정 데이터를 읽어 타게트(30)로 전송하는 버퍼(5)와;
    상기 USB 콘넥터(1)를 통해 퍼스널 컴퓨터(20)로부터 공급되는 전원전압을 각종 전자제품에 대한 제어회로가 실장되도록 개발자에 의해 제작되어 ROM이 꼽혀질 위치에 상기 버퍼(5)가 선택적으로 연결될 수 있도록 하는 타게트(30) 및 각부에서 필요로 하는 전압으로 변환시켜 출력하는 파워 콘트롤부(6)로 구성한 것을 특징으로 하는 ROM 에뮬레이터.
KR10-2001-0008351A 2001-02-20 2001-02-20 Rom 에뮬레이터 KR100375524B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0008351A KR100375524B1 (ko) 2001-02-20 2001-02-20 Rom 에뮬레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0008351A KR100375524B1 (ko) 2001-02-20 2001-02-20 Rom 에뮬레이터

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2020010004310U Division KR200233482Y1 (ko) 2001-02-20 2001-02-20 Rom 에뮬레이터

Publications (2)

Publication Number Publication Date
KR20020068104A KR20020068104A (ko) 2002-08-27
KR100375524B1 true KR100375524B1 (ko) 2003-03-17

Family

ID=27694879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0008351A KR100375524B1 (ko) 2001-02-20 2001-02-20 Rom 에뮬레이터

Country Status (1)

Country Link
KR (1) KR100375524B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628226A (zh) * 2018-06-28 2018-10-09 苏州勃朗特半导体存储技术有限公司 供电测试专用双通道可编程电源模块
CN112860611B (zh) * 2020-12-28 2024-03-22 中国科学院合肥物质科学研究院 一种lvds转usb3.0多通道适配器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148344A (ja) * 1990-10-11 1992-05-21 Nec Corp Romエミュレータ
KR19990009583A (ko) * 1997-07-10 1999-02-05 윤주형 컴퓨터를 이용한 다중접속방식의 롬에뮬레이터
KR19990064824A (ko) * 1999-05-12 1999-08-05 노명래 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법
KR20010000682A (ko) * 2000-10-12 2001-01-05 김정 롬에뮬레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04148344A (ja) * 1990-10-11 1992-05-21 Nec Corp Romエミュレータ
KR19990009583A (ko) * 1997-07-10 1999-02-05 윤주형 컴퓨터를 이용한 다중접속방식의 롬에뮬레이터
KR19990064824A (ko) * 1999-05-12 1999-08-05 노명래 멀티 기능 모듈을 지원하는 하드웨어/소프트웨어 코-에뮬레이터를 위한 장치 및 방법
KR20010000682A (ko) * 2000-10-12 2001-01-05 김정 롬에뮬레이터

Also Published As

Publication number Publication date
KR20020068104A (ko) 2002-08-27

Similar Documents

Publication Publication Date Title
US7752342B2 (en) Interface integrated circuit device for a USB connection
US4349870A (en) Microcomputer with programmable multi-function port
CA2109682C (en) Multiple bus interface
KR100241514B1 (ko) 마이크로 컴퓨터
KR100375524B1 (ko) Rom 에뮬레이터
KR200233482Y1 (ko) Rom 에뮬레이터
JPH03204749A (ja) プログラマブルコネクタ装置
MXPA02009213A (es) Sistema, metodo y aparato de interfaz de comunicacion.
US20040122984A1 (en) Data processor and data table update method
US20040015615A1 (en) Method for performing data transfer of KVM switch
US20060284876A1 (en) Method and apparatus for programming an input/output device over a serial bus
US5823871A (en) Interface control device for use with TV game equipment
EP0378242B1 (en) Integrated circuit with a debug environment
JPH1185724A (ja) Cpuモード切替回路
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
KR920010334B1 (ko) 은행터미널 루프 제어시스템
KR100436051B1 (ko) 입출력 포트가 간소화된 마이크로 컨트롤러 개발 시스템
KR100371267B1 (ko) 롬에뮬레이터
JP2003099164A (ja) 基板間の接続方法
KR970006024B1 (ko) 디버깅장치 및 방법
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
Ramesh et al. Study of I2C Communication Protocol Using Nuvoton Microcontroller Device
US20020007263A1 (en) Apparatus for supporting microprocessor development system
KR100432242B1 (ko) 병렬 입출력 장치의 인터럽트 발생 장치
KR0118651Y1 (ko) 피씨와 이미지 프로세서의 인터페이스장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee