KR100432242B1 - 병렬 입출력 장치의 인터럽트 발생 장치 - Google Patents
병렬 입출력 장치의 인터럽트 발생 장치 Download PDFInfo
- Publication number
- KR100432242B1 KR100432242B1 KR10-2001-0018014A KR20010018014A KR100432242B1 KR 100432242 B1 KR100432242 B1 KR 100432242B1 KR 20010018014 A KR20010018014 A KR 20010018014A KR 100432242 B1 KR100432242 B1 KR 100432242B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- interrupt
- control signal
- output
- input
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Bus Control (AREA)
Abstract
본 발명의 서로 다른 이종 디바이스 간의 통신수단으로 많이 사용되는 병렬 입출력 장치에 있어서, 입력신호 전체 또는 일부를 시스템의 인터럽트로 사용할 수 있도록 한 인터럽트 발생 장치와 프로그램 수행 중 그 프로그램을 빠져 나왔다가 다시 수행하는 경우에 있어 최종 출력상태를 알 수 있는 피드백 장치와 다른 디바이스와의 통신 장애가 발생하는 경우 어느 디바이스에 문제가 있는 지를 알 수 있도록 입출력의 상태를 알려주는 디스플레이 장치 및 입출력의 반전/비반전을 선택하여 상대 디바이스의 상태에 따라 운용할 수 있는 극성 선택 기능을 가진 병렬 입출력 장치 회로를 제공하는 것으로, 마이크로 컨트롤러 또는 버스 브리지의 로컬 버스에서 생성되는 마이크로 컨트롤러 제어신호와 어드레스 신호를 사용하여 컨트롤 신호를 생성하는 컨트롤 신호 발생부; 상기 컨트롤 신호 발생부에서 발생한 컨트롤 신호에 의해 데이터 버스를 래치하는 컨트롤 레지스터부; 상기 컨트롤 신호 발생부의 제어신호가 발생되면 데이터 버스를 래치하여 각 비트 신호가 '0' 또는 '1'에 따라 입력신호를 인터럽트로 사용하는 지의 여부를 결정하여 마스크 신호를 발생하는 인터럽트 마스크부; 상기 컨트롤 신호 발생부의 제어신호가 발생하면 데이터 버스를 래치하여 클리어신호를 발생하는 인터럽트 승인부; 및 상기 인터럽트 마스크부와 인터럽트 승인부에서 발생된 클록신호와 클리어신호를 입력으로 하여 입력 비트 각각에 대해 부분 인터럽트 신호를 발생하고, 이 부분 인터럽트를 조합 논리 회로를 통과시켜 하나의 인터럽트 신호를 발생하는 인터럽트 발생부;를 포함하여 구성된 것을 특징으로 한다.
Description
본 발명은 병렬 입출력 장치의 인터럽트 발생장치에 관한 것으로, 보다 상세하게는 이종 디바이스 간의 간단한 통신에 많이 사용되는 병렬 입출력 장치에 있어서, 입력신호 전체 또는 일부를 시스템의 인터럽트로 사용할 수 있도록 한 인터럽트 발생 장치와 프로그램 수행 중 그 프로그램을 빠져 나왔다가 다시 수행하는 경우에 있어 최종 출력상태를 알 수 있는 피드백 장치와 다른 디바이스와의 통신 장애가 발생하는 경우 어느 디바이스에 문제가 있는 지를 알 수 있도록 입출력의 상태를 알려주는 디스플레이 장치 및 입출력의 반전/비반전을 선택하여 상대 디바이스의 상태에 따라 운용할 수 있는 극성 선택 기능을 가진 병렬 입출력 장치의 인터럽트 발생장치에 관한 것이다.
일반적인 병렬 입출력 디바이스는 외부의 전기적 충격으로부터 내부의 회로를 전기적으로 격리시키는 것으로서, 일례로 광격리 소자인 포토 커플러와 같은 격리 부분, 입력 구동회로로부터의 데이터를 호스트의 입력 인스트럭션에 의해 데이터 버스로 실러주는 데이터 래치 부분, 호스트의 데이터와 출력 인스트럭션을 받아 출력 구동회로로 보내주는 출력버퍼 부분 및 출력신호를 전기적으로 격리시켜 외부 인터페이스 포트로 보내는 출력 격리부분으로 구성되며, 경우에 따라서 직접 병렬 입출력을 처리하는 호스트 마이크로 컨트롤러나 호스트 버스와 병렬 입출력 회로의 로컬 버스를 연결해 주는 버스 브릿지 부분으로 구성된다.
일반적으로 병렬 입출력 장치는 이종 디바이스 간의 데이터 통신이 아닌 비트 또는 수 비트의 논리조합으로 간단한 제어신호를 전달하는 데에 사용된다.
입력단의 경우 전기적으로 시스템 내부와 외부를 격리(또는 절연)시킬 수 있는 포토 커플러 등의 디바이스가 사용되며, 일단 포토 커플러 등의 전기적 격리 소자를 통과한 신호는 호스트 시스템 전위 레벨로 맞추어진다.
이러한 신호는 호스트의 입력 인스트럭션이 주어진 후 인스트럭션이 주어진 시점의 상태가 래치되어 호스트 버스에 실어져 그 다음 처리 단계로 넘어가게 된다.
대개의 병렬 입출력 장치는 프로그램에서 폴링 방식으로 전위의 베벨차를 인지하여 인지 시점에서 이를 '0', '1'의 상태변화 또는 간단한 부울 연산을 통해 제어로직을 인식하거나 타 디바이스로 출력하는 데 사용된다.
따라서, 호스트는 입력의 경우 타 프로그램의 수행을 종료한 후 또는 소프트웨어 타이머에 의해 일정한 시간마다 외부 입력을 래치하는 인스트럭션을 수행하여 그 값을 읽어오는 것이 일반적이다.
또한, 출력의 경우는 출력하고자 하는 값을 출력 인스트럭션을 수행하여 그 값을 데이터 버스에 올리는 I/O Mapped I/O의 방식을 사용하므로, 일단 출력이 된값을 호스트가 다시 읽어올 수는 없고, 단지 외부의 동작상태를 확인해서 그 결과를 유추할 수 있다.
즉, 기존의 병렬 입출력 시스템은 다음과 같은 문제점이 있다. 첫째, 외부로부터의 입력을 레벨의 차이로 인식하므로 에지 트리거 방식의 입력의 경우는 처리할 수 없으며, 둘째, 출력의 경우 I/O Mapped I/O를 사용하므로 프로그램 상에서 어떤 저장 수단을 강구하지 않으면 현재 출력상태를 알 수 있는 방법이 없으며, 셋째, 프로그램의 유저 인터페이스가 없는 경우 현재의 입출력 상태를 사용자가 알 수 있는 방법이 없으며, 넷째, 입출력 격리회로의 특성에 의해 기본적으로는 반전 입출력이 이루어지는 데 이의 경우 보정을 한 디바이스와 보정을 하지 않은 디바이스가 필요하게 된다.
본 발명의 목적은 서로 다른 이종 디바이스 간의 통신수단으로 많이 사용되는 병렬 입출력 장치에 있어서, 입력신호 전체 또는 일부를 시스템의 인터럽트로 사용할 수 있도록 한 인터럽트 발생 장치와 프로그램 수행 중 그 프로그램을 빠져 나왔다가 다시 수행하는 경우에 있어 최종 출력상태를 알 수 있는 피드백 장치와 다른 디바이스와의 통신 장애가 발생하는 경우 어느 디바이스에 문제가 있는 지를 알 수 있도록 입출력의 상태를 알려주는 디스플레이 장치 및 입출력의 반전/비반전을 선택하여 상대 디바이스의 상태에 따라 운용할 수 있는 극성 선택 기능을 가진 병렬 입출력 장치 회로를 제공하는 것이다.
전술한 목적을 실현하기 위한 본 발명의 병렬 입출력 장치의 인터럽트 발생장치는 마이크로 컨트롤러 또는 버스 브리지의 로컬 버스에서 생성되는 마이크로 컨트롤러 제어신호와 어드레스 신호를 사용하여 컨트롤 신호를 생성하는 컨트롤 신호 발생부; 상기 컨트롤 신호 발생부에서 발생한 컨트롤 신호에 의해 데이터 버스를 래치하는 컨트롤 레지스터부; 상기 컨트롤 신호 발생부의 제어신호가 발생되면 데이터 버스를 래치하여 각 비트 신호가 '0' 또는 '1'에 따라 입력신호를 인터럽트로 사용하는 지의 여부를 결정하여 마스크 신호를 발생하는 인터럽트 마스크부; 상기 컨트롤 신호 발생부의 제어신호가 발생하면 데이터 버스를 래치하여 클리어신호를 발생하는 인터럽트 승인부; 및 상기 인터럽트 마스크부와 인터럽트 승인부에서 발생된 클록신호와 클리어신호를 입력으로 하여 입력 비트 각각에 대해 부분 인터럽트 신호를 발생하고, 이 부분 인터럽트를 조합 논리 회로를 통과시켜 하나의 인터럽트 신호를 발생하는 인터럽트 발생부;를 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명은 상기 컨트롤 신호 발생부의 제어신호에 따라 입력 데이터를 출력하되, 상기 컨트롤 레지스터에 설정된 반전 또는 비반전 신호에 따라 선택적으로 반전 또는 비반전 상태로 출력함과 더불어 컨트롤 레지스터부의 제어신호에 따라 현재의 출력상태를 래치하여 데이터 버스로 출력하는 출력 피드백 회로부를 더 포함하여 구성됨을 특징으로 한다.
또한, 본 발명은 입력신호가 정상적으로 시스템 내부에 도달하였는가를 표시하여 주는 입력 디스플레이부; 출력신호가 정상적으로 시스템 내부에서 출력되었는가를 표시하여 주는 출력 디스플레이부;를 더 포함하여 구성된 것을 특징으로 한다.
도 1 은 본 발명의 병렬 입출력 장치의 인터럽트 발생 장치의 구성도.
도 2 는 본 발명의 구체적인 실시예도.
* 도면의 주요 부분에 대한 부호의 간단한 설명 *
11 : 입력 아이솔레이터 13 : 입력 디스플레이부
15 : 컨트롤 신호 발생부 17 : 컨트롤 마스크부
19, 213 : 앤드게이트 21 : 인터럽트 발생부
23 : 컨트롤 레지스터부 25 : 인터럽트 승인부
27 : 출력 피드백 회로부 29 : 출력 디스플레이부
31 : 출력 아이솔레이터부 2111~211N, 271 : D-플립플롭
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용을 설명한다.
도 1 은 본 발명에 따른 병렬 입출력 장치의 인터럽트 발생장치의 구성도로서, 도 1 에 도시한 바와 같이 본 발명의 인터럽트 발생 장치는 컨트롤 신호 발생부(15), 컨트롤 레지스터부(23), 인터럽트 마스크부(17), 인터럽트 승인부(25), 인터럽트 발생부(21), 출력 피드백 회로부(27), 입력 아이솔레이터부(11), 입력 디스플레이부(13), 출력 디스플레이부(29) 및 출력 아이솔레이터부(31)를 포함하여 구성된다.
상기 컨트롤 신호 발생부(15)는 일반적으로 마이크로 컨트롤러 또는 버스 브리지의 로컬 버스에서 생성되는 어드레스 신호와 마이크로 컨트롤러 제어신호를 사용하여 소위 어드레스 디코딩이라는 기법을 사용하여 컨트롤 레지스터부(23), 인터럽트 마스크부(17), 인터럽트 승인부(25), 출력 피드백 회로부(27)에 공급하는 컨트롤 신호를 생성시킨다.
상기 컨트롤 레지스터부(23)는 상기 컨트롤 신호 발생부(15)에서 발생한 쓰기신호에 의해 데이터 버스를 래치한다. 이 래치된 신호는 출력 피드백 회로부(27) 및 인터럽트 마스크부(17)를 제어하는 데 사용한다.
상기 인터럽트 마스크부(17)는 상기 컨트롤 신호 발생부(15)의 제어신호가 발생되면, 데이터 버스를 래치하여 그 신호를 마스크 신호로 출력하는 데, 이때 각 비트에 할당된 신호가 '0'이냐 또는 '1'이냐에 따라 입력신호를 인터럽트로 사용하는 지의 여부가 결정된다.
상기 인터럽트 승인부(25)는 컨트롤 신호 발생부(15)의 제어신호가 발생하면 데이터 버스를 래치하여 인터럽스 승인신호를 발생시키고, 인터럽트 승인신호는 인터럽트 발생부(21)의 클리어 신호를 만든다.
상기 인터럽트 발생부(21)는 상기 인터럽트 마스크부(17)와 인터럽트 승인부(25)에서 발생된 클록신호와 클리어신호를 입력으로 하여 입력 비트 각각에 대해 부분 인터럽트를 발생한다. 이 부분 인터럽트를 조합 논리 회로를 통과시켜 하나의 인터럽트 신호를 발생시키는 데, 대부분의 호스트 인터페이스의 경우 인터럽트의 수가 부족하므로 인터럽트를 모든 비트에 대해 발생시킬 수는 없기 때문에 하나의 인터럽트를 만들어 낸다.
상기 출력 피드백 회로부(27)에서는 컨트롤 신호 발생부(15)의 제어신호에 따라 데이터 버스를 병렬 출력회로의 출력으로 보내게 된다. 이때 컨트롤 레지스터부(23)에 설정된 반전 비반전 선택 신호에 따라 신호는 반전 또는 비반전의 출력을 가진다. 또한 컨트롤 레지스터부(23)의 제어신호에 따라 반전/비반전 회로 전단의 현재 출력상태를 래치하여 데이터 버스로 출력시킨다.
상기 입력 디스플레이부(13)는 입력 아이솔레이터부(11)의 후단 및 전술한 바와 같은 인터럽트 로직의 전단에 위치하게 되는 데, 이는 입력신호가 입력 아이솔레이터부(11)의 파손이나 오작동에 영향없이 시스템 내부에 도달하였는가에 따라 동작하는 것이 엄밀한 의미에서의 신호 도착 상황이기 때문에 설정한 위치이다.
상기 출력 디스플레이부(29)는 출력 아이솔레이터(31)의 전단에 위치하여 출력 아이솔레이터(31)의 파손이나 오작동을 표시하여 준다.
도 3 은 본 발명의 병렬 입출력 장치의 인터럽트 발생장치의 구체적인 실시예도로서, 8비트 입력과 16비트 출력을 가진 산업현장에서 널리 쓰이는 사양으로인터럽트 발생부(21)와 출력 피드백 회로부(27) 및 컨트롤 레지스터부(23)에 포함되는 출력 반전/비반전 로직을 중심으로 재구성한 것이다.
도면에 도시한 바와 같이 출력 피드백 회로부(27)는 D-플립플롭(271), 인버터(273) 및 멀티플렉서(275)로 구성된다. 컨트롤 신호 발생부(15)에서 발생한 신호(nWROUT)가 입상이 되는 순간 데이터 버스의 신호가 래치되며, 이 신호는 인버터(273)와 멀티플렉서(275)를 통과하면서 컨트롤 레지스터부(23)의 제어신호 (PIO_POL)에 의해 반전 또는 비반전되어 신호(OUTDP)를 출력한다. 이때, 반전 또는 비반전되기 이전의 신호(OUTDD)는 양방향 버스인 데이터버스에 접속되어 출력 컨트롤 신호에 따라 데이터 버스로 전송된다.
인터럽트 마스크부(17)는 D-플립플롭으로 구현이 가능한 것인 데, 컨트롤 신호 발생부(15)에 의해 발생한 신호(nINTENA)에 의해 데이터 버스를 래치하여 마스크 신호로 저장되며, 이는 앤드게이트(19)에 의하여 병렬 입력신호(IND)와의 앤드연산을 거친 신호(INDCLK)가 인터럽트 발생부(21)로 출력된다.
인터럽트 발생부(21)는 복수의 D-플립플롭(2111~211N)과 앤드게이트(213)를 포함하여 구성되고, 인터럽트 마스크부(17)의 출력신호(INTCLK)는 각 D-플립플롭 (2111~211N)의 클럭신호로 동작한다.
한편, 인터럽트 승인부(25)는 D-플립플롭으로 구현이 가능한 것인 데, 인터럽트 승인부(25)는 컨트롤 신호 발생부(15)에 의해 발생한 신호(nINTACK)에 의해 데이터 버스를 래치하여 승인신호로 저장된다. 이 승인신호(ACK)는 인터럽트 발생부(21)의 각 D-플립플롭(2111~211N)의 클리어 신호로 작용하여 부분 인터럽트신호 (INDINT)를 생성한다. 다수의 부분 인터럽트 신호(INDINT)는 반전 로직과 앤드 로직에 의해 하나의 인터럽트 신호(nIOINT)를 발생시킨다.
본 발명은 전술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변형하여 실시할 수 있다.
전술한 바와 같이 본 발명에 의하면, 병렬 입출력 회로의 입력 인터럽트 발생 및 선택, 출력상태 확인, 반전/비반전 입출력의 선택, 디스플레이 회로가 내장되어 있어 병렬 입출력 디바이스를 사용함에 있어서 다양한 확장성을 가지게 되며, 프로그램/디버깅으로 인해 소요되는 많은 시간과 오류의 발생가능성을 최소화하여 이종 디바이스 간의 인터페이스에 신뢰성을 높이게 되는 효과가 있다.
Claims (3)
- 마이크로 컨트롤러 또는 버스 브리지의 로컬 버스에서 생성되는 마이크로 컨트롤러 제어신호와 어드레스 신호를 사용하여 컨트롤 신호를 생성하는 컨트롤 신호 발생부;상기 컨트롤 신호 발생부에서 발생한 컨트롤 신호에 의해 데이터 버스를 래치하는 컨트롤 레지스터부;상기 컨트롤 신호 발생부의 제어신호가 발생되면 데이터 버스를 래치하여 각 비트 신호가 '0' 또는 '1'에 따라 입력신호를 인터럽트로 사용하는 지의 여부를 결정하여 마스크 신호를 발생하는 인터럽트 마스크부;상기 컨트롤 신호 발생부의 제어신호가 발생하면 데이터 버스를 래치하여 클리어신호를 발생하는 인터럽트 승인부; 및상기 인터럽트 마스크부와 인터럽트 승인부에서 발생된 클록신호와 클리어신호를 입력으로 하여 입력 비트 각각에 대해 부분 인터럽트 신호를 발생하고, 이 부분 인터럽트를 조합 논리 회로를 통과시켜 하나의 인터럽트 신호를 발생하는 인터럽트 발생부;를 포함하여 구성된 것을 특징으로 하는 병렬 입출력 장치의 인터럽트 발생장치.
- 제 1 항에 있어서,상기 컨트롤 신호 발생부의 제어신호에 따라 입력 데이터를 출력하되, 상기 컨트롤 레지스터에 설정된 반전 또는 비반전 신호에 따라 선택적으로 반전 또는 비반전 상태로 출력함과 더불어 컨트롤 레지스터부의 제어신호에 따라 현재의 출력상태를 래치하여 데이터 버스로 출력하는 출력 피드백 회로부를 더 포함하여 구성된 것을 특징으로 하는 병렬 입출력장치의 인터럽트 발생 장치.
- 제 1 항 또는 제 2 항에 있어서,입력신호가 정상적으로 시스템 내부에 도달하였는가를 표시하여 주는 입력 디스플레이부;출력신호가 정상적으로 시스템 내부에서 출력되었는가를 표시하여 주는 출력 디스플레이부;를 더 포함하여 구성된 것을 특징으로 하는 병렬 입출력장의 인터럽트 발생 장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0018014A KR100432242B1 (ko) | 2001-04-04 | 2001-04-04 | 병렬 입출력 장치의 인터럽트 발생 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0018014A KR100432242B1 (ko) | 2001-04-04 | 2001-04-04 | 병렬 입출력 장치의 인터럽트 발생 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020078120A KR20020078120A (ko) | 2002-10-18 |
KR100432242B1 true KR100432242B1 (ko) | 2004-05-22 |
Family
ID=27699929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0018014A KR100432242B1 (ko) | 2001-04-04 | 2001-04-04 | 병렬 입출력 장치의 인터럽트 발생 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100432242B1 (ko) |
-
2001
- 2001-04-04 KR KR10-2001-0018014A patent/KR100432242B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020078120A (ko) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100432242B1 (ko) | 병렬 입출력 장치의 인터럽트 발생 장치 | |
US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
US20120173762A1 (en) | Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals | |
JP2000322282A (ja) | マイクロコンピュータ | |
US20220188204A1 (en) | Central processing unit | |
KR100375524B1 (ko) | Rom 에뮬레이터 | |
EP0378242A2 (en) | Integrated circuit with a debug environment | |
KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
JPS59123933A (ja) | アドレス比較方式 | |
KR860001785B1 (ko) | Z 80 cpu의 시스템 프로그램 보호회로 | |
JPH06324985A (ja) | データ処理装置 | |
JP2729122B2 (ja) | 情報処理装置 | |
JP3283505B2 (ja) | マイクロコンピュータ | |
KR0169622B1 (ko) | 호스트시스템과 씨디아이시스템간의 인터페이스회로 | |
JPH035953Y2 (ko) | ||
KR930011348B1 (ko) | 데코더 ic와 scsi ic간의 인터페이스 회로 | |
CN116888914A (zh) | 用于通用异步接收器发射器的自测的奇偶错误的引入和检测 | |
JPH0612292A (ja) | マイクロコンピュータ | |
JPH10326266A (ja) | マイクロコンピュータ | |
JP2004240810A (ja) | テスト回路 | |
JPH0465781A (ja) | 入出力ポート制御回路 | |
JPH04248609A (ja) | 情報処理装置、情報処理装置に接続される付属装置、及び、情報処理装置と付属装置とを含む情報処理システム | |
JPH0760401B2 (ja) | 評価用シングルチップマイクロコンピュータ | |
JPH05120079A (ja) | 動作履歴記憶装置 | |
JP2007140879A (ja) | マイコン開発ツール、半導体装置および通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070320 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |