KR0169622B1 - 호스트시스템과 씨디아이시스템간의 인터페이스회로 - Google Patents

호스트시스템과 씨디아이시스템간의 인터페이스회로 Download PDF

Info

Publication number
KR0169622B1
KR0169622B1 KR1019950033228A KR19950033228A KR0169622B1 KR 0169622 B1 KR0169622 B1 KR 0169622B1 KR 1019950033228 A KR1019950033228 A KR 1019950033228A KR 19950033228 A KR19950033228 A KR 19950033228A KR 0169622 B1 KR0169622 B1 KR 0169622B1
Authority
KR
South Korea
Prior art keywords
signal
host
data
cdi
interrupt
Prior art date
Application number
KR1019950033228A
Other languages
English (en)
Other versions
KR970016986A (ko
Inventor
박무흠
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033228A priority Critical patent/KR0169622B1/ko
Publication of KR970016986A publication Critical patent/KR970016986A/ko
Application granted granted Critical
Publication of KR0169622B1 publication Critical patent/KR0169622B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0677—Optical disk device, e.g. CD-ROM, DVD

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야:
서로 다른 운영체제를 사용하는 시스템간의 데이타 인터페이싱 회로.
2. 발명이 해결하려고 하는 기술적 과제:
운영체제가 틀리는 시스템상에 다른 시스템을 동작시키는 힘든일이었으며, 쌍방간의 데이타 전송 또한 문제가 있었다.
3. 발명이 해결방법의 요지:
서로 다른 운영체제를 사용하는 시스템을 연결하는 인터페이싱회로를 사용하여 상호간의 데이터 전송이나, 입출력장치를 겸용할 수 있게 하였다.
4. 발명의 중요한 용도:CDI시스템을 상주시킨 호스트시스템.

Description

호스트시스템과 씨디아이시스템간의 인터페이스회로
제1도는 본 발명에 따른 호스트시스템과 씨디아이시스템간의 인터페이스를 수행하기 위한 회로를 개념적으로 도시한 도면.
제2도는 본 발명에 따른 호스트시스템과 씨디아이시스템간의 인터페이스를 수행하기 위한 회로의 상세 회로를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
110 : 공통 메모리부 112 : 제1인터럽트발생부
114 : 제2인터럽트발생부 116 : 호스트시스템
118 : CDI시스템 120 : 제1버스
122 : 제2버스 210 : 버퍼
212 : 듀얼포트메모리 214 : 제1어드레스엔코더
216 : H-데이터버스 218 : H-어드레스 버스
220 : CDI-데이터버스 222 : CDI-어드레스버스
224 : 제2어드레스엔코더 226 : 래치
228 : 선택스위치 230 : 지연 플립플롭
232 : 게이트
본 발명은 호스트시스템과 씨디아이시스템간의 인터페이스를 수행하기 위한 회로에 관한 것으로, 특히 다른 운영체제를 가지는 호스트시스템과 씨디아이시스템간의 데이터를 인터페이스하기 위한 인터페이스회로에 관한 것이다.
종래의 씨디아이시스템(CDI System:Compact Disk Interactive System)은 호스트시스템(Host System)과 서로 다른 운영체제를 사용하므로 별도의 입출력장치를 구비하여 사용하여야 하는 불편함이 있었다.
따라서 상기한 문제점을 해결하기 위한 본 발명의 목적은 씨디아이시스템에 의한 기능을 호스트시스템상에서 동작시키기 위한 인터페이스 회로를 제공하는데 있다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 따른 호스트시스템과 CDI시스템간의 인터페이스를 수행하기 위한 회로의 개념도로서 CDI시스템(118)의 명령을 호스트시스템(116)의 입출력 장치로 전송하여 주고, 그 명령에 대응하여 상기 호스트시스템(116)은 상기 명령을 실행한다. 또한 상기 명령을 실행함에 따른 결과를 상기 CDI시스템(118)에게 제공하는 동작을 수행한다.
공통 메모리부(110)는 상기 호스트시스템(116)과 CDI시스템(118) 사이에 연결되며, 서로 다른 운영체계와 하드웨어를 가지는 상기 호스트시스템(116)과 CDI시스템(118)의 데이터를 상호 인터페이스하기 위하여 데이터를 등록 또는 독출한다. 제1인터럽트발생기(112)는 상기 호스트시스템(116)에 의해 상기 공통 메모리부(110)에 등록된 데이터가 존재할 경우에 상기 CDI시스템(118)으로 알리기 위한 제1인터럽트신호를 송출한다. 또한 제2인터럽트발생기(114)는 상기 CDI시스템에 의해 상기 공통 메모리부(110)에 등록된 데이터가 존재할 경우에 상기 호스트시스템(118)으로 알리기 위한 제2인터럽트신호를 송출한다. 제1버스(120)는 상기 호스트시스템(116)과 공통 메모리부(110) 사이에 연결된다. 또한 상기 제1버스(120)는 상기 호스트시스템(116)으로부터 출력되어 상기 공통 메모리부(110)에 등록하고자 하는 해당 어드레스와 데이터를 전송하거나, 상기 공통 메모리부(110)로부터 독출되어 출력된 데이터를 상기 호스트시스템(116)으로 전송한다. 그리고 제2버스(122)는 상기 CDI시스템(118)과 공통 메모리부(110) 사이에 연결된다. 또한 상기 제2버스(122)는 상기 CDI시스템(118)으로부터 출력되어 상기 공통 메모리부(110)에 등록하고자 하는 해당 어드레스와 데이터를 전송하거나, 상기 공통 메모리부(110)으로부터 독출되어 출력된 데이터를 상기 CDI시스템(118)으로 전송한다.
상기 제1도를 참조하여 일 실시예를 들면, CDI시스템(118)의 호스트시스템(116)에 구비된 CD-롬 드라이버를 통하여 특정 내용을 읽으라는 명령을 공통 메모리부(110)의 사전 약속된 어드레스에 등록한다. 또한 상기 CDI시스템(118)은 제2인터럽트발생기(114)를 제어하여 등록된 명령이 있음을 상기 호스트시스템(116)에 알리기 위한 제2인터럽트를 발생한다. 상기 호스트시스템(116)은 상기 제2인터럽트신호를 받아 상기 공통 메모리부(110)의 해당 어드레스에 등록된 명령을 독출한다. 또한 상기 호스트시스템(116)은 상기 독출한 명령을 분석하여 CD-롬 드라이버를 구동하여 특정 내용을 읽어 상기 공통 메모리부(110)의 해당 어드레스에 등록한다. 또한 상기 호스트시스템(116)은 제1인터럽트발생기(112)를 제어하여 등록된 데이터가 있음을 상기 CDI시스템(118)에 알리기 위한 제1인터럽트신호를 발생한다. 상기 CDI시스템(118)은 상기 제1인터럽트신호에 응답하여 상기 공통 메모리부(110)의 해당 어드레스에 등록된 데이터를 독출한다.
제2도는 본 발명에 따른 호스트시스템과 CDI시스템간의 인터페이스를 수행하기 위한 회로의 상세 회로를 도시한 도면으로서,
버퍼(210)는 듀얼포트메모리(212)와 H-데이터버스(216)를 통하여 호스트시스템(116) 사이에 연결되며, 상호간 데이터 흐름의 방향을 제어한다. 또한, 상기 버퍼(210)는 데이터의 흐름을 제어하기 위하여 상기 호스트시스템(116)으로부터 H-컨트롤버스를 통해 제공되는 호스트 데이터 기록/독출신호(H-MEMR/W 신호) 또는 호스트 어드레스 기록/독출신호(H-IOR/W 신호)를 사용한다. 상기 듀얼포트메모리(212)는 상기 호스트시스템(116)과 데이터 전송을 위해 상기 버퍼(210)와 H-데이터버스(216)를 통해 상기 호스트시스템(116)과 연결되어 있고, 어드레스 전송을 위해 H-어드레스버스(218)를 통해 연결된다. 또한 CDI시스템(118)과는 CDI-데이터버스(220)와 CDI-어드레스버스(222)를 통하여 연결된다. 상기 H-데이터버스(216)와 H-어드레스버스(218)는 제1어드레스 엔코더(214)로부터 출력되는 호스트 칩 선택신호(H-CSI 신호)가 엑티브된 상태에서 상기 듀얼포트메모리(212)로 억세스된다. 또한 상기 H-데이터버스(216)와 H-어드레스버스(218)가 억세스 될 시 상기 듀얼포트메모리(212)에 데이터를 등록하거나 독출하는 것은 상기 H-컨트롤버스를 통해 제공되는 H-MEMR/W신호 또는 H-IOR/W신호에 의해 결정된다. 그리고 상기 CDI-데이터버스(220)와 CDI-어드레스버스(222)는 상기 CDI시스템(118)으로부터 출력되는 CDI 칩 선택신호(C-CS 신호)가 액티브된 상태에서 상기 듀얼포트메모리(212)로 억세스된다. 또한 상기 CDI-데이터버스(220)와 CDI-어드레스버스(222)가 억세스 될 시 상기 듀얼포트메모리(212)에 데이터를 등록하거나 독출하는 것은 상기 CDI시스템(118)으로부터 출력되는 CDI 데이터 기록/독출신호(C-MEMR/W 신호)에 의해 결정된다. 상기 제1어드레스 엔코더(214)는 상기 호스트시스템(116)에 연결된 상기 H-어드레스버스(218)로부터 제공되는 어드레스들을 조합하여, 선택신호인 상기 H-CS1을 발생한다. 상기 제1도에서 상술한 공통 메모리부(110)는 상기 버퍼(210), 듀얼포트메모리(212), 제1어드레스 엔코더(214)와 각 파트를 연결하여 정보를 전송하기 위한 버스(216,218,220,222)들로 구성된다.
제2어드레스 엔코더(224)는 상기 호스트시스템(116)에 연결된 상기 H-어드레스버스(218)를 통하여 어드레스정보를 제공받아 래치(226)의 클럭신호로 제공한다. 또한 상기 래치(226)는 상기 클럭신호가 입력되면 상기 버퍼(210)와 듀얼포트메모리(212)간에 전송되는 데이터를 받아 래치하여 출력한다. 그리고 상기 래치(226)는 상기 호스트시스템(116)으로부터 등록된 데이터가 있음을 알리기 위한 제1인터럽트신호를 상기 CDI시스템(118)으로 출력한다. 상기 제1인터럽트신호는 마우스 인터럽트신호인 C-Mouse IRQ 신호와, 데이터 인터럽트신호인 C-Data IRQ 신호로 이루어진다. 또한 상기 래치(226)는 제1인터럽트발생부(112)가 동작중에 제2인터럽트발생부(114)가 동작하는 것을 방지하기 위한 S/W ACK 신호를 상기 제2인터럽트발생부(114)에 제공한다. 상기 제1인터럽트발생부(112)는 상기 제2어드레스엔코더(224)와 래치(226)로 구성되어 상기 CDI 시스템(118)에 인터럽트신호를 제공한다.
지연 플립플롭(D-플립플롭)(230)은 상기 래치(226)로부터 제공되는 S/W ACK 신호가 프리-셋 입력단(PS)으로 입력되며, 클럭단(CLK)으로는 상기 CDI시스템(118)으로부터 제공되는 CDI 인터럽트신호(C-IREQ 신호)가 클럭신호로 입력된다. 또한 상기 D 플립플롭(232)은 데이터 입력단(D)에 접지전압이 연결되어 상기 CDI 시스템(118)으로부터 입력되는 C-IREQ 신호에 의해 발생된 인터럽트신호를 출력단()을 통해 선택스위치(228)로 출력한다. 상기 프리-셋 입력단(PS)으로 입력되는 S/W ACK 신호는 상기 호스트시스템(116)이 인터럽트를 인지하여 인터럽트를 클리어시키는 신호이다. 상기 선택스위치(280)는 상기 D 플립플롭(230)으로부터 입력되는 인터럽트신호를 세팅을 통해 호스트시스템(116)에 구비된 포트 H-IRQ1, H-IRQ2 및 H-IRQ3 중 하나를 선택하여 상기 호스트시스템(116)으로 출력한다. 상기 제2인터럽트발생부(114)는 상기 D 플립플럽(230)과 선택스위치(228)로 구성되며, 상기 호스트시스템(116)으로 인터럽트신호를 제공한다.
게이트(232)는 상기 래치(226)로부터 출력되는 소프트웨어 리셋신호(S/W RESET 신호)와, 상기 H-컨트롤버스를 통해 출력되는 하드웨어 리셋신호(H/W RESET 신호)를 논리 곱하여 상기 CDI시스템(118)으로 리셋신호인 C-RESET 신호를 제공한다.
따라서 본 발명의 일 실시예를 제1,2도를 참조하여 상세히 설명한다.
CDI시스템(118)을 이용하여 호스트시스템(116)의 입출력장치를 사용하고자 하는 경우를 예를 들어 상세히 설명한다.
먼저 상기 CDI시스템(118)은 CD롬을 포함하는 여러 호스트시스템(116)의 특정 입출력장치를 통하여 데이터를 읽으라는 명령을 CDI-데이터버스(220)를 통해 송출한다. 그리고 CDI-어드레스버스(222)로는 해당 어드레스를 지정하고, C-CS신호를 액티브 상태로 만들어 듀얼포트메모리(212)를 억세스 한다. 상기 억세스는 호스트시스템(116)에서 듀얼포트메모리(212)를 억세스하지 않는 상태에서만 이루어지게 된다. 상기 듀얼포트메모리(212)가 억세스되면 상기 CDI시스템(118)은 CDI-데이터버스(220)로 출력된 명령을 상기 듀얼포트메모리(212)에 등록하기 위한 등록모드를 선택하는 C-MEMR/W 신호를 상기 듀얼포트메모리(212)의 R/W단으로 입력한다. 상기 명령의 등록이 완료되면 상기 CDI시스템(118)은 클럭신호인 C-IREQ 신호를 제2인터럽트발생부(114)의 D 플립플럽(230)의 클럭단(CLK)으로 입력한다. 상기 D플립플럽(230)은 상기 클럭신호에 의해 발생된 인터럽트신호를 선택스위치(228)가 세팅된 라인을 따라 호스트시스템(116)에 제공한다. 그러면 상기 호스트시스템(116)은 H-컨트롤버스(228)를 통하여 버퍼(210)를 제어하고, 상기 듀얼포트메모리(212)에 등록된 명령을 독출하기 위한 모드를 설정하는 신호인 H-MEMR/W와 H-IOR/W신호를 송출한다. 또한 상기 호스트시스템(116)은 H-어드레스버스(218)를 통하여 상기 명령이 등록된 해당 어드레스를 출력하며, 제1어드레스인코더(214)는상기 H-어드레스버스(218)를 통하여 제공되는 어드레스를 분석하여 상기 버퍼(210)와 듀얼포트메모리(212)를 억세스하기 위한 H-CS1 신호를 출력한다. 그러므로 상기 H-CS1 신호에 의해 듀얼포트메모리(212)가 억세스되고, 상기 H-MEMR/W와, H-IOR/W신호에 의해 독출모드가 설정되면 상기 H-어드레스버스(218)의 어드레스에 따라 상기 듀얼포트메모리(212)에서 해당 어드레스의 명령을 독출한다. 상기 독출된 명령은 데이터의 흐름을 제어하기 위한 상기 버퍼(210)에 일시 저장한다. 그리고 상기 H-컨트롤버스(228)에서 입력되는 데이터의 흐름 제어신호인 상기 H-MEMR/W 또는 H-IOR/W 신호에 의해 상기 버퍼(210)는 H-데이터버스(216)를 통해 일시 저장된 명령을 호스트시스템(116)에 제공한다. 상기 호스트시스템(116)은 특정 입출력장치를 통해 데이터를 읽으라는 명령에 따라 특정 입출력장치를 제어하여 원하는 데이터를 읽는다.
그리고 상기 호스트시스템(116)은 상기 명령의 처리가 완료되면 처리된 데이터를 상기 CDI시스템(118)으로 전송한다. 상기 데이터 전송과정은, 먼저 상기 H-어드레스버스(218)를 통해 데이터를 등록할 어드레스를 지정한다. 등록할 듀얼포트메모리(212)의 어드레스가 지정되면 상기 H-데이터버스(216)를 통해 처리된 데이터를 상기 버퍼(210)에 일시 저장한다. 그리고 상기 제1어드레스엔코더(214)로부터 제공되는 H-CS1 신호가 엑티브되므로 인해 상기 버퍼(210) 및 듀얼포트메모리(212)는 억세스된다. 또한 상기 H-MEMR/W 또는 H-IOR/W 신호에 의해 상기 버퍼(210)에 일시 저장된 데이터의 흐름이 결정되고, 상기 듀얼퍼트메모리(212)는 등록모드를 설정하게 된다. 그런 후 상기 버퍼(210)는 일시 저장된 데이터를 상기 듀얼포트메모리(212)에 등록하게 된다. 그리고 상기 처리 데이터의 등록이 완료되면 상기 호스트시스템(116)은 상기 H-어드레스버스(218)를 통하여 해당 어드레스를 제공한다. 제2어드레스엔코더(224)는 상기 H-어드레스버스(218)를 통하여 어드레스 정보를 제공받아 래치(226)로 클럭신호인 H-CS2 신호를 송출한다. 또한 상기 래치(226)는 상기 클럭신호인 H-CS2 신호가 클럭단(CLK)으로 입력되면 상기 버퍼(210)와 듀얼포트메모리(212)간에 전송되는 데이터를 받아 래치하여 출력한다. 그리고 상기 래치(226)는 상기 호스트시스템(116)으로부터 등록된 데이터가 있음을 알리기 위한 마우스 인터럽트신호인 C-Mause IRQ 신호와, 데이타 인터럽트신호인 C-Data IRQ 신호를 상기 CDI시스템(118)으로 출력한다. 또한 상기 래치(226)는 제1인터럽트발생부(112)가 동작 중에 제2인터럽트발생부(114)의 동작을 차단하기 위한 S/W ACK 신호를 상기 D 플립플럽(230)의 프리-셋 입력단(PS)에 제공한다. 상기 CDI시스템(118)은 상기 래치(226)로부터 인터럽트신호인 C-Mouse IRQ 신호와, D-Data IRQ 신호가 입력되면 상기 C-CS 신호를 액티브시켜 상기 듀얼포트메모리(212)를 억세스한다. 또한 상기 C-MEMR/W 신호를 상기 듀얼포트메모리(212)에 제공하여 데이터 독출모드를 설정한다. 상기 데이터 독출모드가 설정되면 상기 CDI시스템(118)은 상기 CDI-어드레스버스(222)를 통하여 상기 처리데이터가 등록된 어드레스를 지정한다. 그리고 지정된 어드레스의 데이터를 독출하여 상기 CDI-데이터버스(220)를 통해 CDI시스템(118)에게로 전송된다.
상술한 바와 같이 본 발명은 서로 다른 운영체제를 사용하므로 불가능했던 호스트시스템과 CDI시스템 사이의 통신을 할 수 있도록 상호간의 데이터를 인터페이스하는 회로를 구현하였다. 즉, 호스트시스템 상에서 CDI시스템을 동작시킬 수 있는 인터페이스 회로를 제공함으로서, 소프트웨어적으로 쉬운 인터페이스와 효과적인 데이터 전송을 할 수 있는 효과가 있다.

Claims (5)

  1. 서로 다른 운영체계를 사용하는 호스트시스템 및 CDI시스템과 호스트-데이터버스, 호스트-어드레스버스 및 CDI-데이터버스, CDI-어드레스버스로 연결되어 상호간의 데이터를 인터페이스 하기 위한 인터페이스 회로에 있어서, 상기 호스트-어드레스버스로 인가되는 어드레스에 의해 내부에서 발생한 제1호스트 칩 선택신호 또는 상기 CDI시스템으로부터 제공되는 CDI 칩 선택신호로 인해 인에이블되어 상기 호스트시스템으로부터 제공되는 데이터 기록/독출신호 및 어드레스 기록/독출신호 또는 상기 CDI시스템으로부터 제공되는 데이터 기록/독출신호에 의해 데이터를 기록하거나 독출하는 공통 메모리부와, 상기 호스트-어드레스버스로 인가되는 어드레스에 의해 제2호스트 칩 선택신호를 발생하여 상기 제2호스트 칩 선택신호에 따라 상기 호스트-데이터버스로 인가되는 데이터를 래치하여 상기 공통 메모리부에 등록된 데이터가 있음을 상기 CDI시스템으로 알리기 위한 제1인터럽트신호를 발생하는 제1인터럽트 발생부와, 상기 CDI시스템으로부터 인터럽트 요구신호가 인가될 시 상기 제1인터럽트신호 발생 여부에 의해 상기 공통 메모리부에 등록된 데이터가 있음을 상기 호스트시스템으로 알리기 위한 제2인터럽트신호를 발생하는 제2인터럽트 발생부로 구성됨을 특징으로 하는 호스트시스템과 씨디아이시스템간의 인터페이스회로.
  2. 제1항에 있어서, 상기 공통 메모리부는, 상기 호스트-어드레스버스로 인가되는 어드레스에 의해 제1호스트 칩 선택신호를 발생하는 제1어드레스 엔코더와, 상기 제1호스트 칩 선택신호 또는 상기 CDI시스템으로부터 제공되는 CDI 칩선택신호에 의해 인에이블된 상태에서 상기 기록/독출신호가 제공됨에 따라 상기 호스트시스템 또는 상기 CDI시스템에 의한 데이터 기록 및 독출이 가능한 듀얼포트메모리와, 상기 제1호스트 칩 선택신호에 의해 인에이블되어 상기 호스트 시스템으로부터 제공되는 데이터 및 어드레스 기록/독출신호에 의해 데이터 전송 방향을 결정하여 상기 호스트-데이터버스와 상기 듀얼포트메모리간 데이터를 버퍼링 하는 버퍼로 구성됨을 특징으로 하는 호스트시스템과 씨디아이시스템간의 인터페이스회로.
  3. 제2항에 있어서, 상기 제1인터럽트발생수단은, 상기 호스트-어드레스버스로 인가되는 어드레스에 의해 제2호스트 칩 선택신호를 발생하는 제2어드레스 엔코더와, 상기 제2호스트 칩 선택신호를 클럭신호로 하여 상기 버퍼와 상기 듀얼포트메모리간의 데이터를 래치하여 마우스의 상태를 인지시키기 위한 마우스 인터럽트와 상기 CDI시스템이 요구한 데이터를 호스트시스템이 주기 위한 데이터 인터럽트신호를 발생하는 래치로 구성됨을 특징으로 하는 호스트시스템과 씨디아이시스템간의 인터페이스회로.
  4. 제3항에 있어서, 상기 제1인터럽트발생수단은, 상기 래치로부터 동작 차단신호가 제공됨에 따른 프리셋 상태가 아닌 경우에서 상기 CDI시스템으로부터 제공되는 인터럽트 요구신호를 클럭으로 하여 제2인터럽트신호를 발생하는 지연 플립플럽과, 소정 세팅에 의해 스위칭되어 상기 제2인터럽트신호를 상기 호스트시스템의 다수 포트 중 어느 한 포트로 출력하기 위한 선택신호로 구성됨을 특징으로 하는 호스트시스템과 씨디아이시스템간의 인터페이스회로.
  5. 제4항에 있어서, 상기 호스트시스템으로부터 제공되는 하드웨어 리셋신호와 상기 래치로부터 제공되는 소프트웨어 리셋신호를 논리합하여 상기 CDI시스템으로부터 리셋신호를 제공하는 논리합 게이트를 더 구비함을 특징으로 하는 호스트시스템과 씨디아이시스템간의 인터페이스회로.
KR1019950033228A 1995-09-30 1995-09-30 호스트시스템과 씨디아이시스템간의 인터페이스회로 KR0169622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033228A KR0169622B1 (ko) 1995-09-30 1995-09-30 호스트시스템과 씨디아이시스템간의 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033228A KR0169622B1 (ko) 1995-09-30 1995-09-30 호스트시스템과 씨디아이시스템간의 인터페이스회로

Publications (2)

Publication Number Publication Date
KR970016986A KR970016986A (ko) 1997-04-28
KR0169622B1 true KR0169622B1 (ko) 1999-01-15

Family

ID=19428748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033228A KR0169622B1 (ko) 1995-09-30 1995-09-30 호스트시스템과 씨디아이시스템간의 인터페이스회로

Country Status (1)

Country Link
KR (1) KR0169622B1 (ko)

Also Published As

Publication number Publication date
KR970016986A (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
US6067589A (en) USB legacy support system
US4096572A (en) Computer system with a memory access arbitrator
US5621902A (en) Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller
US5890012A (en) System for programming peripheral with address and direction information and sending the information through data bus or control line when DMA controller asserts data knowledge line
US5041962A (en) Computer system with means for regulating effective processing rates
US5420985A (en) Bus arbiter system and method utilizing hardware and software which is capable of operation in distributed mode or central mode
KR19980032140A (ko) 트랜잭션 및 수신지 id를 가진 공유 버스 시스템
US5475846A (en) Apparatus for processing PCMCIA interrupt requests
US5572683A (en) Firmware selectable address location and size for cis byte and ability to choose between common memory mode and audio mode by using two external pins
US5838995A (en) System and method for high frequency operation of I/O bus
US5519872A (en) Fast address latch with automatic address incrementing
US5428760A (en) Circuitry and method for sharing internal microcontroller memory with an external processor
KR900015008A (ko) 데이터 프로세서
WO1998043173A1 (fr) Systeme d'emulation et processeur de donnees
US5933613A (en) Computer system and inter-bus control circuit
JPH11272603A (ja) バスブリッジ装置及びトランザクションフォワード方法
EP0419333A2 (en) Microcomputer peripheral device controller
KR0169622B1 (ko) 호스트시스템과 씨디아이시스템간의 인터페이스회로
US6202117B1 (en) Host adapter integrated circuit having autoaccess pause
US5269015A (en) Computer system including circuitry for reading write-only output ports
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
EP0782073A2 (en) Emulation system
US5748909A (en) Interface board and instruction processing device without a local CPU
US6813671B1 (en) Controller for hot swapping of extended I/O device to computer body
JP3283505B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee