KR0118651Y1

KR0118651Y1 - 피씨와 이미지 프로세서의 인터페이스장치

Info

Publication number: KR0118651Y1
Application number: KR92008319U
Authority: KR
Inventors: 김동경
Original assignee: 이헌조; 엘지전자주식회사
Priority date: 1992-05-15
Filing date: 1992-05-15
Publication date: 1998-08-01
Also published as: KR930026274U

Abstract

본 고안은 피씨(PC)와 이미지 프로세서의 인터페이스장치에 관한 것으로, 종래에 피씨(PC)는 어드레스와 데이타버스가 분리되어 있고, 이미지 프로세서는 어드레스와 데이타버스가 하나의 버스로 되어 있어 피씨(PC)와 이미지 프로세서의 인터페이스를 구현할 수 없는 문제점이 있었다. 이러한 점을 감안하여 본 고안에서는 인덱스포트와 데이타포트를 구성하고 피씨와 이미지 프로세서의 신호를 이용하여 데이타 및 어드레스 입출력을 위한 제어신호를 생성하며 이 제어신호에 따라 인덱스포트와 데이타포트로 어드레스 및 데이타를 피씨와 이미지 프로세서에 입출력시켜 인터페이스를 가능하게 한다.

Description

제1도는 본 고안 피씨(PC)와 이미지 프로세서의 인터페이스장치의 블록도.

제2도는 제1도에 있어서, 로직제어부의 내부회로도로서,

(a)는 래치데이타발생회로도.

(b)는 데이타클럭발생회로도.

제3도는 제1도에 있어서, 이미지 프로세서의 데이타 전송시 신호 파형도.

제4도는 제1도에 있어서, 이미지 프로세서에 데이타 입력시 신호 파형도.

*도면의 주요부분에 대한 부호의 설명

1:피씨데이타출력부 2:이미지데이타출력부

3:로직제어부 3-1:래치데이타발생회로

3-2:데이타클럭발생회로 4:피씨어드레스출력부

5:피씨 6:이미지프로세서

[고안의 명칭]

본 고안은 피씨(PC)의 이미지 압축 복원기술에 관한 것으로, 특히 이미지 압축 복원 프로세서와 피씨(PC)의 인텔계열 프로세서를 인터페이스시켜 데이타 및 어드레스 전송을 용이하게 하는 피씨(PC)와 이미지 프로세서의 인터페이스장치에 관한 것이다.

일반적으로 이미지 프로세서는 어드레스버스와 데이타버스가 하나의 시스템 버스로 구성되어 있어 어드레스가 전달된 후 동일버스로 데이타가 전달된다. 그러나, 피씨(PC)는 어드레스버스와 데이타버스가 분리되어 있으므로 이미지 프로세서와 피씨(PC)의 프로세서를 직접 인터페이스할 수 없는 문제점이 있었다.

본 고안은 이러한 문제점을 감안하여 인덱스포트와 데이타포트를 구성하여 제어신호에 따라 이미지 프로세서에 피씨(PC)의 데이타를 전송하고 이미지 프로세서의 데이타를 피씨(PC)로 입력시키는 피씨(PC)와 이미지 프로세서의 인터페이스장치를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제1도는 본 고안 피씨(PC)와 이미지 프로세서의 인터페이스장치의 블록도로서 이에 도시한 바와 같이, 피씨(PC)(5)의 어드레스를 인덱스포트출력인에이블신호(INDXOE)와 인덱스포트래치클럭(ICLK)에 따라 이미지 프로세서(6)에 출력하는 피씨어드레스출력부(4)와, 상기 피씨(5)의 데이타를 라이트인에이블신호(WREN)에 따라 이미지 프로세서(6)에 출력하는 피씨데이타출력부(1)와, 리드인에이블신호(RDEN), 데이타래치클럭(DCLK)에 따라 이미지 프로세서(6)의 데이타를 상기 피씨(5)에 출력하는 이미지데이타입력부(2)와, 제어신호(WREN),(RDEN),(INDXOE),(ICLK),(CDLK)를 출력하여 상기 각부(1)(2)(4)의 동작을 제어하는 로직제어부(3)로 구성한다.

상기 피씨데이타출력부(1)는 3-스테이트 버퍼인 74F244칩을 2개 사용하여 구성하고, 상기 이미지데이타입력부(2)와 피씨어드레스출력부(4)는 3-스테이트 D-타입 플립플롭인 74F374칩을 각기 2개식 사용하여 구성한다.

상기 로직제어부(3)는 제2도에 도시한 바와 같이, 피씨클럭(PCCLK)에 따라 데이타(DATA)를 지연시켜 래치데이타(LDATA)를 제어하는 플립플롭(FF1)인 래치데이타발생회로(3-1)와, 피씨클럭(!PCCLK)에 따라 어크널리지신호(ACK)를 지연시켜 데이타래치클럭(DCLK)을 출력하는 플립플롭(FF2)인 데이타클럭발생회로(3-2)를 포함하여 구성한다.

상기 이미지 프로세서(6)는 이미지 데이타를 압축 복원하는 기능을 구비한다.

이와 같이 구성한 본 고안 피씨(PC)와 이미지 프로세서의 인터페이스장치의 동작 및 작용 효과를 제3도 이미지 프로세서의 데이타 전송시 신호 파형도, 제4도 이미지 프로레서에 데이타 입력시 신호 파형도를 참조하여 상세히 설명하면 다음과 같다.

먼저, 피시(5)의 어드레스 및 데이타를 이미지 프로세서(6)에 전송하고 상기 이미지 프로세서(6)에서 압축/복원된 이미지 데이타를 상기 피씨(5)에 전송하기 위한 인덱스포트(Index Port)와 데이타포트(Data Port)를 구동하기 위해 로직제어부(3)는 상기 피씨(5)의 시스템 버스상에서 제어신호를 입력받아 상기 이미지 프로세서(6)를 이용하여 제어신호를 발생시킨다.

이때, 로직제어부(3)의 제어신호는 다음과 같이 표시되는 식에 의해 발생한다.

첫째, 어드레스시작신호(ADD-ST)

ADD-ST=!LDATA !PCCLK (RD#WR)……(1-1)

#ADD-ST !LDATA

둘째, 라이드인에이블신호(WREN; Write Data Enable)

WREN=WR LDATA A₂A₁……(1-2)

셋째, 리드인에이블신호(RDEN; Read Data Enable)

RDEN=RD A₂A₁……(1-3)

넷째, 인덱스포트인에이블신호(INDXOE; Index Port Output Enable)

INDXOE=A₂A₁ADD-ST (WR#RD)……(1-4)

다섯째, 인덱스포트래치클럭(ICLK; Index Port Latch Clock)

ICLK=A₂A₁WR……(1-5)

#ICLK (RD#WR)

마지막으로, 데이타(DATA)는 현재상태버스에 데이타(DATA)가 있음을 표시하는 신호이다.

DATA=ADD-ST PCCLK……(1-6)

#DATA (!ALE#RD#WR)

따라서, 피씨어드레스영역에서 I/O 314H번지인 인덱스포트(Index Port)와 I/O 316H번지인 데이타포트(Data Port)를 통해 로직제어부(3)의 제어신호에 따라 피씨(5)의 어드레스를 이미지 프로세서(6)에 출력하고 상기 피씨(5)와 이미지 프로세서(6)간에 데이타 입출력을 수행한다.

이때, 제3도 (a)에 도시한 바와 같은 피씨클럭(PCCLK)에 의해 프로그램을 실행하는 피씨(PC)(5)가 제3도 (c)에 도시한 바와 같은 피씨어드레스(PCADD)에 따라 이미지 프로세서(6)에 임의의 데이타를 라이트할 때, 상기 피씨(5)는 I/O 314번지인 인덱스포트(Index Port)에 제3도 (d)에 도시한 바와 같이 상기 이미지 프로세서(6)의 어드레스를 라이트하고 제3도 (b)와 같이 어드래스래치인에이블신호(ALE)를 액티브한 후 제3도 (e)와 같이 라이트신호(WR)를 액티브한다.

따라서, 로직제어부(3)에서 식(1-1)과 같은 연산에 의해 발생하는 어드레스시작신호(ADD-ST)가 제3도 (f)와 같이 저전위로 액티브되고 식(1-6)과 같은 연산에 의해 버스상에 데이타가 있음을 나타내는 데이타신호(DATA)가 제3도 (g)에 도시한 바와 같이 저전위로 액티브되고, 이 데이타신호(DATA)는 플립플롭(FF1)인 래치데이타발생회로(3-1)에 의해 제3도 (h)와 같이 피씨클럭(PCCLK)보다 한 클럭 지연된 래치데이타(LDATA)로 출력한다.

이에 따라, 래치데이타(LDATA)가 액티브되면 상기 식(1-1)과 같은 연산에 의해 어드레스시작신호(ADD-ST)가 인액티브되고 피시(5)에서 I/O 314H번지인 인덱스포트(Index Port)에 라이트된 어드레스는 식(1-5)과 같은 연산에 의한 인덱스포트래치클럭(ICLK)에 의해 피씨어드레스출력부(4)에 래치된다.

이때, 피씨(5)에서 I/O 316H번지에 제3도 (d)와 같이 이미지프로레서(6)에 전송할 데이타를 라이트하면 로직제어부(3)에서 어드레스시작신호(ADD-ST)가 액티브되고, 이 어드레스시작신호(ADD-ST)와 I/O 316H번지의 어드레스에 의해 인덱스포트인에이블신호(INEXOE)가 액티브되어 어드레스가 이미지프로세서(6)에 출력한다.

따라서, 어드레스시작신호(ADD-ST)에 의해 래치데이타(LDATA)가 액티브된 후 상기 어드레스시작신호(ADD-ST)가 인액티브되면 제3도 (l)에 도시한 바와 같이 라이트인에블신호(WREN)가 액티브되어 피씨데이타출력부(1)를 통해 데이타(DATA)가 이미지 프로세서(6)에 출력한다.

한편, 피씨(5)에서 이미지프로세서(6)에 어드레스를 전송하여 이미지 데이타를 입력받으려 할 때, 상기 피씨(5)는 I/O 314H번지에 어드레스를 라이트하고 제4도 (a)와 같이 어드레스래치인에이블신호(ALE)를 액티브한 후 제4도 (d)와 같이 라이트신호(WR)를 액티브하며 이에 따라 로직제어부(3)는 제4도 (f)와 같이 어드레스시작신호(ADD-ST)를 액티브한다.

이때 제4도 (g)와 같이 데이타신호(DATA)가 액티브되고 피씨클럭(PCCLK)에 의해 플립플롭(FF1)인 래치데이타발생회로(3-1)에서 제4도 (h)와 같이 래치 데이타(LDATA)가 액티브되면 어드레스시작신호(ADD-ST)가 고전위로 인액티브되며 피씨(5)의 I/O 314H번지에 라이트된 어드레스는 제4도 (i)와 같은 인덱스포트래치클럭(ICLK)에 의해 피씨어드레스출력부(3)에 어드레스가 래치된다.

따라서, 피씨(5)에서 I/O 316H번지를 제4도 (e)와 같은 리드신호(RD)에 의해 읽어오면 로직제어부(3)는 다시 어드레스시작신호(ADD-ST)를 액티브시키고 이 어드레스시작신호(ADD-ST)와 I/O 316H번지의 어드레스에 의해 인덱스포트인에이블신호(INDXOE)가 액티브되어 피씨어드레스출력부(4)를 통해 어드레스가 이미지 프로세서(6)에 출력한다.

이때, 이미지프로세서(6)에 어드레스가 전달되면 제4도 (l)와 같이 어크놀리지신호(ACK)가 발생하고 데이타클럭발생회로(3-2)에 의해 제4도 (m)와 같은 데이타래치클럭(DCLK)이 발생하여 이미지데이타입력부(3)에 이미지 프로세서(6)의 이미지 데이타가 래치된다.

따라서, 로직제어부(3)에서 어드레스시작신호(ADD-ST)가 액티브되고 데이타 신호(DATA)가 래치데이타(LDATA)가 발생되면 상기 어드레스시작신호(ADD-ST)가 인액티브되고 제4도 (n)와 같이 리드인에이블신호(RDEN)가 액티브되어 데이타래치클럭(DCLK)에 의해 이미지데이타입력부(2)는 이미지 데이타를 피씨(5)에 전달한다.

상기에서 상세히 설명한 바와 같이 본 고안 피씨(PC)와 이미지 프로세서의 인터페이스장치는 제어신호에 따라 피씨(PC)와 이미지 프로세서의 데이타를 인덱스와 데이타 포트를 통해 입출력시킴으로써 이미지 프로세서를 이용한 피시(PC)의 확장보드를 개발할 수 있는 효과가 있다.

피씨(PC)와 이미지 프로세서의 인터페이스장치

Claims

어드레스버스와 데이타버스가 분리되어 있는 피씨(5)와, 어드레스버스와 데이타버스가 하나로 되어 있는 이미지 프로세서(6)와의 인터페이스장치에 있어서, 상기 피씨(5)의 피씨클럭(PCCLK), 라이트신호(WR) 및 리드신호(RD)와 상기 이미지 프로세서(6)의 어크놀리지신호(ACK)에 의해 인덱스포트인에이블신호(INDXOE), 인덱스포트래치클럭(ICLK), 라이트인에이블신호(WREN), 리드인에이블신호(RDEN), 데이타래치클럭(DCLK)을 발생시키는 로직제어부(3)와, 이 로직제어부(3)의 출력(INDXOE),(ICLK)에 의해 상기 피씨(5)의 어드레스를 상기 이미지 프로세서(6)에 출력하는 피씨어드레스출력부(4)와, 상기 로직제어부(3)의 라이트인에이블신호(WREN)에 의해 상기 피씨(5)의 데이타를 상기 이미지 프로세서(6)에 출력하는 피씨데이타출력부(1)와, 상기 로직제어부(3)의 데이타래치클럭(DCLK), 리드인에이블신호(RDEN)에 의해 상기 이미지 프로세서(6)의 이미지 데이타를 래치시켜 상기 피씨(5)에 출력하는 이미지데이타입력부(2)로 구성한 것을 특징으로 하는 피씨(PC)와 이미지 프로세서의 인터페이스장치.