JPH0583941B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、カードが接続可能な複数のソケツト
あるいはスロツトを有するデータ処理システムに
係わり、特に各カードに識別値が記憶されてい
て、これらの識別値に基づいて電源投入後の初期
設定を行なうデータ処理システムに係わる。

Ｂ 従来技術とその問題点 小型コンピユータ・システムのユーザは、通常
複雑なプログラミング技術をもつていず、ユーザ
の必要に応じてシステムの構成を単純化するため
に、ユーザにとつて透過性のプログラム式パラメ
ータ・スイツチが提案されてきた。しかし、こう
したシステムを構成するのに必要なルーチンは複
雑で、エラーが起こりやすく、時間がかかる。本
発明の目的は、スロツトのカードを交換したり、
追加したり、除去したりしない限り、一度電源を
切断した後のシステムの再電源投入またはリセツ
ト時に、システムで生産的な仕事ができるように
なるまでに、ユーザが経験する時間遅延を大幅に
減らすことである。

Ｃ 問題点を解決するための手段 本発明の改良型システムでは、各種カードに一
義的にIDを設け、そのIDの値を各カード上でハ
ードワイヤ接続する。また（必要に応じてカード
の入出力アドレス空間をプログラマブルに変更す
るため）アドレス・フアクタ、優先順位、状況お
よび他のシステム情報などのパラーメータ・デー
タの記憶用のレジスタをカード上に設けて、シス
テム・プロセツサとカードの間およびカード間で
のデータの効率的な転送を実現する。

システム内で２枚以上の同種カードを使用する
とき、パラメータ・データを使つて、異なる優先
順位レベルでカードを使用できるようにしたり、
冗長カードを非活動にすることができる。

システム電源が故障したり切れたりしたとき主
メモリの一部分に給電するため、バツクアツプ電
池を設ける。メモリのこの不揮発性部分に、各入
出力スロツトに挿入されたカードのID値を当該
のカード・パラメータ・データと共に記憶する位
置を（各スロツトごとに１つずつ）設ける。

システムを最初に構成し初期設定するとき、シ
ステムに取り付けられたカードに必要なすべての
パラメータ・データの作成または取出しあるいは
その両方を行ない、システム資源の競合を解決
し、適切なカード・レジスタとメモリ・スロツト
位置にデータを記憶する複雑なルーチンを実行さ
せる。

しかし、電源切断の後、スロツトに取り付けら
れているカードまたはカードのスロツト位置に変
化がない場合、単純化されたセツトアツプ・ルー
チンが、各カードIDを当該のスロツト位置に記
憶されたID値と比較して、変化がなかつたと判
定する。次いで、このルーチンが、パラメータ・
データをメモリ・スロツト位置から当該のカー
ド・レジスタに転送する。これで、システムは通
常動作がすぐに可能な状態になる。

システムを構成し初期設定した後、通常動作中
に選択機構の使用を知らせるための帰還線を設け
る。所与の選択資源に対する各カードの応答を検
査し、選択資源の重複使用を検出するルーチンが
呼び出される。

Ｄ 実施例 第１図は、接続される周辺オプシヨンのアドレ
ツシングやその他の可変システム資源パラメータ
をユーザにとつて透過な形で確立できることを特
徴とする、デスクトツプ型コンピユータ・システ
ムの形をとる本発明の好ましい実施例を示す。そ
れによれば、ユーザはデイツプ・スイツチをセツ
トしたり複雑なセツトアツプ処理手順を踏んだり
しなければならないという負担から解放される。
システム資源の競合は、パラメータの再指定によ
つて軽減または除去される。他のパラメータとし
ては、優先順位レベル、および２つの同じオプシ
ヨン接続機構の共存を認める状態ビツトなどがあ
る。

システム・ボード１は、複数のソケツトまたは
スロツト２−０ないし２−７を含む。それらのス
ロツトには入出力オプシヨン・カード５−０ない
し５−７を交換可能に挿入できる。これらのカー
ドは、各カードに集積されるかまたは外部コネク
タ（図示せず）を介して接続される様々な周辺装
置（デイスク・ドライブ、プリンタ、追加メモリ
など）を制御する。ボード１はまた、中央演算処
理装置（CPU）８、ランダム・アクセス・メモ
リ（RAM）の主メモリ・モジユール９，１０，
１１、直接メモリ・アクセス（DMA）制御装置
１２、タイミング制御装置１３、スロツト・アド
レス復号器１４（後でその機能について説明す
る）、本開示にとつて重要でない他の論理素子、
１５（一括して示す）、電源１６、および中央演
算処理装置を相互にまた付加周辺機器とリンクす
るバス１７を含む。バスの太線部分は、複数のア
ドレス線１７ｂ、データ線１７ｃおよび制御線１
７ａを表わす（第２図）。

この配置の特徴は、スロツト２−０ないし２−
７が、セツトアツプ・ルーチン中にバス１７のア
ドレス線上の「スロツト・アドレス」信号によつ
てアドレスでき、スロツト内にあるカードが通常
のプログラム実行中にアドレス線上の「入出力ア
ドレス」信号によつて個別にアドレスできること
である。ただし、スロツト・アドレスおよび入出
力アドレスはそれぞれに、ソケツトの物理位置お
よび現在接続されている装置の種類に関連する、
はつきり異なる値である。多くの異なる種類の装
置が、それぞれシステムの数個のソケツトのどれ
にでも潜在的に取付け可能である。

メモリ・モジユールの１つである図中のメモ
リ・モジユール１０は不揮発性であり、システム
の電源が切断されている間も、スロツト２−０な
いし２−７およびそれに関連するカードに関する
情報を記録する。このモジユールは、たとえば容
量性記憶回路、すなわち、周知の相補形金属酸化
膜シリコン（CMOS）半導体回路のアレイから
成り、システムに電源が投入されている間はシス
テム電源でまたシステム電源が入つていない場合
はバツテリー電源１８で動作するように構成され
ている。このモジユール内には、スロツトに関連
するある種の情報を記憶するために、各スロツト
に個別にアドレス可能な空間が割り当てられてい
る。図のように、この情報には、識別値ID、ア
ドレス・フアクタAD、優先順位値PR、状態ビ
ツトＳおよびその他の情報Ｏが含まれる。

ここで記載すべき特徴は、最後の電源切断以来
スロツト構成が変化しなかつた場合、システムの
初期設定をスピードアツプし、それによつてシス
テム電源投入スイツチ（図示せず）が作動した後
あるいはシステムまたはチヤンネルのリセツトの
後にユーザがアプリケーシヨンの動作が始まるま
でに待たなけれはならない時間を減らすために、
不揮発性メモリ中のこの情報を使用することであ
る。この複雑さと必要なステツプの数の相違は、
第６図（初期設定）と第７図（POST）に示され
ている。

カード５−７の細部は、すべてのカードの重要
な論理構成を代表するものとして、本発明を説明
するのに必要な程度に示されている。駆動回路２
０は製造時に予め配線されており、以下に記載す
る条件の下で、カードの種類とその当該の周辺装
置を一義的に識別する、１組の識別信号IDを送
る。

レジスタ２１は、アドレス・フアクタAD、優
先順位値PR、状態ビツトＳおよびモジユール１
０に関して先に説明したその他の情報Ｏを含め
て、カードとシステムの間の通信を制御するため
のパラメータ情報を記憶する。この情報は、電源
投入初期設定中に中央システムによつて設定され
る（第６図）。このシステムの特徴は、システム
の最後の電源切断以来スロツトの条件が変わらな
かつた場合、情報は比較的迅速な動作で不揮発性
メモリ１０からレジスタ２１に転送されるだけで
あるが、スロツトの条件が変わつた場合、システ
ムは長いプログラム処理（第６図）を実行して情
報の一部またはすべてを検索または作成しあるい
はその両方を行ない、次いでそれをメモリ１０と
カード・レジスタ２１の両方に転送しなければな
らないことである。

制御論理２２と復号論理２３はバス１７上に現
われる入出力アドレスに対するカード５−７の応
答を制御する。電源がシステムに投入されると、
カードは最初それらのソケツトとアドレス・バス
の一部を介してしかアドレス可能でない。しか
し、電源投入処理の後は、レジスタ２１内の値
ADが復号器２３を制御して、カードの種類に一
義的に関連しソケツトの位置には関連しない省略
時アドレスまたは代替入出力アドレスを検出す
る。こうした検出が行なわれると、制御論理２２
で優先順位値PRと状態ビツトＳにより、カード
とバス１７の間でいつデータが交換されるかが決
定される。AD値、復号器２３および制御論理２
２で入出力アドレスを検出する一つの方式が、L.
エツゲブレヒト（Eggebrecht）の「IBMパーソ
ナル・コンピユータへのインターフエース
（Interfacing to the IBM Personal
Computer）」、1983年刊、に記載されている。

動作に際して、その電源投入中に、中央システ
ムは、復号器１４によつて一義的に検出されてセ
ツトアツプ（カード活動化）線EC０ないしEC７
を個別に活動化する、それぞれの「スロツト・ア
ドレス」信号をバスを介して送ることにより、オ
プシヨン・ソケツトを個別にアドレスする。セツ
トアツプ線EC０ないしEC７は、それぞれのソケ
ツト２−０ないし２−７まで延び、さらにそれら
のソケツトを介して付加カード５−０ないし５−
７まで延びる。１本のこうした線が活動化された
とき、関連するソケツトが空の場合、16進数値
FFFFがシステムに戻り、そのソケツトに関する
以後の動作を終了させる。しかし、ソケツトにカ
ードが入つている場合は、活動化された線がバス
１７上の追加アドレス信号とともに、当該のカー
ド上の制御論理２２を条件づけて、当該のカード
および装置の種類を識別する上記のID信号を駆
動回路２０から送出させる。システムCPU８は
戻つたID信号を当該のスロツトに割り振られた
メモリ１０中の位置に記憶されているID値と比
較して、比較される値が同じかそれとも異なるか
を示す標識を設定する。この標識は、当該のスロ
ツトに関して講じるべき措置を決定する、その後
のプログラム処理の分岐条件として有効に働く。

今述べた標識が一致を示し、かつ他のすべての
スロツトの状態が変化しなかつた場合、その後の
プログラム処理は、メモリ１０の関連する位置に
現在記憶されているAD、PR、ＳおよびＯの値
を当該のカードに転送してレジスタ２１に記憶す
るだけである。その標識が不一致を表わし、かつ
送られたIDが当該スロツトにカードが入つてい
ることを示す場合、CPU８は送られたIDと他の
スロツトから収集された情報とを使つて、カード
資源の要求と代替を記述するフアイルを用いて当
該のカードに対する新しいAD、PR、Ｓおよび
Ｏ値の検索または生成あるいはその両方を行な
う。あらゆるカード値が設定された後、各カード
に対する値が順にまずメモリ１０の当該のスロツ
ト位置に、次いで当該のカード・レジスタ２１に
転送される。

不一致となるのは、問い合わせたソケツトの状
態が変わつたときである。メモリ１０内に記憶さ
れている、最後の電源切断時に空であつたソケツ
トに関するID値はFFFFであり、記憶されている
以前に占有されていたソケツトに関するID値は、
最後にそのスロツトを占有したカードのID値で
ある。すなわち、カードが以前に空いていたスロ
ツトに挿入されたり、異なるIDをもつカードと
交換された場合は、不一致となり、システムは、
対応するカードに対する新しいAD、PR、Ｓお
よびＯ値の検索または作成あるいはその両方を行
なう。

上述のように、システムは、すべてのソケツト
の状態が確認されるまで不一致の標識に対処でき
ない。これは、任意のカードに割り当てられた優
先順位レベルと、場合によつてはアドレスおよび
状態値が、他のスロツト内のカードに関係してい
るからである。アドレスおよび状態値が関係する
のは、装置の故障に備えて冗長バツクアツプを設
けるため、または装置容量を増加させるために、
同じ識別IDをもつ２枚のカードが同時に挿入さ
れているときである。後者の場合、状態値を使つ
て、通常システム動作中にバツクアツプ装置を非
活動状態にすることができ、また優先順位値を使
つて両方の装置を異なる優先順位レベルで完全に
動作させることができる。

好ましい実施例では、最高８枚の拡張機能用カ
ード５−０ないし５−７を収容できるように、モ
ジユール１０の８つのスロツト位置（30、31、32
の３つだけを示す）にシステム情報を記憶する。
各スロツト位置は４バイト幅であり、７枚の拡張
機能用カードでは28バイト幅である。カードID
は最初の２つのバイト内にあり、スイツチ（パラ
メータ）設定は最後の２つのバイト内にある。各
カード上の対応するIDおよびパラメータ・デー
タは、それぞれ駆動回路２０とレジスタ２１に入
つている。

第３図は、セツトアツプ・ルーチンの間にカー
ドIDを読み取り、レジスタ２１にパラメータを
記憶するのに使用される、ボード１と拡張機能用
カード５−７上のいくつかの論理を概略的に示
す。第３図で、各拡張機能用カード上のいくつか
の構成要素に割り当てられる16進数の入出力アド
レス値は、次の通りである。

096−ソケツト選択値（１バイト） 100、101−ID駆動回路２０（２バイト） 102、103−パラメータ・レジスタ２１（２バイ
ト） これらのアドレスは、「見かけ」アドレスであ
る。というのは、セツトアツプ動作中にスロツト
を介して入出力カードと構成要素にアクセスする
ためにCPU８がそれを使用するからである。ア
ドレス096は、カード選択値をスロツト・レジス
タ４０に記憶し、また診断中にその値を読み取る
ために、スロツト・アドレス復号器１４の論理
（ゲート３８，３９）を選択する。第３図のアド
レス線Ａ０とＡ１は、構成要素２０と２１を選択
するための下位アドレス値00、01、02および03を
供給し、アドレス線Ａ２上の論理１信号は最上位
デイジツト値１をもたらす。Ａ０，Ａ１およびＡ
２は第２図のアドレス・バス１７ｂの適切なビツ
ト線に接続される。

第３図は、第６図と第７図のセツトアツプ・ル
ーチンで使用される、スロツト・アドレス復号器
１４の論理およびカード５−７の制御論理２２の
一部をより詳細に示したものである。議論を簡単
にするため、一時に、すなわち１サイクルに２バ
イトのアドレツシングが利用可能であり、２バイ
トのデータ転送がバス上で行なわれると仮定す
る。すなわち、アドレス１０１の復号は、アドレ
ス１０１と１００の両方のバイトをゲートする。

スロツト・レジスタ４０は、アクセスされるス
ロツト（２−０ないし２−７）に対応する３ビツ
ト値（000−111）を記憶するようにプログラム制
御されている。復号回路４１は、この３ビツトの
２進値を、入力線４２上の信号によつてゲートさ
れたときだけ８線出力の値に変える。EC７など
の各出力線は、当該のソケツトを介してそのソケ
ツト中に保持されたカードに接続される。復号回
路４３は、セツトアツプ・ルーチン中に範囲0100
−0103のアドレスを復号すると、線４２上に出力
を発生してレジスタ４０中の値をゲートさせ、バ
ス１７の制御線１７ａの１本であるEC７などの
カード・セツトアツプ線上で出力（第４図参照）
を発生させる。

EC７上のこの出力は、ANDゲート４４と４５
に供給される。アドレス線Ａ２は、ゲート４４と
４５に接続されている。入出力読取り線IORの入
出力書込み線IOW（制御線１７ａから復号された
もの）は、それぞれゲート４４と４５に接続され
ている。ゲート４４からの出力線４６は、１対の
復号回路４７と４８に接続されている。ゲート４
５からの出力線４９は、復号回路５０に接続され
ている。復号器４８からの出力線５１は、ID駆
動回路２０に接続され、復号器５０からの出力線
５２は、パラメータ・レジスタ２１に接続されて
いる。

第７図のPOST（電源投入自己検査）セツトア
ツプ・ルーチンでは、IDがカード５−７から取
り出されているとき、CPU８はＡ２を負（論理
１）にし、Ａ１とＡ０を論理01（アドレス１０１）
にする。EC７は負である。（第４図）。IORが負
になると、ゲート４４は線４６上に出力を発生
し、それにより２０中のカードID値をデータ・
バス１７ｃにゲートさせる出力が線５１上に発生
される。CPU８は、このIDメモリ・モジユール
１０内の当該のスロツト位置にあるIDと比較す
る。IDが一致する場合、CPU８はスロツト位置
32（第１図）のパラメータ値をデータ・バス１７
ｃに転送し、Ａ２，Ａ１，Ａ０を論理111（アドレ
ス１０３）にする。その後すぐに、CPU８は
IOWを発行して、ゲート４５から線４９上に出
力を発生させる。これは線５２を介して復号器５
０からの出力をレジスタ２１にゲートして、バス
１７ｃ上のパラメータ値をレジスタ２１にロード
させる。復号器４７の出力５３は、診断ルーチン
で、パラメータ・レジスタ２１の出力をゲート５
４を介してバス１７ｃにゲートさせるのに使われ
る。

セツトアツプ・ルーチンに関して以上論じてき
たように、16進数FFFFのIDは、アドレスされた
ソケツトが空であるとき、ID取出し動作中に戻
される。この結果を実現する一つの方法が第３図
に示されている。IORサイクル中に、OR回路６
１を介するカード活動化線EC１ないしEC７のど
れか１本の線上の負信号とIOR上の負信号によつ
て、事前配線された回路６０が、ゲートされて、
バス１７をすべて「１」にする。カードが既にア
ドレスされたソケツト内にある場合、同時のその
IDがバス１７ｃにゲートされ、IDのすべての論
理０が、６０からの論理１を無効にして、バス１
７ｃ上で正確にIDを再発生する。

第３図の論理は、第６図および第７図の初期設
定セツトアツプおよびPOSTセツトアツプ・ルー
チン中、同様のやり方で使われる。

２枚の同じカード（同じID）が２個の入出力
スロツトに接続され、両者を活動化するのが望ま
しい場合は、一方のカードに標準入出力省略時ア
ドレスがある優先順位レベルで割り当てられ、も
う一方のカードには別の入出力アドレスが別の優
先順位レベルで割り当てられる。

第５図の論理は、診断ルーチンで、各カードが
適切にその関連する入出力アドレスに応答するか
どうかを確認するのに使われる。アドレス復号論
理２３は、適切な代替アドレス・フアクタADが
パラメータ・レジスタ２１に記憶され、かつ最下
位ビツトがオン（カードが活動状態）であると
き、バス１７ｂ上のアドレスが代替アドレスに対
応する場合、バス１７ｂ上のアドレスを復号す
る。同様に、優先順位復号回路５５は、バス１７
ａ上の優先順位値がレジスタ２１中のPRに等し
くカード活動化ビツトがオンである場合に出力を
発生する。論理２３と５５によつて出力が発生さ
れる場合、ANDゲート５６は、線５７上に帰還
信号を発生して、ボード１上のレジスタ５８中で
１ビツトをセツトする。CPU８は、プログラム
制御の下でレジスタ５８を読み取つて、１枚のカ
ードだけが適切に入出力代替アドレスに応答した
ことを知り、レジスタ５８をリセツトする。もう
一方の同一カード上の同じ回路は、省略時入出力
アドレスおよび適切な優先順位レベルに応答し
て、診断のためにレジスタ５８中の他のビツトを
セツトする。

【図面の簡単な説明】

第１図は、改良型システムのブロツク図であ
る。第２図は、バス構造の概略図である。第３図
は、セツトアツプ・ルーチンが利用するいくつか
の論理のブロツク図である。第４図は、第３図の
いくつかの論理のタイミング図である。第５図
は、入出力カードの選択が適切かどうか検査する
ために検査ルーチンが利用する論理のブロツク図
である。第６図および第７図は、本システムで使
用するセツトアツプ・ルーチンを簡略に例示した
流れ図である。 １……システム・ボード、２−０ないし２−７
……スロツト、５−０ないし５−７……カード、
８……中央演算処理装置、９，１０，１１……主
メモリ・モジユール、１２……直接メモリ制御装
置、１３……タイミング制御装置、１４……スロ
ツト・アドレス復号器、１６……電源、１７……
バス、１７ａ……制御線、１７ｂ……アドレス
線、１７ｃ……データ線、１８……バツクアツプ
用バツテリ、２０……駆動回路、２１……レジス
タ、２２……制御論理、２３……復号論理。

Claims (1)

1. 【特許請求の範囲】 １ 処理装置と、多様なタイプの周辺装置制御カ
   ードを接続可能な複数の入出力スロツトとを有す
   るデータ処理システムにおいて、前記カードはそ
   れぞれのカードのタイプに対応する識別値を固有
   に持ち、 前記システムに最後に電源が供給されたとき
   に、前記スロツトのそれぞれへ接続された前記カ
   ードの識別値及びパラメータ・データを、それぞ
   れの入出力スロツトに対応して割当てられたメモ
   リ位置に記憶する不揮発性メモリと、 前記システムへの電源が切断されそして再供給
   された後に、以前の前記システムの電源の切断か
   ら前記カードが加えられたか、取り外されたか又
   は動かされたかを判断するために、それぞれのス
   ロツトに接続された前記カードの識別値と、対応
   する不揮発性メモリ位置に記憶された識別値とを
   比較する手段と、 前記識別値の比較が一致の場合、パラメータ・
   データを新たに生成することなく、対応する前記
   メモリ位置に記憶されたパラメータ・データを前
   記カードに転送し記憶させる手段と、 を含むデータ処理システム。 ２ 周辺制御カードを交換可能に取付けられるス
   ロツトを持つデータ処理システムにおいて、該カ
   ードはそれが持つそれぞれのカードのタイプを示
   す特定の識別値を示す信号を送るための手段を有
   し、前記システムを自動的に構成するための方法
   であつて、 前記スロツトに関する情報を、不揮発性でラン
   ダム・アクセス可能な形式に記憶し、該情報は、
   前記システムが最後に電源が切断されたときのそ
   れぞれのスロツトに取付けられたカードの識別値
   と、該カードに独自に割当てられた入出力アドレ
   スに関する情報を含み、 前記システムの各電源投入に続いて前記スロツ
   トに質問し、各スロツトから返される、空の状態
   かまたはそれぞれのスロツトに現在取付けられた
   カードの識別信号のいずれかを示す識別信号を受
   信し、 前記不揮発形式に記憶されたそれぞれのスロツ
   トの識別値と前記識別信号を比較し、 識別信号と記憶された識別値との前記比較が適
   合する場合、不揮発形式に記憶されたアドレス関
   連情報を前記カードのレジスタへ転送し、 比較された信号と値が適合しない場合は新しい
   アドレス情報を生成し、該情報を前に記憶された
   アドレス情報及び識別値の代わりに、識別信号と
   ともに不揮発形式に記憶し、 前記新しいアドレス情報を、前記現在取付けら
   れているカードのレジスタへ転送する 前記方法。 ３ 独自のカード・タイプ及び識別値を有し、該
   識別値を転送する手段を持つカードを含むコンピ
   ユータ装置であつて、 (a) 前記カードが取付け可能なスロツトと、 (b) 前記スロツトに結合された前記カードの識別
   値とともに、前記スロツト及びそれに接続され
   たカードに関する構成情報を、前記スロツトに
   対応して予め決められた位置に記憶する不揮発
   性メモリ手段と、 (c) 前記カードに含まれ、かつ前記スロツトを介
   して前記不揮発性メモリに結合された、ソフト
   ウエアによつて調整可能なパラメータ記憶手段
   と、 (d) 前記不揮発性メモリと、前記スロツトを介し
   て前記カードとに結合された構成手段とを有
   し、該構成手段は、前記装置が最後に電源切断
   されてから装置構成の変化がなければ、前記構
   成情報を前記不揮発性メモリ手段の予め定めら
   れた位置から、前記ソフトウエアで調整可能な
   パラメータ記憶手段に自動的に転送し、それに
   よつて前記パラメータ記憶手段に自動的にセツ
   トすることを特徴とするコンピユータ装置。