JPH0562785B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明はデータ処理システムに関し、さらに具
体的にはそのようなシステムの拡張を簡単にする
ための装置に関するものである。

Ｂ 従来技術とその問題点 画像表示装置、フロツピ・デイスク・データ記
憶装置、プリンタ通信機構、電話管理システム等
のシステム周辺モジユールを付加することによ
り、個々の需要または要求に合わせてコンピユー
タ・システムを構成することはよく行なわれる。

コンピユータ・システムに新しい機能を追加す
るには、コンピユータ・ボードの使用可能なスロ
ツトにインターフエース回路カードを挿入する必
要がある。しかし、「モジユールの追加」または
除去が行なわれるたびに、その後で、制御プロセ
ツサが、ボード上に挿入されたすべてのインター
フエース・カードに別々にアドレスすることがで
きなければならない。

アドレス割当ての問題は、以前から知られてお
り、様々な解決策が考案されてきた。

従来技術の第１の解決方法では、制御プロセツ
サがカードと連絡したいとき、スロツト間での物
理的位置にかかわらずインターフエース回路にア
ドレスできるように、各インターフエース回路カ
ードが復号回路を備えている。その装置を第２図
に示す。制御プロセツサは、アダプタ／カード１
０５が接続されているアドレス・バス１０６を介
してアドレスを生成する。そのアダプタは、スイ
ツチまたはストラツプ１０１〜１０３等によりパ
ーソナライズされる。２つのアドレスが一致した
場合、比較機構１０４はリード線１０７によつて
カードの選択を可能にする。その主な欠点は、導
入時に手動操作が必要なことであり、そのための
構成上の誤りを生じる恐れがあることである。ま
た、詳細な顧客用のドキユメンテーシヨン・パン
フレツトが必要であり、かつ複雑な保守操作も必
要である。この方法では、コンピユータ・システ
ムのユーザが、復号回路を備えていない２枚の類
似したカードを挿入することもできな。パーソナ
ル・コンピユータでは、たとえば、SDLC（直列
データ・リンク制御装置）アダプタにストラツプ
またはスイツチがないので、このアダプタは独自
のアドレスを有し、従つて、この形式のカードが
１枚しか挿入できない。

従来技術の第２の解決方法は、導入時に手動操
作は要らないが、スイツチまたはストラツプがボ
ード上に配置されていることを別にすると、同じ
原理に基いている。各スロツトに特有のビツト構
成を復号することにより、それぞれのアドレスが
決定される。この機能は、手動操作は要らないも
のの、新たな欠点がある。アドレスをボードの物
理スロツトから供給しなければならないので、コ
ンピユータ・ボードは明らかに、この情報を供給
するように設計しなければならず、従つて、パー
ソナル・コンピユータのような小型コンピユー
タ・システムはその可能性が排除される。さら
に、この方法は、ボード上の物理的位置とは無関
係に１枚のインターフエース・カードをスロツト
に挿入することができなくなり、特有の復号手段
を持たない２枚の同じカード（例えば、２枚の記
憶拡張カード）が挿入できない。

順序付けられたスロツトの直列走査に影響を及
ぼす回路は、従来技術では、ある形の「デイジ
ー・チエーン」構成であつた。すべてのアダプタ
を介して連鎖された信号を使うと、各アダプタを
次々に主プロセツサと通信させ、異なるアドレス
を割り当てすることが可能になる。第３図にその
原理を示す。リード線２０３上のデイジー・チエ
ーン信号は、アダプタ・カード２００を通過し、
アダプタ・カード２００はその後優先権を次のア
ダプタ・カード２０１に与えることができ、以下
同様に進む。カード導入時に特別の処理を必要と
せず、任意のスロツトに挿入することができる。
しかし、このような構成では、空のスロツトがな
いこと、および本体マシンが優先順位情報を供給
するように設計されている必要があり、またボー
ドは、アドレス指定の初期制定期間中のみ含まれ
る各スロツトに関する入力および出力を有する特
定の信号を必要とする。

米国特許第4556953号は、複数の異なる、また
は同様なインターフエース回路カードを事前割当
てなしに幾つかのスロツトとのどれにも挿入でき
るようになつている装置を開示している。この装
置は、本体マシンがそのような機能を提供するよ
うに設計されていることを必要とし、特にカード
が挿入される特定の物理的位置にオプシヨン・カ
ードがあることを示す信号を伝送するための特別
なリード線を必要とする。従つて、その機能はパ
ーソナル・コンピユータ等の小型システムでは使
用できない。

Ｃ 問題点を解決するための手段 本発明は、ボードまたはインターフエース・カ
ードの手動操作を不要にし、保守の複雑さを軽減
し、費用の削減をもたらす。

本発明は、１枚または数枚の類似した、または
異なるカードを、ボード上での位置がどこであろ
うと使用可能なスロツトに挿入できるようにす
る。

本発明は、所定の優先順位を実現するためイン
ターフエース回路カードを特定のスロツトに配列
しなくてもすむようにし、活動インターフエー
ス・カード相互間に空のスロツトがあつてもよい
ようにする。

本発明は、パーソナル・コンピユータのような
小型システム等、元来上記機能が可能なようには
設計されていない、共通バスを有するコンピユー
タ・システムに対して、上記機能を提供する。

本発明は、ボード上のスロツトの位置がどこで
あろうと、また、同様に他のインターフエース・
カードが挿入されているかどうか、およびその性
質にかかわらず、コンピユータ・システムのユー
ザが新しいカードを使用可能な１つのスロツトに
挿入できるようにするという原理を実現したもの
である。

Ｄ 実施例 本発明は、主プロセツサとアダプタ間の自動ア
ドレス割当ておよび構成を可能にするものであ
る。第１図に本発明の原理を示す。基本システム
のマスタ・プロセツサ３０４は、データ・バス３
０５、アドレス・バス３０６および制御バス３０
７を介してインターフエース・カード３１０，３
２０および３３０と連絡する。インターフエー
ス・カード３１０は、プロセツサ３１１と２つの
レジスタ３１２および３１３を備えている。イン
ターフエース・カード３２０は、プロセツサ３２
１と２つのレジスタ３２２および３２３を備えて
いる。同様に、インターフエース・カード３３０
は、プロセツサ３３１と２つのレジスタ３３２お
よび３３３を備えている。明らかに、カード数は
３枚に限定されず、余分なカードを使用可能なス
ロツトの１つに挿入するだけで、ユーザの必要に
合わせて増やすことができる。記憶空間内で特定
の記憶領域がアダプタ用に予約されている。すべ
てのアダプタが‘AA'と呼ばれる特定の記憶領域
を有するものと仮定する（一般に、‘AA'の大き
さは約１キロバイトである）。ここまでは、アダ
プタ・カードはそれらの特有のアドレスをまだ持
たないので、どのアダプタ・カードも（異なる識
別や機能を備えていても）アドレスによつて区別
できない。初期設定シーケンスが開始し、各アダ
プタ・カードに一回に１枚ずつアドレスし、さら
に、必要ならば、アプリケーシヨン・プログラム
が要求する場合アダプタ・カードに特定のアドレ
スを再割当てする能力をマスタ・プロセツサ３０
４に与える。初期設定シーケンスは初期設定コマ
ンドで始まる。初期設定コマンドはどのアダプタ
にも共通な初期設定アドレスをアドレス・バス３
０６を介して伝送することでよく、それに対し
て、各アダプタは初期設定シーケスを実行するこ
とにより応答する。このシーケンスの間にすべて
のアダプタ３１０，３２０および３３０が記憶領
域‘AA'内のランダム・アドレスを計算する。こ
のランダム・アドレスは、カード上のプロセツ
サ、または、カードがプロセツサを備えていない
場合はハードウエア自体によつて計算することが
できる。たとえば、アダプタ３１０によつて選択
されたアドレスWXYZは、レジスタ３１２に記
憶されるそれ自体のアドレスになり、アドレス・
バス３０６を復号するのに使用される。同様に、
アダプタ３２０（または３３０）は、レジスタ３
２２（または３３３）にアドレスW′X′Y′Z′（また
はW″X″Y″Z″）を記憶する。

次にマスタ・プロセツサ３０４が、記憶領域‘
AA'内の可能なすべてのアドレスを走査する。ア
ドレス・カードによつて選択されなかつたアドレ
スが走査されたときは、どのアダプタも応答せ
ず、従つて、マスタ・プロセツサ３０４は何も読
み取らない。（データ・バスがトライステートで
ある場合は、FFFFが読み取られる。） アダプタ３１０によつて選択されたアドレス
WXYZに走査が進むと、マスタ・プロセツサ３
０４の読取り命令に対する応答としてアダプタが
その値を送り戻す。アダプタの存在、カード入出
力のようなカードの存在を示すために他の信号が
使用される。

全記憶領域‘AA'についての走査が終ると、マ
スタ・プロセツサ３０４は通常、挿入されたカー
ドの数と同数の応答を得る。

万一、２つ以上のアダプタが同一のランダム・
アドレスを選択した場合、同じアドレスを有する
アダプタが同時に応答するので、受信された応答
の数はその構成内のアダプタ数よりも少なくな
る。マスタ・プロセツサ３０４は、初期設定コマ
ンドをすべてのアダプタに再度書き込むことによ
り、手順を再始動する。その手順は、各アダプ
タ・カードが異なるランダム・アドレスを有する
限り、続ける。

マスタ・プロセツサ３０４が、各アダプタ・カ
ードによつて選択された特定のアドレスを知つて
いるとき、各カードに別々にアドレス指定するこ
とができる。特に、マスタ・プロセツサ３０４は
カードの識別子を読み取つて、SDLCカード、フ
ロツピ・デイスク、インターフエース・カード等
の種類を判定することができる。

マスタ・プロセツサ３０４はまた、（必要なら
ば）アプリケーシヨン・プログラムの要求に応じ
て各アダプタに対し新しいアドレスを再割当てす
ることができる。これらの新しいアドレスは、レ
ジスタ３１３，３２３および３３３に記憶され
る。こうして最終的に構成テーブルが作成され
る。

第４図に、本発明の好ましい実施例の一例をさ
らに詳しく示す。前述のように、マスタ・プロセ
ツサ３０４はアドレス・バス３０６、データ・バ
ス３０５および制御バス３０７を介してインター
フエース・カード３１０と連絡する。制御バス３
０７は、書込みパルスWRおよび読取りパルス
RDを発生する。

インターフエース・カード３１０は、アドレ
ス・バス４０６、データ・バス４０４および制御
バス４０５を介して通信を行なうスレーブ・プロ
セツサ３１１を含んでいる。制御リード線４１３
はこれらのバスを使用禁止（高インピーダンス
値）にさせる。PROM４６０は、後述するすべ
ての操作の順序づけ用の、特に初期設定シーケン
ス用のプロセツサ３１１の制御プログラムを記憶
する。

この特定の実施例では、２つのレジスタ３１２
および３１３はレジスタ４０１にまとめてあり、
従つて、再割当て処理が実行される場合、プロセ
ツサ３が選択した以前のアドレスに新しいアドレ
スが取つて変わる。

初期設定シーケンスの始めに、スレーブ・プロ
セツサ３１１は、たとえば、ランダム・アドレス
WXYZを計算する。次に、ランダム・アドレス
WXYZの値が、バス４０６を介して伝送され、
バス４０６はアドレス・レジスタ４０１のアドレ
スを運ぶ。そのアドレスは、デコーダ４０２で復
号される。デコーダ４０２は、制御リード線４０
７を付勢して、制御バス４０５から到来する書込
みパルスWRをANDゲータ４０３を通過させる。
書込みパルスWRは、アドレス・レジスタ４０１
の書込み入力線に接続されたORゲート４０８に
伝送される。データ・バス４０４によつて運ばれ
たWXYZの値は、最終的にアドレス・レジスタ
４０１に記憶される。

このステツプで、検査のために必要ならば、ア
ドレス・レジスタ４０１の内容を、制御バス４０
５上の読取りコマンドを用いてゲート４４０を介
してスレーブ・プロセツサ３１１が読み取ること
ができる。値WXYZは、自動的に比較回路４１
０に送られる。レジスタ４０１からの出力は、リ
ード線４１１によつて遅延回路４０９に入力さ
れ、遅延時間後に比較回路４１０のＸ入力に伝送
される。

ORゲート４３０は、制御バス３０７上に読取
り信号RDまたは書込み信号WRが発生したとき、
比較回路４１０を付勢する。

マスタ・プロセツサ３０４に対するこの特定ア
ダプタ３１０のアドレスは、このときまでに
WXYZになつている。要するに、アドレス・レ
ジスタ４０１は、異なる２つのアドレスによつて
アクセス可能である。アドレス・レジスタ４０１
には、スレーブ・プロセツサ３１１が所定の固定
アドレスを用いてデコーダ４０２を介してアドレ
ス指定することができる。マスタ・プロセツサ３
０４もスレーブ・ブロセツサ３１１で計算された
ランアム・アドレスWXYZにより比較回路４１
０を介して、アドレス・レジスタ４０１にアドレ
ス指定することができる。初期設定の最初のステ
ツプの終りまでに、各アダプタはそれ自体のラン
ダム・アドレスを計算し終えている。

次に、マスタ・プロセツサ３０４は、一連の読
取りコマンドを用いて、割り当てられた記憶領域
‘AA'内の可能なすべてのアレスを走査する。値
WXYZがアドレス・バス３０６を介して伝送さ
れるときは、値WXYZはドライバ４１２を介し
て直ちに比較回路４１０に送られる。比較回路４
１０に対する２つの入力ＸとＹの値は等しいの
で、制御リード線４１３および４１４が付勢され
る。制御リード線４１３は、付勢されると、バス
４０４，４０５，４０６を使用禁止にする。

制御リード４１４は、制御バス３０７を介して
マスタ・プロセツサ３０４から到来する読取りパ
ルスRDをANDゲート４１５を介して伝送させ
る。ゲート４１５の出力は、ドライバ４１７を有
効化して、レジスタ４０１の出力をデータ・バス
３０５に伝送させる。従つて、マスタ・プロセツ
サ３０４は、そのアドレスが少なくとも１つのア
ダプタによつて選択されたことをマスタ・プロセ
ツサ３０４に教える読取りコマンドに対する応答
として、アダプタのランダム・アドレスWXYZ
を、そのデータ・バス３０５上で読み取ることが
できる。マスタ・プロセツサ３０４は、すべての
アダプタが選択したアドレスの数と値を知る。２
個以上のアダプタが同一アドレスを選択した場
合、応答数は、挿入されたカード数よりも少なく
なる。この場合は、各アダプタに対して異なるア
ドレスを得るため、新しい初期設定シーケンスが
実行される。

この初期設定シーケンスの終りで、マスタ・プ
ロセツサ３０４は、選択されたランダム・アドレ
スを知つており、従つて、各アダプタに別々にア
ドレス指定することができる。ユーザまたはプロ
グラム・アプリケーシヨンの要求に応じて、新し
いアドレスを各インターフエース・カードに再割
当てする必要がある。カードの再割当てを行なう
と、アプリケーシヨン・プログラムが、初期設定
シーケンスで選択された前のランダム・アドレス
とは無関係に、インターフエース・カードにアド
レス指定することが可能になる。

アダプタにアドレスを再割当てするには、マス
タ・プロセツサ３０４がこの新しいアドレスを次
のようにアドレス・レジスタ４０１に書込む。第
１の期間中に、マスタ・プロセツサ３０４は、ア
ドレス・バス３０６を介して運ばれるランダム・
アドレスWXYZで、インターフエース・カード
３１０にアドレス指定する。比較回路４１０の入
力ＸおよびＹが等しければ、リード線４１３およ
び４１４が付勢される。制御リード線４１３はバ
ス４０４，４０５および４０６を無効化する。制
御リード線４１４はANゲート４１５および４１
６を付勢する。INITリード線４５０は、マス
タ・プロセツサ３０４または内部ハードウエアで
制御され、ANDゲート４１５および４１６に接
続されている。INITリード線４５０は、初期設
定シーケンスが実行されるときレジスタ４０１を
ロツクするために使用される。

第２の期間中に、マスタ・プロセツサ３０４
は、新しいアダプタ・アドレスをデータ・バス３
０５を介して伝送し、書込みパルスWRを制御バ
ス３０７を介して送る。ANDゲート４１６はオ
ンにセツトされ、バス・レシーバ４１８を付勢す
る。データ・バス３０５は、高インピーダンス状
態であつたスレーブ・データ・バス４０４とドツ
ト接続される。ANDゲート４１６またはORゲー
ト４０８を付勢し、ORゲート４０８は新しいカ
ード・アドレスの値をアドレス・レジスタ４０１
に記憶させる。記憶された値は、次に遅延回路４
０９を介して比較回路４１０のＸ入力に伝送され
る。この遅延は、リード線４１４上に、従つて、
ORゲート４０８の出力線に十分大きなパルスを
確保するために必要である。この遅延回路４０９
の代りに、論理マルチプレクサを使つてもよい。
値ＸとＹはこのとき異なつているので、比較結果
は一致せず、ゲート４１５，４１６および４１８
は低レベルになる。この再割当てシーケンスの終
りに、アドレス・レジスタ４０１に新しいアドレ
スが記憶され、従つて、上述のようにカードにア
ドレスするためにマスタ・プロセツサ３０４がそ
れを使用できる。

通常通り、アダプタ・アドレスは、アドレスの
上記ビツトから成り、アダプタ内にそれぞれのレ
ジスタを選択するには下位ビツトが使用されるこ
とに留意すべきである。

アダプタはまた、アダプタの種類（SDLCカー
ド、フロツピ・デイスク・インターフエース・カ
ード、プリンタ・カード等）に特有の識別子レジ
スタを有する。初期設定シーケンス中にこの識別
子レジスタを読むことにより、マスタ・プロセツ
サ３０４は、どの種類のアダプタが特定のランダ
ム・アドレスに対応するかを判定し、従つて、識
別子レジスタとカードの性質とに応じて新しいア
ドレス指定ステツプを遂行することができる。こ
れは、自動構成テーブルを作成し、従つて、初期
設定シーケンス中に計算された前のランダム・ア
ドレスがどうであれ、アプリケーシヨン・プログ
ラムが各カードにアドレスできるようにする方法
である。

通常遅延回路４０９とアドレス・レジスタ４０
１を除いて、第４図に示すすべてのモジユール
は、共通のインターフエース・カード上に既にあ
り、従つて、あまり追加費用をかけずに、将来使
用するカードで本発明が実施できることに留意す
べきである。

【図面の簡単な説明】

図面の簡単な説明、第１図は本発明の原理を簡
単に示したブロツク・ダイヤグラムである。第２
図は従来技術で知られている、カード上に配置さ
れたスイツチまたはストラツプを用いてカードを
識別する方法の原理を示すブロツク・ダイヤグラ
ムである。第３図は、従来技術で知られている、
デイジー・チエーン信号を用いたカード識別の方
法を示すブロツク・ダイヤグラムである。第４図
は、本発明の原理による好ましい実施例の詳細な
ブロツク・ダイヤグラムである。

Claims (1)

1. 【特許請求の範囲】 １ バスと、 このバスに接続されたプロセツサと、 前記バスに接続され、前記プロセツサと通信す
   るインターフエース・カードとを備え、 前記インターフエース・カードは、 前記インターフエース・カードが特有アドレス
   を得るように初期設定シーケンス中、ランダム・
   アドレスを計算し、かつ前記ランダム・アドレス
   を使用して、前記プロセツサが前記インターフエ
   ース・カードをアドレス指定するために前記バス
   上のアドレスを復号するデコード手段を含み、 前記デコード手段は、 初期設定シーケンス中、特定な記憶領域内のラ
   ンダム・アドレスを選択する手段と、 前記選択されたランダム・アドレスと前記バス
   上のアドレスとを比較する手段と、 前記バス上のアドレスが前記選択されたランダ
   ム・アドレスと比較される場合前記インターフエ
   ース・カードのアドレス指定を実行する手段とか
   らなることを特徴とするデータ処理システム。