JPS63262747A - マルチプロセツサシステムにおけるタイマ自動初期設定方式 - Google Patents
マルチプロセツサシステムにおけるタイマ自動初期設定方式Info
- Publication number
- JPS63262747A JPS63262747A JP62096642A JP9664287A JPS63262747A JP S63262747 A JPS63262747 A JP S63262747A JP 62096642 A JP62096642 A JP 62096642A JP 9664287 A JP9664287 A JP 9664287A JP S63262747 A JPS63262747 A JP S63262747A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- processor
- cpr
- processors
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011423 initialization method Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract 1
- 101710098555 NADPH-cytochrome P450 reductase 1 Proteins 0.000 description 13
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 201000009841 cataract 21 multiple types Diseases 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 101150046305 cpr-1 gene Proteins 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
一般の複数プロセッサシステムでは、ハードウェアタイ
マ（ハード時計）は、システム全体に１つだけ設けられ
、各プロセッサは、それぞれハードウェアタイマをアク
セスして時計情報を得、初期設定を行っているが、特定
の１台のプロセッサにハード時計からの時計情報を保持
させて更新させ、他のプロセッサから、初期設定要求に
よる指令をう゛けると、特定プロセッサが保持する時計
情報を与えて初期設定し、また特定プロセッサで初期設
定要求が発生すると、ハードウェアタイマの時計情報に
より初期設定をするようにした。
マ（ハード時計）は、システム全体に１つだけ設けられ
、各プロセッサは、それぞれハードウェアタイマをアク
セスして時計情報を得、初期設定を行っているが、特定
の１台のプロセッサにハード時計からの時計情報を保持
させて更新させ、他のプロセッサから、初期設定要求に
よる指令をう゛けると、特定プロセッサが保持する時計
情報を与えて初期設定し、また特定プロセッサで初期設
定要求が発生すると、ハードウェアタイマの時計情報に
より初期設定をするようにした。
本発明は、複数のプロセッサにより構成された制御シス
テムのプロセッサ個別のタイマ自動初期設定方式に関し
、特に複数プロセッサから成る電子交換システムで、プ
ロセッサ間にまたがる通話の料金を正しく精算するため
の時間情報を、ハードウェアタイマ間欠障害後にプロセ
ッサ個別再開が発生しても、他のプロセッサと同じ時間
情報に初期設定するために有用なタイマ自動初期設定方
式に関する。
テムのプロセッサ個別のタイマ自動初期設定方式に関し
、特に複数プロセッサから成る電子交換システムで、プ
ロセッサ間にまたがる通話の料金を正しく精算するため
の時間情報を、ハードウェアタイマ間欠障害後にプロセ
ッサ個別再開が発生しても、他のプロセッサと同じ時間
情報に初期設定するために有用なタイマ自動初期設定方
式に関する。
？３ｆＲのプロセッサで構成される制御システムにおい
ては、プロセッサ個別の初期設定要求（リセット時など
）が発生すると、そのプロセッサの時間情報を、タイマ
に基づいて再設定（初期設定）する必要がある。
ては、プロセッサ個別の初期設定要求（リセット時など
）が発生すると、そのプロセッサの時間情報を、タイマ
に基づいて再設定（初期設定）する必要がある。
従来のプロセッサ個別のタイマ自動初期設定方式の構成
を第３図に示す。
を第３図に示す。
図中、ＭＰＲはメインプロセッサ、ＣＰＲ−Ｔ。
ＣＰＲ−ＩＩはサブプロセッサ、１はハードウェアタイ
マＨＴでサブプロセッサＣＰＲ−Ｉにだけ設けられ、２
〜５は各プロセッサにそれぞれ備えられた装置で、２は
中央制御装置ＣＣ，３はチャネル制御装置ＣＨＣ，４は
チャネル・ツウ・チャネルアダプタＯＣＡ、５は主記憶
装置ＭＭ、６は通信制御装置ＴＣ，７はソフトウェアタ
イマＳＴ。
マＨＴでサブプロセッサＣＰＲ−Ｉにだけ設けられ、２
〜５は各プロセッサにそれぞれ備えられた装置で、２は
中央制御装置ＣＣ，３はチャネル制御装置ＣＨＣ，４は
チャネル・ツウ・チャネルアダプタＯＣＡ、５は主記憶
装置ＭＭ、６は通信制御装置ＴＣ，７はソフトウェアタ
イマＳＴ。
８はタイマモード（ハードウェアタイマ又はソフトウェ
アタイマ）切換えスイッチＴＭ、９はハードウェアタイ
マを読み出すためスピーチバス制御装置ｓｐｃである。
アタイマ）切換えスイッチＴＭ、９はハードウェアタイ
マを読み出すためスピーチバス制御装置ｓｐｃである。
第３図の各サブプロセッサＣＰＲ−１，ＣＰＲ−■は、
具体的には電子交換機の一定容量の通話回路網を制御す
るための呼処理装置（コール・プロセッサ）であり１通
話回路網の最小構成を１台のサブプロセッサで制御を行
い２通話回線の規模の拡大に応じて基本構成を増設（ビ
ルディング・ブロック）して分散処理を行い、メインプ
ロセッサは保守、運用やマン・マシン・インタフェース
等の処理をする。ハードウェアタイマ１は、システム最
小構成から任意台数の拡張構成まで、どの場合もシステ
ムに１個だけ設けられ、各プロセッサはこれを共用する
。
具体的には電子交換機の一定容量の通話回路網を制御す
るための呼処理装置（コール・プロセッサ）であり１通
話回路網の最小構成を１台のサブプロセッサで制御を行
い２通話回線の規模の拡大に応じて基本構成を増設（ビ
ルディング・ブロック）して分散処理を行い、メインプ
ロセッサは保守、運用やマン・マシン・インタフェース
等の処理をする。ハードウェアタイマ１は、システム最
小構成から任意台数の拡張構成まで、どの場合もシステ
ムに１個だけ設けられ、各プロセッサはこれを共用する
。
従来装置において、各プロセッサは時間情報を通話時間
（開始時間、終話時間等）を知るためや。
（開始時間、終話時間等）を知るためや。
端末に時間表示するためなど、各種の用途に利用される
。
。
そのために、基本となる時間情報を与えるサブプロセッ
サＣＰＲ−Ｉのハードウェアタイマ１に。
サＣＰＲ−Ｉのハードウェアタイマ１に。
各プロセッサがチャネル制御装置ＣＨＣ３，チャネル・
ツウ・チャネルアダプタＣＣＡ４等を介してアクセスし
９時間情報を得て、ソフトウェアタイマＳＴ７にセット
し、以後各プロセッサはそれぞれの周期的なりロックに
よりソフト的に時間更新を行う。そして、各プロセッサ
の時間情報に不一致が生じないように、ハードウェアタ
イマ１を一日に何回かアクセスして補正を行う（初期設
定要求による）。
ツウ・チャネルアダプタＣＣＡ４等を介してアクセスし
９時間情報を得て、ソフトウェアタイマＳＴ７にセット
し、以後各プロセッサはそれぞれの周期的なりロックに
よりソフト的に時間更新を行う。そして、各プロセッサ
の時間情報に不一致が生じないように、ハードウェアタ
イマ１を一日に何回かアクセスして補正を行う（初期設
定要求による）。
このシステムにおいて、タイマを初期設定する場合、各
プロセッサは、ＣＰＲ−Ｉのハードウェアタイマ１を読
み取って、それぞれ自己のソフトウェアタイマＳＴ７に
記憶している。
プロセッサは、ＣＰＲ−Ｉのハードウェアタイマ１を読
み取って、それぞれ自己のソフトウェアタイマＳＴ７に
記憶している。
たとえば、第３図において、サブプロセッサＣＰＲ−Ｉ
Ｉでプロセッサ個別の初期設定再開が発生すると、この
ＣＰＲ７ｎの初期設定再開の指令は。
Ｉでプロセッサ個別の初期設定再開が発生すると、この
ＣＰＲ７ｎの初期設定再開の指令は。
通信制御装置６から点線の経路で矢印の向きに伝送され
、最初にメインプロセッサＭＰＲを経由し。
、最初にメインプロセッサＭＰＲを経由し。
次にＣＰＲ−１に達し、そこからハードウェアタイマ１
にアクセスしてその時間情報を読み取る。
にアクセスしてその時間情報を読み取る。
読み取られた時間情報は、指令が与えられた経路を逆に
たどってＣＰＲ−Ｉｆに送られ、そのソフトウェアタイ
マＳＴ７に設定される。
たどってＣＰＲ−Ｉｆに送られ、そのソフトウェアタイ
マＳＴ７に設定される。
上記のように、従来技術では、プロセッサ個別の初期設
定再開が発生すると、各プロセッサが個々に共通のハー
ドウェアタイマを読み出して、自プロセッサのソフトウ
ェアタイマを初期設定するので、ハードウェアタイマの
障害や、ハードウェアタイマへのパスの障害（ＣＰＲ−
Ｉのダウン等）など（ハードウェアタイマの間欠障害と
いう）が一定時間発生すると、システムのタイマモード
は、ソフトウェアタイマモードに移行して動作する。
定再開が発生すると、各プロセッサが個々に共通のハー
ドウェアタイマを読み出して、自プロセッサのソフトウ
ェアタイマを初期設定するので、ハードウェアタイマの
障害や、ハードウェアタイマへのパスの障害（ＣＰＲ−
Ｉのダウン等）など（ハードウェアタイマの間欠障害と
いう）が一定時間発生すると、システムのタイマモード
は、ソフトウェアタイマモードに移行して動作する。
この後ハードウェアタイマの間欠障害が自然回復してか
ら、あるプロセッサから初期設定再開が発生すると、タ
イマ自動初期設定は、ハードウェアタイマ読み出しが正
常に実行可能になるので。
ら、あるプロセッサから初期設定再開が発生すると、タ
イマ自動初期設定は、ハードウェアタイマ読み出しが正
常に実行可能になるので。
８亥ブロセフサのみハードウェアタイマモードに初期設
定されることになる。
定されることになる。
このため、そのプロセッサのタイマモードが他のプロセ
ッサのタイマモードと不一致となり１時間情報も必ずし
も一致しなくなるという問題が生じていた。特に、この
システムが交換機の制御に用いられる場合、複数のプロ
セッサ間にまたがる通話料金の算定の基礎となる通話時
間が不正確なものとなり、誤課金になるという問題が生
じていた。
ッサのタイマモードと不一致となり１時間情報も必ずし
も一致しなくなるという問題が生じていた。特に、この
システムが交換機の制御に用いられる場合、複数のプロ
セッサ間にまたがる通話料金の算定の基礎となる通話時
間が不正確なものとなり、誤課金になるという問題が生
じていた。
本発明は、ハードウェアタイマとは別に、メインプロセ
ッサにマスタータイマを設け、このマスタータイマを、
ハードウェアタイマモードとソフトウェアタイマモード
のいずれのタイマモードにおいても常にシステムの標準
時刻とし、各サブプロセッサはこのマスタータイマを基
準にしてそれぞれのスレーブタイマを初期設定すること
により。
ッサにマスタータイマを設け、このマスタータイマを、
ハードウェアタイマモードとソフトウェアタイマモード
のいずれのタイマモードにおいても常にシステムの標準
時刻とし、各サブプロセッサはこのマスタータイマを基
準にしてそれぞれのスレーブタイマを初期設定すること
により。
各プロセッサ間で異なるタイマモードに初期設定される
ことがないようにするものである。
ことがないようにするものである。
第１図は本発明の原理的構成を示し、ＭＰＲはメインプ
ロセッサ（特定プロセッサとする）、ＣＰＲ−１，ＣＰ
Ｒ−Ｉ［はそれぞれのサブプロセッサ１０，１１．１２
は中央制御装置ＣＣ，１３は仝 ハードウェアタイマＨＴ、１４．１５．１６はプロセッ
サ間の通信手段、１７，２２．２５は主記憶装置ＭＭ、
１Ｂはマスタータイマ（ＭＴ）初期設定手段、１９，２
３．２６はスレーブタイマ（ＳＴ）初期設定手段、２０
はマスタータイマＭＴ、２１はタイマモード（ＴＭ）切
換えスイッチ。
ロセッサ（特定プロセッサとする）、ＣＰＲ−１，ＣＰ
Ｒ−Ｉ［はそれぞれのサブプロセッサ１０，１１．１２
は中央制御装置ＣＣ，１３は仝 ハードウェアタイマＨＴ、１４．１５．１６はプロセッ
サ間の通信手段、１７，２２．２５は主記憶装置ＭＭ、
１Ｂはマスタータイマ（ＭＴ）初期設定手段、１９，２
３．２６はスレーブタイマ（ＳＴ）初期設定手段、２０
はマスタータイマＭＴ、２１はタイマモード（ＴＭ）切
換えスイッチ。
２４．２７はスレーブタイマＳＴを示し９点線は各プロ
セッサＭＰＲ，ＣＰＲ−ｒ及びＣＰＲ−ＩＩの境界を示
す。
セッサＭＰＲ，ＣＰＲ−ｒ及びＣＰＲ−ＩＩの境界を示
す。
メインプロセッサＭＰＲで個別の再開が発生しタイマ初
期設定の指令が発生すると主記憶装置１７のＭＴ初期設
定手段１８から、中央制御装置ＩＯ，プロセッサ間通信
手段１４．１５を介してサブプロセッサＣＰＲ−１へ指
令が与えられ、そこでハードウェアタイマ１３の内容を
読み取り、その時間情報は同じ経路を逆に戻ってＣＰＲ
−ＩからメインプロセッサＭＰＨに供給され、ＭＴ初期
設定手段１８によりマスタータイマ２０に設定される。
期設定の指令が発生すると主記憶装置１７のＭＴ初期設
定手段１８から、中央制御装置ＩＯ，プロセッサ間通信
手段１４．１５を介してサブプロセッサＣＰＲ−１へ指
令が与えられ、そこでハードウェアタイマ１３の内容を
読み取り、その時間情報は同じ経路を逆に戻ってＣＰＲ
−ＩからメインプロセッサＭＰＨに供給され、ＭＴ初期
設定手段１８によりマスタータイマ２０に設定される。
サブプロセッサＣＰＲ−１，ＣＰＲ−ＩＩはそれぞれ、
スレーブタイマ（ＳＴ）２４．２７を備え１個別再開が
発生すると、それぞれ個別のＳＴ初期設定手段２３．２
６により個別に初期設定の指令が発生され、プロセッサ
間通信手段１５゜１６を介してメインプロセッサＭＰＲ
にアクセスし、ＳＴ初期設定手段１９を介してマスター
タイマ２０の時間情報を読み取り、中央制御装置１０か
ら初期設定の指令を発生したサブプロセッサに送られ、
・ツウ・応するスレーブタイマ２４．２７に°その時間
情報が設定され、マスタータイマ２０に同期化される。
スレーブタイマ（ＳＴ）２４．２７を備え１個別再開が
発生すると、それぞれ個別のＳＴ初期設定手段２３．２
６により個別に初期設定の指令が発生され、プロセッサ
間通信手段１５゜１６を介してメインプロセッサＭＰＲ
にアクセスし、ＳＴ初期設定手段１９を介してマスター
タイマ２０の時間情報を読み取り、中央制御装置１０か
ら初期設定の指令を発生したサブプロセッサに送られ、
・ツウ・応するスレーブタイマ２４．２７に°その時間
情報が設定され、マスタータイマ２０に同期化される。
各サブプロセッサでは１個別に再開が発生すると、メイ
ンプロセッサＭＰＨのマスタータイマ２０を読み取って
そのスレーブタイマを初期設定する。
ンプロセッサＭＰＨのマスタータイマ２０を読み取って
そのスレーブタイマを初期設定する。
本発明の実施例の構成を第２図にデす。
第２図において、ＭＰＲはメインプロセッサ。
ＣＰＲ−１，ＣＰＲ−ｎはそれぞれサブプロセッサを表
し、各プロセッサの境界は２点鎖線で区切られている。
し、各プロセッサの境界は２点鎖線で区切られている。
３０．３１．３２は中央制御装置ＣＣｌ３３はハードウ
ェアタイマＨＴ、３４，３５゜３６はチャネル制御装置
ＣＨＣ，３７〜４０はチャネル・ツウ・チャネルアダプ
タＣＣＡ、４］はスピーチバス制御装置ＳＰＣ，４２，
４３，４４は主記憶装置ＭＭ、４５，５０．５４はマス
タータイマ初期設定手段Ａ、４６，４９．５３はスレー
ブタイマ初期設定手段Ｂ、４７はマスタータイマ（ＭＴ
）、４８，５２．５６はタイマモード（ＴＭ）切換えス
イッチ、５１．５５はスレーブタイマ（Ｓ Ｔ）を表す
。
ェアタイマＨＴ、３４，３５゜３６はチャネル制御装置
ＣＨＣ，３７〜４０はチャネル・ツウ・チャネルアダプ
タＣＣＡ、４］はスピーチバス制御装置ＳＰＣ，４２，
４３，４４は主記憶装置ＭＭ、４５，５０．５４はマス
タータイマ初期設定手段Ａ、４６，４９．５３はスレー
ブタイマ初期設定手段Ｂ、４７はマスタータイマ（ＭＴ
）、４８，５２．５６はタイマモード（ＴＭ）切換えス
イッチ、５１．５５はスレーブタイマ（Ｓ Ｔ）を表す
。
システムの一斉初期設定は、まずメインプロセッサＭＰ
Ｒが最初に立ち上がり１次に各サブプロセッサＣＰＲ−
１，ＣＰＲ−ＩＩが立ち上がる。
Ｒが最初に立ち上がり１次に各サブプロセッサＣＰＲ−
１，ＣＰＲ−ＩＩが立ち上がる。
このサブプロセッサＣＰＲ−Ｉの再開した通知を、メイ
ンプロセッサＭＰＲが受は取るとマスタータイマの自動
初期設定手段Ａ（４５）が動作する。これによりハード
ウェアタイマ読み取り設定の指令が発行され、第２図の
点線の経路■のように、中央処理装置３０．チャネル制
御装置３４゜チャネル・ツウ・チャネルアダプタ３７．
３８等を介して、サブプロセッサＣＰＲ−１の中央処理
装置３１に与えられる。
ンプロセッサＭＰＲが受は取るとマスタータイマの自動
初期設定手段Ａ（４５）が動作する。これによりハード
ウェアタイマ読み取り設定の指令が発行され、第２図の
点線の経路■のように、中央処理装置３０．チャネル制
御装置３４゜チャネル・ツウ・チャネルアダプタ３７．
３８等を介して、サブプロセッサＣＰＲ−１の中央処理
装置３１に与えられる。
ＣＰＲ−１では、ハードウェアタイマ３３のその時の時
計情報を読み取って、その内容を上記した指令の経路上
を逆方向に転送する。転送された時計情報は、メインプ
ロセッサＭＰＲのマスタータイマ４７に設定される。
計情報を読み取って、その内容を上記した指令の経路上
を逆方向に転送する。転送された時計情報は、メインプ
ロセッサＭＰＲのマスタータイマ４７に設定される。
次に、サブプロセッサＣＰＲ−１に個別の初期設定要求
が発生（ＣＰＲ−ｎより先に発生）すると、そのスレー
ブタイマ初期設定手段Ｂ４９からマスタータイマ読み取
り設定の指令が発行され。
が発生（ＣＰＲ−ｎより先に発生）すると、そのスレー
ブタイマ初期設定手段Ｂ４９からマスタータイマ読み取
り設定の指令が発行され。
第２図の１点鎖線■の経路により中央処理装置３１、チ
ャネル制御装置３５．チャネル・ツウ・チャネルアダプ
タ３８．３７等を介してメインプロセッサＭＰＲに送ら
れ、そこでスレーブタイマ初期設定手段Ｂ４６によりマ
スタータイマ４７の内容を読み取り、第２図の１点鎖線
■のサブプロセッサＣＰＲ−１への経路を通って転送さ
れて、スレーブタイマ５１に設定される。− サブプロセッサＣＰＲ−ｎに９個別のタイマ初期設定要
求が発生した場合にも、上記サブプロセッサＣＰＲ−１
の場合と同様の動作により、指令が第２図の１点鎖線■
の経路を通って転送され。
ャネル制御装置３５．チャネル・ツウ・チャネルアダプ
タ３８．３７等を介してメインプロセッサＭＰＲに送ら
れ、そこでスレーブタイマ初期設定手段Ｂ４６によりマ
スタータイマ４７の内容を読み取り、第２図の１点鎖線
■のサブプロセッサＣＰＲ−１への経路を通って転送さ
れて、スレーブタイマ５１に設定される。− サブプロセッサＣＰＲ−ｎに９個別のタイマ初期設定要
求が発生した場合にも、上記サブプロセッサＣＰＲ−１
の場合と同様の動作により、指令が第２図の１点鎖線■
の経路を通って転送され。
サブプロセッサＣＰＲ−ｎのスレーブタイマ５５にその
時のマスタータイマ４７の時間情報が設定される。
時のマスタータイマ４７の時間情報が設定される。
ハードウェアタイマが障害の場合、オンライン動作中の
スレーブタイマを持つサブプロセッサＣＰＲ−’ＩＩに
プロセッサ個別の初期設定要求が発生すると、第２図の
経路■により、システムの標準タイマであり常に正しい
値が保証されているメインプロセッサＭＰＨにあるマス
タータイマ４７を読み出して自己のスレーブタイマ５５
を初期設定するので、そのタイマモード５６が他のプロ
セッサタイマモード４８，５２と不一致になることはな
い。
スレーブタイマを持つサブプロセッサＣＰＲ−’ＩＩに
プロセッサ個別の初期設定要求が発生すると、第２図の
経路■により、システムの標準タイマであり常に正しい
値が保証されているメインプロセッサＭＰＨにあるマス
タータイマ４７を読み出して自己のスレーブタイマ５５
を初期設定するので、そのタイマモード５６が他のプロ
セッサタイマモード４８，５２と不一致になることはな
い。
また、マスタータイマ４７を持つメインプロセッサＭＰ
Ｒでの自動タイマ初期設定時点で、ハードウェアタイマ
３３の間欠障害が自然回復していた場合は、ハードウェ
アタイマモードに初期設定されるが、他のサブプロセッ
サＣＰＲ−Ｉのスレーブタイマ５１も一定周期でマスタ
ータイマ４７との同期（自動初期設定要求による読み出
し設定に基づく）をとっているので、自動的にハードウ
ェアモードに切り替わる。
Ｒでの自動タイマ初期設定時点で、ハードウェアタイマ
３３の間欠障害が自然回復していた場合は、ハードウェ
アタイマモードに初期設定されるが、他のサブプロセッ
サＣＰＲ−Ｉのスレーブタイマ５１も一定周期でマスタ
ータイマ４７との同期（自動初期設定要求による読み出
し設定に基づく）をとっているので、自動的にハードウ
ェアモードに切り替わる。
これにより、システムを構成している全プロセッサのタ
イマモード切換えスイッチ４Ｂ、５２゜５６がハードウ
ェアタイマモードに統一される。
イマモード切換えスイッチ４Ｂ、５２゜５６がハードウ
ェアタイマモードに統一される。
もし、ハードウェアタイマ３３の間欠障害が継続してい
る場合には、マスタータイマ４７はソフトウェアモード
に初期設定され、その後サブプロセッサＣＰＲ−１のス
レーブタイマ５１もマスタータイマ４７に同期して更新
されるのでプロセッサ間でタイマモードが不一致になら
ない。
る場合には、マスタータイマ４７はソフトウェアモード
に初期設定され、その後サブプロセッサＣＰＲ−１のス
レーブタイマ５１もマスタータイマ４７に同期して更新
されるのでプロセッサ間でタイマモードが不一致になら
ない。
本発明によれば、ハードウェアタイマとは別にマスター
タイマをシステム標準タイマとして位置付けるため、シ
ステムがソフトウェアモードで動作中にサブプロセッサ
に個別の初期設定要求が発生しても、そのプロセッサは
常に他のプロセッサと同じタイマモードで初期設定でき
るので、そのサブプロセッサと他のサブプロセッサにま
たがる通話等の料金精算が誤課金となることを防止でき
る。
タイマをシステム標準タイマとして位置付けるため、シ
ステムがソフトウェアモードで動作中にサブプロセッサ
に個別の初期設定要求が発生しても、そのプロセッサは
常に他のプロセッサと同じタイマモードで初期設定でき
るので、そのサブプロセッサと他のサブプロセッサにま
たがる通話等の料金精算が誤課金となることを防止でき
る。
第１図は本発明の原理的構成を示す図。
第２図は本発明の１実施例の構成を示す図。
第３図は従来例の構成を示す図である。
第１図中
ＭＰＲ：メインプロセッサ
ＣＰＲ−１，０ＰＲ−Ｉｌ、サブプロセッサ１０．１１
，１２：中央制御装置（ＣＣ）１３ニハードウエアタイ
マ（ＨＴ） １４．１５，１６：プロセツサ間通信装置１７．２２，
２５：主記憶装置（ＭＭ）１８：マスタータイマ（ＭＴ
）初期設定手段１９．２３，２６： スレーブタイマ（
ＳＴ）初期設定手段 ２０：マスタータイマ ２１：タイマモード切換えスイッチ ２４．２１７スレーブタイマ
，１２：中央制御装置（ＣＣ）１３ニハードウエアタイ
マ（ＨＴ） １４．１５，１６：プロセツサ間通信装置１７．２２，
２５：主記憶装置（ＭＭ）１８：マスタータイマ（ＭＴ
）初期設定手段１９．２３，２６： スレーブタイマ（
ＳＴ）初期設定手段 ２０：マスタータイマ ２１：タイマモード切換えスイッチ ２４．２１７スレーブタイマ
Claims (1)
- 【特許請求の範囲】 複数のプロセッサと、プロセッサ間の通信を行う手段と
、ハードウェアタイマとを備え、各プロセッサは時計情
報を保持し時間経過に応じ更新する手段を有するマルチ
プロセッサシステムにおいて、 １つの特定プロセッサにハードウェアタイマ（１３）を
読み出す手段を設け、また各プロセッサに個別に初期設
定要求の実行を許容する機能を設け、 前記特定プロセッサで前記個別の初期設定要求が発生し
た時、その特定プロセッサはハードウェアタイマ（１３
）より時計情報を得て自己の時計情報を初期設定し、 特定プロセッサ以外のいずれか１つのプロセッサで前記
個別の初期設定要求が発生した時には、そのプロセッサ
は前記特定プロセッサが保持し、かつ更新している時計
情報を取り込んで、自己の時計情報を初期設定すること
を特徴とするマルチプロセッサシステムにおけるタイマ
自動初期設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096642A JPS63262747A (ja) | 1987-04-20 | 1987-04-20 | マルチプロセツサシステムにおけるタイマ自動初期設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096642A JPS63262747A (ja) | 1987-04-20 | 1987-04-20 | マルチプロセツサシステムにおけるタイマ自動初期設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63262747A true JPS63262747A (ja) | 1988-10-31 |
Family
ID=14170480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62096642A Pending JPS63262747A (ja) | 1987-04-20 | 1987-04-20 | マルチプロセツサシステムにおけるタイマ自動初期設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63262747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486304A2 (en) * | 1990-11-14 | 1992-05-20 | Fujitsu Limited | Initialising computer systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757325A (en) * | 1980-09-25 | 1982-04-06 | Toshiba Corp | Real time processing system |
-
1987
- 1987-04-20 JP JP62096642A patent/JPS63262747A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757325A (en) * | 1980-09-25 | 1982-04-06 | Toshiba Corp | Real time processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486304A2 (en) * | 1990-11-14 | 1992-05-20 | Fujitsu Limited | Initialising computer systems |
| US5418955A (en) * | 1990-11-14 | 1995-05-23 | Fujitsu Limited | Initialization system for a close-coupled multiprocessor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US3932847A (en) | Time-of-day clock synchronization among multiple processing units | |
| EP0186006A2 (en) | Multiprocessor system | |
| EP2498163B1 (en) | Information Processing Apparatus and Time-of-Day Control Method | |
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| CN114679481A (zh) | 机器人的控制方法、装置、存储介质及机器人集群 | |
| CN116521209B (zh) | 操作系统的升级方法及装置、存储介质及电子设备 | |
| CN111966530A (zh) | 应用系统灾备切换方法、装置、计算机设备和存储介质 | |
| JPS63262747A (ja) | マルチプロセツサシステムにおけるタイマ自動初期設定方式 | |
| CN112860144B (zh) | 一种控制方法及系统 | |
| JP2846047B2 (ja) | シャドウプロセス生成方式 | |
| CN109213631A (zh) | 一种事务处理方法、装置、设备及可读存储介质 | |
| CN114779883B (zh) | 系统时钟同步方法、装置、系统及存储介质 | |
| TW200534168A (en) | Method and apparatus for remote flashing of a bios memory in a data processing system | |
| US11334450B1 (en) | Backup method and backup system for virtual machine | |
| JP2002215407A (ja) | 論理区画式計算機 | |
| JPH04153844A (ja) | データベース更新方式 | |
| JPH0834616B2 (ja) | マルチプロセツサシステムにおける共通デ−タの同期方式 | |
| JP3443787B2 (ja) | 自立分散型プラント制御マンマシン装置 | |
| JP2585577B2 (ja) | 現局管理データ引継ぎ処理方法 | |
| CN111414276A (zh) | Vnf的数据容灾方法及装置、vnf节点及存储介质 | |
| JPH067379B2 (ja) | ダイレクト・メモリ・アクセス・コントロ−ル回路 | |
| CN112486868A (zh) | 基于cpld存储双控同步系统、方法、设备及存储介质 | |
| KR950009429B1 (ko) | 실시간 운용체계에서의 병행처리 프로세서 타임아웃 처리방법 | |
| CN118214509A (zh) | 一种时间同步方法及装置 |