JP4289293B2 - 起動制御方法、二重化プラットフォームシステム及び情報処理装置 - Google Patents

起動制御方法、二重化プラットフォームシステム及び情報処理装置 Download PDF

Info

Publication number
JP4289293B2
JP4289293B2 JP2004367747A JP2004367747A JP4289293B2 JP 4289293 B2 JP4289293 B2 JP 4289293B2 JP 2004367747 A JP2004367747 A JP 2004367747A JP 2004367747 A JP2004367747 A JP 2004367747A JP 4289293 B2 JP4289293 B2 JP 4289293B2
Authority
JP
Japan
Prior art keywords
information processing
standby
control
control system
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004367747A
Other languages
English (en)
Other versions
JP2006172389A (ja
Inventor
雅広 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2004367747A priority Critical patent/JP4289293B2/ja
Priority to CA2530149A priority patent/CA2530149C/en
Priority to US11/304,565 priority patent/US7428660B2/en
Priority to EP05027795A priority patent/EP1672447A3/en
Priority to CNB2005101369160A priority patent/CN100377083C/zh
Priority to AU2005246953A priority patent/AU2005246953A1/en
Publication of JP2006172389A publication Critical patent/JP2006172389A/ja
Application granted granted Critical
Publication of JP4289293B2 publication Critical patent/JP4289293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421Multiprocessor system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0709Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1417Boot up procedures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Description

本発明は、システムの運用時に起動する制御系となる情報処理装置と、起動を待機する待機系となる情報処理装置とを具備する二重化プラットフォームシステムに関し、特に、該システムにおける起動制御方法および情報処理装置に関する。
従来、システムに組み込まれる情報処理装置の障害によりシステムが停止することを防止するために、一対の情報処理装置をシステムに組み込み、そのうちの一方を制御系として起動させ、他方の装置を、制御系の障害時に代用すべく待機系として待機状態におくという二重化プラットフォーム技術が知られている。この技術を用いたシステムは、一般的に、図6に示すような構成を備える。図示のシステム4は、互いに通信可能に接続された情報処理装置である装置1及び装置2と、これらの各装置へ電源を供給する電源制御部3とを備える。
図7に、システム4における起動時の動作手順を示す。図示の手順では、一例として、装置1を制御系、装置2を待機系として示す。システム4の運用を開始すべく電源制御部3から電源が供給されたとき、装置1及び装置2は、ハードウェアの障害を自己診断して起動の可否を判定するPOST処理(Power On Self Test)を同期動作にて実行する。装置1及び装置2は、互いのPOST処理の完了を待ち合わせ、両者のPOST処理が完了したとき、続いて、OSの起動処理を同期動作にて実行し、このOS起動処理の待ち合わせを経て、さらに、同期動作にて周辺装置の各ドライバを起動する。そして、その待ち合わせが終了すると、両者の同期動作によるアプリケーション動作(図示略)へ移行する。
また、装置1及び装置2は、上記処理を実行する間、CPUからの定期的な更新指示によりCPUの動作を監視するウォッチドッグタイマ(WDT:Watch Dog Timer)を用いて、上記POST処理、起動処理及びドライバ起動のそれぞれが正常に行われているか否かを監視する。
上述のような二重化プラットフォーム技術を用いた従来の技術として、例えば、後述の特許文献1に記載のものがある。特許文献1に記載の技術は、二重化コンピュータ装置において同期運転を行う2つのCPU装置に対し、制御側よりも待機側におけるウォッチドッグタイマの監視時間を長く設定することにより、制御側のタイムアウトによる停止後に、待機側が同様に停止することを回避するものである。
特開平11−175108号公報
しかしながら、上述した従来のシステムでは、POST処理やOS起動処理など起動時の処理を、制御系および待機系間で同期をとりつつ実行することから、電源が供給されてからアプリケーション動作へ移行するまでの時間を短縮し難いという問題がある。また、上述した従来のシステムを実施する場合、処理のそれぞれに待ち合わせ工程が必要となることから、起動のためのプログラムとして、CPUに一連の起動処理を連続的に実行させる一般プログラムをそのまま使用することはできない。よって、二重化プラットフォーム技術の導入にあたっては、起動に関し、一般プログラムを変更する、あるいは独自のプログラムを作成する等の作業が必要とされる。
本発明は、上記課題に鑑みてなされたものであり、二重化プラットフォーム技術を用いたシステムの起動を簡便に実施し得る手法を提供することを目的とする。
本発明の起動制御方法は、相互に通信可能に接続され、且つ、運用時において起動する制御系および運用時において起動を待機する待機系のうちの相互に異なる系となる一対の情報処理装置の起動制御方法であって、前記一対の情報処理装置に電源が供給されたとき、前記各情報処理装置が、前回の運用時における自装置の最終の系を判別し、該判別した系と同一の系を自装置に設定し、制御系の情報処理装置が、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の情報処理装置に対しPOST処理の実行を指示し、前記待機系の情報処理装置が、前記指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の情報処理装置に対し自装置との同期化を要求し、前記制御系の情報処理装置が、前記同期化の要求を受けたとき、前記実行した起動処理に係る情報を前記待機系の情報処理装置へ複写し該装置との同期動作を開始する。
本発明の二重化プラットフォームシステムは、相互に通信可能に接続され、且つ、運用時において起動する制御系および運用時において起動を待機する待機系のうちの相互に異なる系となる一対の情報処理装置を備え、前記各情報処理装置は、電源が供給されたとき前回の運用時における自装置の最終の系を判別し該判別した系と同一の系を自装置に設定し該設定した系に基づき自装置および他装置の動作を監視する監視部と、該監視部が設定した系に対応する処理を実行する制御部とを有し、前記制御部は、自装置が制御系に設定されたとき、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の他装置に対しPOST処理の実行を指示し、自装置が待機系に設定されたとき、制御系の他装置からの指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の他装置に対し自装置との同期化を要求し、前記監視部は、自装置に制御系を設定したとき、待機系の他装置からの同期化の要求により、前記起動処理に係る情報を前記待機系の他装置へ複写し該装置との同期動作を開始する。
本発明の情報処理装置は、運用時において起動する制御系および運用時において起動を待機する待機系のうちのいずれか一方の系となり、且つ、他方の系となる他の情報処理装置と通信可能に接続された情報処理装置であって、電源が供給されたとき前回の運用時における自装置の最終の系を判別し該判別した系と同一の系を自装置に設定し該設定した系に基づき自装置および他装置の動作を監視する監視部と、該監視部が設定した系に対応する処理を実行する制御部とを有し、前記制御部は、自装置が制御系に設定されたとき、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の他装置に対しPOST処理の実行を指示し、自装置が待機系に設定されたとき、制御系の他装置からの指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の他装置に対し自装置との同期化を要求し、前記監視部は、自装置に制御系を設定したとき、待機系の他装置からの同期化の要求により、前記起動処理に係る情報を前記待機系の他装置へ複写し該装置との同期動作を開始する。
本発明によれば、電源を供給された制御系の情報処理装置が、POST処理及び起動処理を完了したうえで、待機系の装置にPOST処理を指示し同期化を実施することから、一連の起動処理を行うにあたり、両装置間で同期をとりつつ実行することが不要となる。これにより、起動中の待ち合わせ工程が不要となる分、起動の所要時間を短縮することができ、また、一連の起動処理を連続的に実行する一般のプログラムを利用することが可能となる。
以下、本発明の実施の形態について図面を用いて詳細に説明する。図1は、本発明の二重化プラットフォームシステムの実施形態の構成を示すブロック図である。本実施形態のシステム100は、二重化プラットフォーム技術を実施するための一対の情報処理装置となる装置10及び装置20と、これらの装置10及び装置20に対し電源ボタンのON/OFF情報の提供及び電源供給を実施する電源制御部50と、装置10及び装置20間を接続する同期管理バス30及びシステム監視バス40とを備える。装置10及び装置20は、従来のシステムと同様に、システム100の運用時に何れか一方が制御系として稼動し、他方が待機系として稼動する。
装置10及び装置20は、互いに同一の構成をなすものであり、図1に示すように、装置10は、自装置の系を設定して自装置及び他装置の動作を監視する監視部11と、監視部11が設定した系に対応する処理を実行する制御部12とを備える。制御部12は、CPU13、メモリ14及びIOP(入出力プロセッサ)15から構成され、CPU13がメモリ14及びIOP15を使用して、後に説明する制御系及び待機系に対応するプログラム処理を実行する。
監視部11は、情報処理装置の動作を監視するための装置である、いわゆるBMC(Baseboard Management Controller)であり、その機能構成としては、過去の運用時における自装置の系を示す起動履歴を記憶する起動履歴記憶部16と、CPU13の動作を監視するための従来知られたウォッチドッグタイマ機能を果たすWDT部17と、起動履歴に基づく自装置の系の判定及び後述の起動監視信号19を用いた自装置及び他装置の監視を行う起動監視部18とを有する。
装置20は、上述した装置10が備える構成要素に対応するもの、すなわち、CPU23、メモリ24及びIOP25を有する制御部22と、起動履歴記憶部26、WDT部27及び起動監視部28を有する監視部21とを備える。
装置10及び装置20は、同期管理バス30を介してCPU13及びCPU23間の同期をとり、また、システム監視バス40を介して監視部11及び監視部21間で起動監視信号(19、29)を含む信号を交信する。
起動監視信号19には、系を監視するための信号として、自装置の系を提示するためのPRML(自装置起動形態提示信号)と、他装置の系を判別するためのPRMR(他装置起動形態提示信号)とが設けられており、また、動作の有無を監視するための信号として、自装置の動作状況を提示するためのRDYL(自装置起動状態提示信号)と、他装置の動作状況を判別するためのRDYR(他装置起動状態提示信号)とが設けられている。
系の監視のためのPRML及びPRMRは、その値が「1」の場合は、当該装置が制御系であることを示し、値が「0」の場合は、待機系であることを示す。また、動作状況の監視のためのRDYL及びRDYRは、その値が「1」の場合は、当該装置が動作中であることを示し、値が「0」の場合は、非動作中であることを示す。例えば、装置10側のPRML及びRDYLが共に「1」であることは、装置10が制御系として動作中あることを指す。このとき、他方の装置20では、装置10の状態を示すPRMR及びRDYRが同様に「1」となっており、装置20は、これらの値をもとに、装置10が制御系として動作中であることを認識する。また同時に、待機系の装置20から制御系の装置10に対しても、装置20が非動作中の待機系である旨が、上述の仕組みに準じて提示される。
以下、システム100の動作手順を説明する。まず、図2に示すフローチャートに沿って、装置10及び装置20がそれぞれ自装置の系を設定するまでの手順を説明する。システム100において、電源ボタンが押下されることにより運用が開始すると、その旨が電源制御部50から装置10及び装置20へ通知される(ステップS1)。
装置10及び装置20の監視部11及び監視部21は、それぞれ起動履歴記憶部(16、26)の起動履歴を参照し(ステップS2)、過去に設定された系に基づき今回設定すべき自装置の系を判別する。本実施形態では、前回の運用時における最終の系を判別し(ステップS3)、その結果、前回の運用時に制御系にて終了していた場合、今回制御系にて開始すべく起動監視信号(19、29)のPRML及びPDTLにそれぞれ「1」を設定する(ステップS4)。これにより、自装置が現時点で制御系として動作することが提示される。
また、前回の運用時に待機系で終了した場合は、自装置が非動作の待機系であることを提示すべく、起動監視信号(19、29)のPRML及びPDTLにそれぞれ「0」を設定する(ステップS5)。そして、制御系である他装置の状況について、起動監視信号(19、29)のPRMR及びRDTRを用いて監視を開始する(ステップS6)。以上の手順により、装置10及び装置20のそれぞれに系が設定される。
なお、系の設定にあたっては、本実施形態のように前回の最終の系を適用する方法を用いれば設定処理の簡素化を図れるが、この方法に限らず、例えば、過去の運用時において、より設定期間が長い系を判別し、それを今回の系とする等、起動履歴に基づく他の方法を採用してもよい。
図3に、システム100における制御系及び待機系の基本動作を模式的に示す。ここでは一例として、装置10を制御系、他方の装置20を待機系として示す。各系の基本動作を図示の手順に沿って説明すると、まず、制御系である装置10の監視部11は、CPU13に対しプログラムの開始を指示すると共に、このCPU13の動作をWDT部17により監視する。すなわちCPU13によりWDT部17が定期的に更新される間は、CPU13が正常に動作していると判断する。また、WDT部17に対し所定時刻に更新が行われずタイムアウトしたとき、CPU13の動作に異常があると判断する。
CPU13は、監視部11からのプログラム開始の指示を受けて、起動の可否を診断するPOST処理(ステップS101)、OSの起動処理(ステップS102)及び周辺装置の各ドライバの起動処理(ステップS103)からなる一連の起動処理を順次実行する。この間、上述したように、CPU13はWDT部17の更新を行い、また、監視部11はWDT部17のタイムアウトを監視し(WDT監視a〜c)、タイムアウトが発生しない限り、CPU13が上記POST処理、OS起動処理及びドライバ起動処理を連続的に実行する。
ドライバの起動が完了すると、監視部11は、待機系の装置20の組み込みを実施、すなわち装置20との同期をとるために、システム監視バス40を介して装置20に対し起動指示を通知する(ステップS104)。また、このときCPU13がアプリケーションプログラムによる動作を開始する(ステップS105)。
装置10が制御系として上述の手順を実行する間、待機系の装置20では、監視部21が、起動監視信号29のPRMR及びRDRTを参照して装置10の状態を監視しており(ステップS106)、装置10から起動指示を受けると、監視部21は、自装置のCPU23に対しプログラム開始を指示し、WDT部27によりCPU23の動作を監視する。プログラム開始の指示を受けたCPU23は、POST処理を実行する(ステップS107)。監視部21は、POST処理が完了したとき、制御系の装置10に対し同期化の要求を通知する(ステップS108)。
装置10は、装置20からの要求を受けると、同期化の処理を実行すべくアプリケーションプログラムの実行を中断し、現時点までのCPU13の動作状況を示す情報、すなわち上記ステップS101のPOST処理より後に設定した情報を、待機系の装置20へコピーする。これにより、待機系の装置20が、制御系の装置10と同様に起動完了後の動作環境に置かれる。そして、制御系の装置10が、自装置のプログラム処理と待機系のプログラム処理とを同時に再開させ(ステップS109)、以降、両装置間の同期動作によりシステム100が運用される(ステップS110)。
上記説明した手順によれば、電源を供給された制御系の装置が、一連の起動処理を完了したうえで、待機系の装置を起動させ同期化を実施することから、一連の起動処理を行うにあたり両装置間で同期をとることが不要となる。これにより、起動中の待ち合わせ工程が不要となり、その分、起動の所要時間を短縮することができる。また、一連の起動処理を連続的に実行する一般のプログラムを利用することが可能となる。
次に、システム100におけるCPUの動作異常を考慮した動作手順を説明する。図4は、制御系の動作手順を示すフローチャートである。以下、図2のステップS4にて、装置10側に制御系が設定されたものとして、図4の手順を説明する。
制御系である装置10は、POST処理を実行し(ステップS11)、このPOST処理がWDT部17のタイムアウト前に完了した場合(ステップS12:Yes)、CPU13がPOST処理を正常に終了した、すなわち起動が可能であると判断し、OSの起動処理を実行する(ステップS13)。続いて、OSの起動処理がタイムアウト前に完了したことにより(ステップS14:Yes)、OSが正常に起動されたと判断すると、ドライバの起動を実行する(ステップS15)。そして、ドライバが正常に起動されると(ステップS16:Yes)、待機系の装置20へ起動指示を通知する(ステップS17)。以降、アプリケーションプログラムによる動作を開始し(ステップS18)、待機系からの要求により同期化処理を実行する(ステップS19、S20)手順は、図3に沿って説明した手順と同様であり、詳細な説明は省略する。
一方、POST処理、OSの起動処理及びドライバの起動処理のいずれかにおいてCPU13の動作に異常が生じ、WDT部17が規定の周期で更新されないとき、監視部11がWDT部17のタイムアウトを検知する(ステップS12、S14、S16:No)。タイムアウトを検知すると、監視部11は、起動監視信号19のPRML及びRDYLの値をそれぞれ「1」から「0」へ変更し、これにより、自装置を非動作の待機系に移行させる(ステップS21)。
図5に、待機系の動作手順を示す。図示の手順は、上記説明したステップS21(図4)にて装置10が待機系に移行した後に実行する手順に対応するが、ここでは説明のため、他方の装置20が図2のステップS5にて当初に待機系を設定し、この装置20が図5の手順を実行するものとして説明する。
待機系の装置20は、監視部21が、起動監視信号29のPRMR及びRDYRを参照することにより制御系の装置10の状況を監視する(ステップS31)。装置10が制御系である間は、起動監視信号29のPRMR及びRDYRにそれぞれ「1」が設定されている。監視部21は、PRMR及びRDYRが「1」である間(ステップS32:No)、制御系の装置10からの起動指示(図4:ステップS17)の有無を監視する(ステップS33)。
監視部21は、装置10からの起動指示を受信したとき、POST処理を実行し(ステップS34)、それがWDT部27のタイムアウト前に完了した場合(ステップS35:Yes)、制御系の装置10へ同期化処理を要求する(ステップS36)。また、仮に、POST処理が完了せず、WDT部27のタイムアウトを検知した場合(ステップS35:No)、異常の発生により装置20が待機系として正常に動作できない旨を出力する(ステップS37)。
監視部21は、制御系の状態を監視する間(ステップS31)、起動監視信号29のPRMR及びRDYRがそれぞれ「1」から「0」に変化したことを検知すると、装置10が制御系から待機系へ移行したと認識する(ステップS32:Yes)。このとき監視部21は、自装置の状況を提示するためのPRML及びRDYLの値をそれぞれ「0」から「1」へ変更し、装置20が非動作の待機系から動作中の制御系へ移行したことを提示する(ステップS38)。以降、装置20は、図4のフローチャートに沿って説明した制御系の動作手順に沿って稼動する。
なお、装置が制御系から待機系へ移行した場合、その原因がPOST処理時の異常であっても、待機系への移行後に再びPOST処理を試行することとなるが(図5・ステップS34)、その時点において前回のPOST処理時の問題が解消されていれば、タイムアウトすることなくPOST処理が完了する(ステップS35:Yes)。このようにPOST処理が移行後の再試行において成功する事例としては、例えば、CPUに対する外部ノイズや環境温度の上昇の影響による不正動作、あるいは、電源OFFからONへの切換間隔が短いことに起因した残留電荷の影響による不正動作等のように、時間の経過により解消され得る不正動作が発生したケースが該当する。
以上説明した手順によれば、制御系の装置が一連の起動処理を行う間にCPU異常が発生したとき、他方の待機系の装置が制御系に移行して一連の起動処理を開始することから、システムの起動を中断することなく、いずれかの装置により一連の起動処理を継続することができる。これにより、システムを速やかに起動させることができる。
本発明に係る二重化プラットフォームシステムの実施形態の構成を示すブロック図である。 実施形態における系の設定手順を示すフローチャートである。 実施形態の基本動作を説明するための説明図である。 実施形態における制御系の動作を示すフローチャートである。 実施形態における待機系の動作を示すフローチャートである。 従来のシステムの構成を示すブロック図である。 従来のシステムにおける基本動作を説明するための説明図である。
符号の説明
100 システム
10、20 装置
11、21 監視部
12、22 制御部
13、23 CPU
14、24 メモリ
15、25 IOP
16、26 起動履歴記憶部
17、27 WDT部
18、28 起動監視部
19、29 起動監視信号
30 同期管理バス
40 システム監視バス
50 電源制御部

Claims (6)

  1. 相互に通信可能に接続され、且つ、運用時において起動する制御系および運用時において起動を待機する待機系のうちの相互に異なる系となる一対の情報処理装置の起動制御方法であって、
    前記一対の情報処理装置に電源が供給されたとき、前記各情報処理装置が、前回の運用時における自装置の最終の系を判別し、該判別した系と同一の系を自装置に設定し、
    制御系の情報処理装置が、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の情報処理装置に対しPOST処理の実行を指示し、
    前記待機系の情報処理装置が、前記指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の情報処理装置に対し自装置との同期化を要求し、
    前記制御系の情報処理装置が、前記同期化の要求を受けたとき、前記実行した起動処理に係る情報を前記待機系の情報処理装置へ複写し該装置との同期動作を開始する
    ことを特徴とする起動制御方法。
  2. 前記待機系の情報処理装置が、前記制御系の情報処理装置における系の設定を監視し、
    前記制御系の情報処理装置が、自装置における前記POST処理および起動処理のそれぞれをウォッチドッグタイマにより監視し、該監視においてタイムアウトを検知したとき自装置の系の設定を制御系から待機系へ変更し、
    前記待機系の情報処理装置が、前記制御系の情報処理装置における系の変更を検知したとき自装置の系の設定を待機系から制御系へ変更する
    ことを特徴とする請求項1記載の起動制御方法。
  3. 相互に通信可能に接続され、且つ、運用時において起動する制御系および運用時において起動を待機する待機系のうちの相互に異なる系となる一対の情報処理装置を備え、
    前記各情報処理装置は、電源が供給されたとき前回の運用時における自装置の最終の系を判別し該判別した系と同一の系を自装置に設定し該設定した系に基づき自装置および他装置の動作を監視する監視部と、該監視部が設定した系に対応する処理を実行する制御部とを有し、
    前記制御部は、
    自装置が制御系に設定されたとき、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の他装置に対しPOST処理の実行を指示し、
    自装置が待機系に設定されたとき、制御系の他装置からの指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の他装置に対し自装置との同期化を要求し、
    前記監視部は、自装置に制御系を設定したとき、待機系の他装置からの同期化の要求により、前記起動処理に係る情報を前記待機系の他装置へ複写し該装置との同期動作を開始する
    ことを特徴とする二重化プラットフォームシステム。
  4. 前記監視部は、
    自装置に制御系を設定したとき、自装置における前記POST処理および起動処理のそれぞれをウォッチドッグタイマにより監視し、該監視においてタイムアウトを検知したとき自装置の系の設定を制御系から待機系へ変更し、
    自装置に待機系を設定したとき、制御系の他装置における系の設定を監視し、前記制御系の他装置における系の変更を検知したとき自装置の系の設定を待機系から制御系へ変更する
    ことを特徴とする請求項3記載の二重化プラットフォームシステム。
  5. 運用時において起動する制御系および運用時において起動を待機する待機系のうちのいずれか一方の系となり、且つ、他方の系となる他の情報処理装置と通信可能に接続された情報処理装置であって、
    電源が供給されたとき前回の運用時における自装置の最終の系を判別し該判別した系と同一の系を自装置に設定し該設定した系に基づき自装置および他装置の動作を監視する監視部と、該監視部が設定した系に対応する処理を実行する制御部とを有し、
    前記制御部は、
    自装置が制御系に設定されたとき、自装置の起動可否を判定するためのPOST処理と起動処理とを実行し、該起動処理の完了後、待機系の他装置に対しPOST処理の実行を指示し、
    自装置が待機系に設定されたとき、制御系の他装置からの指示によりPOST処理を実行し、該POST処理を完了したとき前記制御系の他装置に対し自装置との同期化を要求し、
    前記監視部は、自装置に制御系を設定したとき、待機系の他装置からの同期化の要求により、前記起動処理に係る情報を前記待機系の他装置へ複写し該装置との同期動作を開始することを特徴とする情報処理装置。
  6. 前記監視部は、
    自装置に制御系を設定したとき、自装置における前記POST処理および起動処理のそれぞれをウォッチドッグタイマにより監視し、該監視においてタイムアウトを検知したとき自装置の系の設定を制御系から待機系へ変更し、
    自装置に待機系を設定したとき、制御系の他装置における系の設定を監視し、前記制御系の他装置における系の変更を検知したとき自装置の系の設定を待機系から制御系へ変更する
    ことを特徴とする請求項5記載の情報処理装置。
JP2004367747A 2004-12-20 2004-12-20 起動制御方法、二重化プラットフォームシステム及び情報処理装置 Active JP4289293B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004367747A JP4289293B2 (ja) 2004-12-20 2004-12-20 起動制御方法、二重化プラットフォームシステム及び情報処理装置
CA2530149A CA2530149C (en) 2004-12-20 2005-12-15 Starting control method, duplex platform system, and information processor
US11/304,565 US7428660B2 (en) 2004-12-20 2005-12-16 Starting control method, duplex platform system, and information processor
EP05027795A EP1672447A3 (en) 2004-12-20 2005-12-19 Starting control method, duplex platform system, and information processor
CNB2005101369160A CN100377083C (zh) 2004-12-20 2005-12-20 启动控制方法、双平台系统以及信息处理器
AU2005246953A AU2005246953A1 (en) 2004-12-20 2005-12-20 Starting control method, duplex platform system, and information processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004367747A JP4289293B2 (ja) 2004-12-20 2004-12-20 起動制御方法、二重化プラットフォームシステム及び情報処理装置

Publications (2)

Publication Number Publication Date
JP2006172389A JP2006172389A (ja) 2006-06-29
JP4289293B2 true JP4289293B2 (ja) 2009-07-01

Family

ID=36128305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367747A Active JP4289293B2 (ja) 2004-12-20 2004-12-20 起動制御方法、二重化プラットフォームシステム及び情報処理装置

Country Status (6)

Country Link
US (1) US7428660B2 (ja)
EP (1) EP1672447A3 (ja)
JP (1) JP4289293B2 (ja)
CN (1) CN100377083C (ja)
AU (1) AU2005246953A1 (ja)
CA (1) CA2530149C (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4289293B2 (ja) * 2004-12-20 2009-07-01 日本電気株式会社 起動制御方法、二重化プラットフォームシステム及び情報処理装置
JP4182948B2 (ja) * 2004-12-21 2008-11-19 日本電気株式会社 フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法
JP5601127B2 (ja) * 2010-09-28 2014-10-08 株式会社デンソー 制御装置
CN102831048B (zh) * 2012-07-31 2015-10-07 上海华御信息技术有限公司 用户设备的文件监控方法及系统
EP2746929B1 (de) * 2012-12-18 2020-04-29 SMR Patents S.à.r.l. Anzeigevorrichtung sowie Verfahren zum Betreiben einer Anzeigevorrichtung
DE102017103147A1 (de) * 2017-02-16 2018-08-16 Infineon Technologies Ag Alarmabwicklungs-Schaltungsanordnung und Verfahren zur Abwicklung eines Alarms
US10866623B2 (en) * 2018-11-16 2020-12-15 Dell Products L.P. Information handling system and method to detect and recover from no power/no post failures
JP2020140352A (ja) * 2019-02-27 2020-09-03 日本電気株式会社 情報処理システム、情報処理装置、情報処理方法、およびコンピュータプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823256A (en) * 1984-06-22 1989-04-18 American Telephone And Telegraph Company, At&T Bell Laboratories Reconfigurable dual processor system
US5497497A (en) * 1989-11-03 1996-03-05 Compaq Computer Corp. Method and apparatus for resetting multiple processors using a common ROM
JP2760363B2 (ja) * 1990-11-14 1998-05-28 株式会社ピーエフユー 初期化処理装置
JPH06131208A (ja) 1992-10-20 1994-05-13 Fujitsu Ltd 運用装置及び待機装置の切替方式
US5574849A (en) * 1992-12-17 1996-11-12 Tandem Computers Incorporated Synchronized data transmission between elements of a processing system
JP3447404B2 (ja) * 1994-12-08 2003-09-16 日本電気株式会社 マルチプロセッサシステム
US5822512A (en) * 1995-05-19 1998-10-13 Compaq Computer Corporartion Switching control in a fault tolerant system
US5675723A (en) * 1995-05-19 1997-10-07 Compaq Computer Corporation Multi-server fault tolerance using in-band signalling
JP3536293B2 (ja) 1997-12-16 2004-06-07 横河電機株式会社 二重化コンピュータ装置
JPH11296398A (ja) 1998-04-09 1999-10-29 Oki Electric Ind Co Ltd 多重化サーバシステム
US6807643B2 (en) * 1998-12-29 2004-10-19 Intel Corporation Method and apparatus for providing diagnosis of a processor without an operating system boot
JP2000330815A (ja) * 1999-05-24 2000-11-30 Matsushita Electric Ind Co Ltd 二重化切替制御装置及び方法
JP2002140315A (ja) 2000-11-02 2002-05-17 Nec Soft Ltd 二重化マルチプロトコルスイッチ
CN1175353C (zh) * 2001-01-19 2004-11-10 华为技术有限公司 一种双机备份的实现方法
CN1197018C (zh) * 2001-03-01 2005-04-13 中兴通讯股份有限公司 一种实现双系统槽的装置和方法
EP1398701A1 (de) * 2002-09-12 2004-03-17 Siemens Aktiengesellschaft Verfahren zur Ereignissynchronisation, insbesondere für Prozessoren fehlertoleranter Systeme
CN100337197C (zh) * 2002-10-14 2007-09-12 华为技术有限公司 一种引导程序存储装置及其保障在线升级的方法
US7181609B2 (en) * 2003-08-15 2007-02-20 Intel Corporation System and method for accelerated device initialization
JP3915808B2 (ja) * 2003-09-26 2007-05-16 オムロン株式会社 プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニット
JP4289293B2 (ja) * 2004-12-20 2009-07-01 日本電気株式会社 起動制御方法、二重化プラットフォームシステム及び情報処理装置

Also Published As

Publication number Publication date
CN1794174A (zh) 2006-06-28
EP1672447A2 (en) 2006-06-21
CA2530149C (en) 2010-08-03
US20060150002A1 (en) 2006-07-06
CA2530149A1 (en) 2006-06-20
US7428660B2 (en) 2008-09-23
CN100377083C (zh) 2008-03-26
JP2006172389A (ja) 2006-06-29
AU2005246953A1 (en) 2006-07-06
EP1672447A3 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
CA2530149C (en) Starting control method, duplex platform system, and information processor
EP2345959B1 (en) An information processing device and a firmware updating method of the information processing device
US7975188B2 (en) Restoration device for BIOS stall failures and method and computer program product for the same
JP6971016B2 (ja) 制御装置、制御方法およびプログラム
JPH11184825A (ja) クラスタシステム
JP5445572B2 (ja) コンピュータシステム、待機電力削減方法、及びプログラム
JP2003296133A (ja) コントローラ
JP2013061841A (ja) 情報処理装置および情報処理装置の試験方法
KR20140092132A (ko) 알티오에스 마이컴의 오에스 태스크의 모니터링 방법
JP2962387B2 (ja) プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法
JP2002149437A (ja) ソフトウェア再起動方法
JP7196544B2 (ja) 情報処理装置、情報処理方法及びプログラム
JPH11175108A (ja) 二重化コンピュータ装置
JPH0736720A (ja) 二重化コンピュータ装置
JP2001209551A (ja) オペレーティングシステム制御装置、オペレーティングシステム制御方法及び、その記録媒体
JP3977694B2 (ja) リセット装置
JP2002006996A (ja) 情報処理システムの電源投入方式
JPH07200334A (ja) 二重化同期運転方式
JPH0646134A (ja) 障害復旧機能試験方式
JPH05216855A (ja) マルチcpu制御方式
JPH07295670A (ja) 計算機システムの起動方式
JP2013037502A (ja) コンピュータ装置およびそのプログラム
JP2003330724A (ja) 情報処理装置、情報処理方法、及びプログラム
CN116185459A (zh) 启动固件更新方法、装置及设备和介质
JP2021157418A (ja) エンジニアリング装置及びエンジニアリング方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080425

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080818

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090323

R150 Certificate of patent or registration of utility model

Ref document number: 4289293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5