JPH08161279A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH08161279A JPH08161279A JP6304096A JP30409694A JPH08161279A JP H08161279 A JPH08161279 A JP H08161279A JP 6304096 A JP6304096 A JP 6304096A JP 30409694 A JP30409694 A JP 30409694A JP H08161279 A JPH08161279 A JP H08161279A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- board
- master
- register
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1417—Boot up procedures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 システム立ち上げ時において障害を起こした
ＣＰＵの切り離しを確実に実現できるマルチプロセッサ
システムを実現する。 【構成】 システムバス１１に接続されたＣＰＵボード
７には２つのＣＰＵ１、２が搭載されており、それらの
ＣＰＵ制御部３、４はローカルバス６で記憶制御部５に
接続されている。立ち上げ時には、ボード内のＣＰＵ中
正常終了したＣＰＵの中からボードマスタＣＰＵを定
め、その後、ボードマスタＣＰＵの中からシステムマス
タＣＰＵを定める。
ＣＰＵの切り離しを確実に実現できるマルチプロセッサ
システムを実現する。 【構成】 システムバス１１に接続されたＣＰＵボード
７には２つのＣＰＵ１、２が搭載されており、それらの
ＣＰＵ制御部３、４はローカルバス６で記憶制御部５に
接続されている。立ち上げ時には、ボード内のＣＰＵ中
正常終了したＣＰＵの中からボードマスタＣＰＵを定
め、その後、ボードマスタＣＰＵの中からシステムマス
タＣＰＵを定める。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサを有
するコンピュータシステムに関し、特に中小規模のマル
チプロセッサシステムに関する。中小規模のマルチプロ
セッサの中でも特に、耐故障システムとして注目される
サーバコンピュータシステムや、高信頼性を有するワー
クステーションシステムに適用される。
するコンピュータシステムに関し、特に中小規模のマル
チプロセッサシステムに関する。中小規模のマルチプロ
セッサの中でも特に、耐故障システムとして注目される
サーバコンピュータシステムや、高信頼性を有するワー
クステーションシステムに適用される。
【０００２】
【従来の技術】従来、高速化や高信頼性化を目的とし
て、複数台のＣＰＵを用いたマルチプロセッサシステム
が構築されている。特に、安価なＣＰＵを多数使用して
価格性能比のよいコンピュータを実現できることから、
中小規模のシステムには有用な構成である。
て、複数台のＣＰＵを用いたマルチプロセッサシステム
が構築されている。特に、安価なＣＰＵを多数使用して
価格性能比のよいコンピュータを実現できることから、
中小規模のシステムには有用な構成である。
【０００３】ところで、複数台のＣＰＵを有するコンピ
ュータシステムにおいては、システムの立ち上げ時にお
いて故障したＣＰＵが存在していた場合の処置が問題と
なる。この処置として、通常、この故障したＣＰＵを切
り離して立ち上げを実行して縮退運用をする（デグレー
ドを行うともいう）ことが行われている。
ュータシステムにおいては、システムの立ち上げ時にお
いて故障したＣＰＵが存在していた場合の処置が問題と
なる。この処置として、通常、この故障したＣＰＵを切
り離して立ち上げを実行して縮退運用をする（デグレー
ドを行うともいう）ことが行われている。
【０００４】大規模なシステムにおいては、全ＣＰＵが
電源投入直後より共通に使用可能な記憶装置部を設け、
この記憶装置部に各ＣＰＵの内部初期診断結果（ロード
命令やストア命令などの基本命令の実行診断結果）を書
き込み、故障したＣＰＵが存在する場合にはシステム診
断装置（ＤＧＵ）がこの故障したＣＰＵを切り離すとい
う方式が採用される場合がある。一方、各ＣＰＵに接続
されたＣＰＵ制御部にＣＰＵの内部初期診断結果を格納
するレジスタおよびこのレジスタの制御回路を設け、Ｄ
ＧＵが各ＣＰＵ制御部内のレジスタを読み出して、故障
したＣＰＵが存在する場合にはそのＣＰＵをＤＧＵが切
り離すという方式が採用される場合もある。しかし、こ
うしたシステムはＤＧＵのような特別の診断制御装置を
設けるために非常に高価になる傾向がある。
電源投入直後より共通に使用可能な記憶装置部を設け、
この記憶装置部に各ＣＰＵの内部初期診断結果（ロード
命令やストア命令などの基本命令の実行診断結果）を書
き込み、故障したＣＰＵが存在する場合にはシステム診
断装置（ＤＧＵ）がこの故障したＣＰＵを切り離すとい
う方式が採用される場合がある。一方、各ＣＰＵに接続
されたＣＰＵ制御部にＣＰＵの内部初期診断結果を格納
するレジスタおよびこのレジスタの制御回路を設け、Ｄ
ＧＵが各ＣＰＵ制御部内のレジスタを読み出して、故障
したＣＰＵが存在する場合にはそのＣＰＵをＤＧＵが切
り離すという方式が採用される場合もある。しかし、こ
うしたシステムはＤＧＵのような特別の診断制御装置を
設けるために非常に高価になる傾向がある。
【０００５】そこで従来、中小規模のマルチプロセッサ
システムにおいては、１つのＣＰＵをシステムマスタＣ
ＰＵと予め定めておき、このシステムマスタＣＰＵが自
ＣＰＵの内部初期診断を正常に終了した場合には、シス
テムマスタＣＰＵが他のＣＰＵ（以後、スレーブＣＰＵ
と呼ぶ）の内部初期診断開始および終了を制御し、スレ
ーブＣＰＵが正常終了できなかった場合にはシステムマ
スタＣＰＵが故障したＣＰＵを切り離して縮退運用を行
うという方式が多く採用されている。
システムにおいては、１つのＣＰＵをシステムマスタＣ
ＰＵと予め定めておき、このシステムマスタＣＰＵが自
ＣＰＵの内部初期診断を正常に終了した場合には、シス
テムマスタＣＰＵが他のＣＰＵ（以後、スレーブＣＰＵ
と呼ぶ）の内部初期診断開始および終了を制御し、スレ
ーブＣＰＵが正常終了できなかった場合にはシステムマ
スタＣＰＵが故障したＣＰＵを切り離して縮退運用を行
うという方式が多く採用されている。
【０００６】しかしこの方式では、システムマスタＣＰ
Ｕが故障した場合にはシステムが立ち上がらず、システ
ム全体の信頼性が低いという問題点がある。
Ｕが故障した場合にはシステムが立ち上がらず、システ
ム全体の信頼性が低いという問題点がある。
【０００７】そこで近年においては、複数のプロセッサ
が接続されているシステムバス上にシステムマスタＣＰ
Ｕを指定する番号（マスタ指定ＩＤ）を保持する不揮発
性メモリを設けて、マスタ指定ＩＤで指定されるシステ
ムマスタＣＰＵによるシステム初期化が失敗したときに
は、次順位のマスタ指定ＩＤにより指定されるＣＰＵが
システムマスタＣＰＵとして動作する技術が開発されて
いる（特開平４―１７８８７１号公報）。
が接続されているシステムバス上にシステムマスタＣＰ
Ｕを指定する番号（マスタ指定ＩＤ）を保持する不揮発
性メモリを設けて、マスタ指定ＩＤで指定されるシステ
ムマスタＣＰＵによるシステム初期化が失敗したときに
は、次順位のマスタ指定ＩＤにより指定されるＣＰＵが
システムマスタＣＰＵとして動作する技術が開発されて
いる（特開平４―１７８８７１号公報）。
【０００８】
【発明が解決しようとする課題】ところが、上述の従来
技術では、システムバスに接続されるプロセッサ数が増
大すると、システムバス上に設けられＣＰＵの初期診断
を行うためのＣＰＵ初期化情報を格納したメモリやマス
タ指定ＩＤを保持する不揮発性メモリと各ＣＰＵ間の通
信回数が増加するために、システムバスの使用効率が低
下して初期化に要する時間が増大するという問題点があ
る。
技術では、システムバスに接続されるプロセッサ数が増
大すると、システムバス上に設けられＣＰＵの初期診断
を行うためのＣＰＵ初期化情報を格納したメモリやマス
タ指定ＩＤを保持する不揮発性メモリと各ＣＰＵ間の通
信回数が増加するために、システムバスの使用効率が低
下して初期化に要する時間が増大するという問題点があ
る。
【０００９】また最近においては、消費電力の低減や発
熱量の低減を目的として、３．３Ｖで動作するシステム
バスを用いたマルチプロセッサシステムが実用化されて
いる。ところが、３．３Ｖで動作する制御用ゲートアレ
イは高価になる傾向があり、これを用いるプロセッサチ
ップもコスト的に不利となり、マルチプロセッサシステ
ムの長所である高コストパフォーマンスを阻む結果とな
っている。
熱量の低減を目的として、３．３Ｖで動作するシステム
バスを用いたマルチプロセッサシステムが実用化されて
いる。ところが、３．３Ｖで動作する制御用ゲートアレ
イは高価になる傾向があり、これを用いるプロセッサチ
ップもコスト的に不利となり、マルチプロセッサシステ
ムの長所である高コストパフォーマンスを阻む結果とな
っている。
【００１０】本発明の目的は、システム立ち上げ時にお
いて障害を起こしたＣＰＵの切り離しを確実に行うこと
で、信頼性の高いマルチプロセッサシステムを提供する
ことにある。
いて障害を起こしたＣＰＵの切り離しを確実に行うこと
で、信頼性の高いマルチプロセッサシステムを提供する
ことにある。
【００１１】また、本発明の他の目的は、プロセッサ数
が増大してもシステムバスにかかる負担を抑えることの
できるマルチプロセッサシステムを提供することにあ
る。
が増大してもシステムバスにかかる負担を抑えることの
できるマルチプロセッサシステムを提供することにあ
る。
【００１２】さらに、本発明の他の目的は、３．３Ｖで
動作するシステムバスを用いたマルチプロセッサシステ
ムにおいて、高いコストパフォーマンスを維持できるマ
ルチプロセッサシステムを提供することにある。
動作するシステムバスを用いたマルチプロセッサシステ
ムにおいて、高いコストパフォーマンスを維持できるマ
ルチプロセッサシステムを提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に本発明のマルチプロセッサシステムは、システムバス
に接続された複数のＣＰＵボードを有するマルチプロセ
ッサシステムであって、各ＣＰＵボードは、一つ以上の
ＣＰＵと、これらのＣＰＵのそれぞれに対応して設けら
れ、システムバスおよびローカルバスと当該ＣＰＵとの
間の通信を制御するＣＰＵ制御部と、このＣＰＵ制御部
とローカルバスを介して接続され、ＣＰＵ初期化情報を
格納する記憶制御部とを有し、システム立ち上げ時にお
いて、各ＣＰＵは自ボード内の記憶制御部からＣＰＵ初
期化情報を読み出して初期診断を行い、この初期診断が
正常終了しなかったときには当該ＣＰＵに対応するＣＰ
Ｕ制御部が当該ＣＰＵをシステムバスから切り離すよう
に構成されている。
に本発明のマルチプロセッサシステムは、システムバス
に接続された複数のＣＰＵボードを有するマルチプロセ
ッサシステムであって、各ＣＰＵボードは、一つ以上の
ＣＰＵと、これらのＣＰＵのそれぞれに対応して設けら
れ、システムバスおよびローカルバスと当該ＣＰＵとの
間の通信を制御するＣＰＵ制御部と、このＣＰＵ制御部
とローカルバスを介して接続され、ＣＰＵ初期化情報を
格納する記憶制御部とを有し、システム立ち上げ時にお
いて、各ＣＰＵは自ボード内の記憶制御部からＣＰＵ初
期化情報を読み出して初期診断を行い、この初期診断が
正常終了しなかったときには当該ＣＰＵに対応するＣＰ
Ｕ制御部が当該ＣＰＵをシステムバスから切り離すよう
に構成されている。
【００１４】ここで、システム立ち上げ時において、各
ＣＰＵボード内において初期診断が正常終了したＣＰＵ
の内の特定のＣＰＵをボードマスタＣＰＵとし、その後
これらボードマスタＣＰＵの内の特定のＣＰＵをシステ
ムマスタＣＰＵとすることができる。
ＣＰＵボード内において初期診断が正常終了したＣＰＵ
の内の特定のＣＰＵをボードマスタＣＰＵとし、その後
これらボードマスタＣＰＵの内の特定のＣＰＵをシステ
ムマスタＣＰＵとすることができる。
【００１５】更に、ボードマスタＣＰＵを選択する場合
に、プロセッサ間通信割り込みに成功したＣＰＵのみが
ボードマスタＣＰＵとして選択されるようにすることが
望ましい。
に、プロセッサ間通信割り込みに成功したＣＰＵのみが
ボードマスタＣＰＵとして選択されるようにすることが
望ましい。
【００１６】また特に、システムバスの動作電圧が３．
３Ｖであるようなシステムにおいては、ローカルバスの
動作電圧を５Ｖとすることができる。
３Ｖであるようなシステムにおいては、ローカルバスの
動作電圧を５Ｖとすることができる。
【００１７】ＣＰＵの初期診断が正常終了しなかった場
合のシステムバスからの切り離しを行うものは当該ＣＰ
Ｕであってもよく、またシステムマスタＣＰＵがＣＰＵ
制御部に指示することで行ってもよい。
合のシステムバスからの切り離しを行うものは当該ＣＰ
Ｕであってもよく、またシステムマスタＣＰＵがＣＰＵ
制御部に指示することで行ってもよい。
【００１８】
【実施例】次に本発明のマルチプロセッサシステムの一
実施例について図面を参照して詳細に説明する。
実施例について図面を参照して詳細に説明する。
【００１９】図１を参照すると、本発明の一実施例であ
るマルチプロセッサシステムは、ＣＰＵボード７と、Ｃ
ＰＵボード８の２つのＣＰＵボードを有し、ともにシス
テムバス１１に接続されている。システムバス１１上に
は、さらに、メモリ装置９とＩ／Ｏ制御装置１０が接続
されている。各ＣＰＵボードには各々２つのＣＰＵが搭
載されている。メモリ装置９内にはシステム立ち上げ時
に行われる全ＣＰＵの内部初期診断結果を格納する全Ｃ
ＰＵ内部初期診断結果格納領域９１が設けられている。
Ｉ／Ｏ制御装置１０はシステムバス１１を介した通信を
制御する。システムバス１１は３．３Ｖで動作し、その
動作周波数は５０ＭＨｚである。
るマルチプロセッサシステムは、ＣＰＵボード７と、Ｃ
ＰＵボード８の２つのＣＰＵボードを有し、ともにシス
テムバス１１に接続されている。システムバス１１上に
は、さらに、メモリ装置９とＩ／Ｏ制御装置１０が接続
されている。各ＣＰＵボードには各々２つのＣＰＵが搭
載されている。メモリ装置９内にはシステム立ち上げ時
に行われる全ＣＰＵの内部初期診断結果を格納する全Ｃ
ＰＵ内部初期診断結果格納領域９１が設けられている。
Ｉ／Ｏ制御装置１０はシステムバス１１を介した通信を
制御する。システムバス１１は３．３Ｖで動作し、その
動作周波数は５０ＭＨｚである。
【００２０】ＣＰＵボード７は、２つのＣＰＵ１、２
と、それらに接続された２つのＣＰＵ制御部３、４と、
記憶制御部５と、２つのＣＰＵ制御部３、４と記憶制御
部５とを接続しているローカルバス６とを備えている。
と、それらに接続された２つのＣＰＵ制御部３、４と、
記憶制御部５と、２つのＣＰＵ制御部３、４と記憶制御
部５とを接続しているローカルバス６とを備えている。
【００２１】ＣＰＵ１、２はそれぞれレジスタ群１２、
２１を有している。その内の３つのレジスタをそれぞれ
レジスタａ、レジスタｂ、レジスタｃとする。
２１を有している。その内の３つのレジスタをそれぞれ
レジスタａ、レジスタｂ、レジスタｃとする。
【００２２】ＣＰＵ１に接続されているＣＰＵ制御部３
には、ＣＰＵ番号格納レジスタ３１と、ＣＰＵ制御レジ
スタ３２と、ボード番号格納レジスタ３３が備えられて
いる。ＣＰＵ２に接続されているＣＰＵ制御部４も同様
に、ＣＰＵ番号格納レジスタ４１と、ＣＰＵ制御レジス
タ４２と、ボード番号格納レジスタ４３とを備えてい
る。各ＣＰＵ制御部には信号用に３５０ピン、電源およ
びＧＮＤ用に１６９ピンが設けられているが、その内、
５Ｖで動作するものが信号用に１２０ピン、電源用に４
６ピンある。ＣＰＵ番号格納レジスタ３１、４１には、
接続されているＣＰＵを特定できる番号、具体的にはＣ
ＰＵ番号格納レジスタ３１には「０」が、ＣＰＵ番号格
納レジスタ４１には「１」が、それぞれ格納されてい
る。ＣＰＵ制御レジスタ３２、４２は、その内容が特定
の値、例えば「０」であればシステムバスと自ＣＰＵ制
御部との通信を許可し、内容が他の特定の値、例えば
「１」であればシステムバスと自ＣＰＵ制御部との通信
を禁止して当該ＣＰＵをシステムから切り離すように構
成されたレジスタである。ボード番号格納レジスタ３
３、４３には自ＣＰＵ制御部が搭載されているＣＰＵボ
ード７を特定できる番号、具体的には「０」が格納され
ている。なおＣＰＵ番号格納レジスタおよびボード番号
格納レジスタは、システムの電源が切られている状態で
も内容を保持することができる不揮発性のレジスタであ
る。
には、ＣＰＵ番号格納レジスタ３１と、ＣＰＵ制御レジ
スタ３２と、ボード番号格納レジスタ３３が備えられて
いる。ＣＰＵ２に接続されているＣＰＵ制御部４も同様
に、ＣＰＵ番号格納レジスタ４１と、ＣＰＵ制御レジス
タ４２と、ボード番号格納レジスタ４３とを備えてい
る。各ＣＰＵ制御部には信号用に３５０ピン、電源およ
びＧＮＤ用に１６９ピンが設けられているが、その内、
５Ｖで動作するものが信号用に１２０ピン、電源用に４
６ピンある。ＣＰＵ番号格納レジスタ３１、４１には、
接続されているＣＰＵを特定できる番号、具体的にはＣ
ＰＵ番号格納レジスタ３１には「０」が、ＣＰＵ番号格
納レジスタ４１には「１」が、それぞれ格納されてい
る。ＣＰＵ制御レジスタ３２、４２は、その内容が特定
の値、例えば「０」であればシステムバスと自ＣＰＵ制
御部との通信を許可し、内容が他の特定の値、例えば
「１」であればシステムバスと自ＣＰＵ制御部との通信
を禁止して当該ＣＰＵをシステムから切り離すように構
成されたレジスタである。ボード番号格納レジスタ３
３、４３には自ＣＰＵ制御部が搭載されているＣＰＵボ
ード７を特定できる番号、具体的には「０」が格納され
ている。なおＣＰＵ番号格納レジスタおよびボード番号
格納レジスタは、システムの電源が切られている状態で
も内容を保持することができる不揮発性のレジスタであ
る。
【００２３】ローカルバス６は、論理ハイレベル時に５
Ｖの電圧になるバスであって、その動作周波数は２５Ｍ
Ｈｚである。
Ｖの電圧になるバスであって、その動作周波数は２５Ｍ
Ｈｚである。
【００２４】記憶制御部５は、図２に示すように、ＣＰ
Ｕの初期診断動作を含む初期化動作に必要なＣＰＵ初期
化情報を格納している初期化情報格納領域５１と、ボー
ド内の各ＣＰＵの内部初期診断結果を格納するための内
部初期診断格納領域５２を有している。ここでＣＰＵの
内部初期診断とは、ロード命令やストア命令などの基本
命令の実行チェックを指す。なお、記憶制御部５は不揮
発性ＲＡＭであってシステムの電源断時にもその内容を
失わない。
Ｕの初期診断動作を含む初期化動作に必要なＣＰＵ初期
化情報を格納している初期化情報格納領域５１と、ボー
ド内の各ＣＰＵの内部初期診断結果を格納するための内
部初期診断格納領域５２を有している。ここでＣＰＵの
内部初期診断とは、ロード命令やストア命令などの基本
命令の実行チェックを指す。なお、記憶制御部５は不揮
発性ＲＡＭであってシステムの電源断時にもその内容を
失わない。
【００２５】また、ＣＰＵボード８も、ＣＰＵボード７
と同様の構成を有している。ただし、２つのＣＰＵ制御
部内の各ＣＰＵ番号格納領域には「０」「１」以外の番
号、具体的には「２」および「３」がそれぞれ格納され
ており、ボード番号格納レジスタには「０」以外の番
号、具体的には「１」が格納されている。
と同様の構成を有している。ただし、２つのＣＰＵ制御
部内の各ＣＰＵ番号格納領域には「０」「１」以外の番
号、具体的には「２」および「３」がそれぞれ格納され
ており、ボード番号格納レジスタには「０」以外の番
号、具体的には「１」が格納されている。
【００２６】次に本実施例のＣＰＵの動作について、図
３ないし図５のフローチャートを参照して説明する。こ
のフローチャートは各ＣＰＵがスレーブＣＰＵとしてス
レーブ動作を行うステップまで、もしくはシステムマス
タＣＰＵとしてマスタ動作を行うステップまで、または
故障を起こしたＣＰＵとしてストールするまでのステッ
プを示している。実際の動作の際には、その時の状況に
応じて各ＣＰＵで異なったフローを辿る。前述のよう
に、本発明におけるマスタＣＰＵの決定は、ボード内の
マスタＣＰＵ（ボードマスタＣＰＵ）の決定過程と、シ
ステム全体のマスタＣＰＵ（システムマスタＣＰＵ）の
決定過程とに分けて行われることを特徴とする。
３ないし図５のフローチャートを参照して説明する。こ
のフローチャートは各ＣＰＵがスレーブＣＰＵとしてス
レーブ動作を行うステップまで、もしくはシステムマス
タＣＰＵとしてマスタ動作を行うステップまで、または
故障を起こしたＣＰＵとしてストールするまでのステッ
プを示している。実際の動作の際には、その時の状況に
応じて各ＣＰＵで異なったフローを辿る。前述のよう
に、本発明におけるマスタＣＰＵの決定は、ボード内の
マスタＣＰＵ（ボードマスタＣＰＵ）の決定過程と、シ
ステム全体のマスタＣＰＵ（システムマスタＣＰＵ）の
決定過程とに分けて行われることを特徴とする。
【００２７】まず、システム立ち上げの最初で、各ＣＰ
Ｕは自己の属するボード内の記憶制御部内のＣＰＵ初期
化情報を読み込んで、内部初期診断を開始する（ステッ
プ３０１）。次に、各ＣＰＵは自己に接続されているＣ
ＰＵ制御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番
号を読み出して、レジスタａに格納する（ステップ３０
２）。各ＣＰＵは自己の内部初期診断の終了後、その診
断結果により正常終了の可否を判断する（ステップ３０
３）。
Ｕは自己の属するボード内の記憶制御部内のＣＰＵ初期
化情報を読み込んで、内部初期診断を開始する（ステッ
プ３０１）。次に、各ＣＰＵは自己に接続されているＣ
ＰＵ制御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番
号を読み出して、レジスタａに格納する（ステップ３０
２）。各ＣＰＵは自己の内部初期診断の終了後、その診
断結果により正常終了の可否を判断する（ステップ３０
３）。
【００２８】ここで正常終了した場合には正常終了コー
ドを（ステップ３０４）、また正常終了しなかった場合
にはエラーコードを（ステップ３０５）、それぞれレジ
スタａ内の番号に基づき記憶制御部内の自ＣＰＵに対応
する内部初期診断結果格納領域にローカルバスを介して
格納する。
ドを（ステップ３０４）、また正常終了しなかった場合
にはエラーコードを（ステップ３０５）、それぞれレジ
スタａ内の番号に基づき記憶制御部内の自ＣＰＵに対応
する内部初期診断結果格納領域にローカルバスを介して
格納する。
【００２９】ここで正常終了しなかったＣＰＵは、自Ｃ
ＰＵをシステムバス１１から切り離すために、自ＣＰＵ
に接続されているＣＰＵ制御部内のＣＰＵ制御レジスタ
に「１」を格納して自ＣＰＵの切り離しを指示し（ステ
ップ３０７）、その後ストールする（ステップ３０
９）。
ＰＵをシステムバス１１から切り離すために、自ＣＰＵ
に接続されているＣＰＵ制御部内のＣＰＵ制御レジスタ
に「１」を格納して自ＣＰＵの切り離しを指示し（ステ
ップ３０７）、その後ストールする（ステップ３０
９）。
【００３０】正常終了したＣＰＵは、次に、他のＣＰＵ
が内部初期診断結果を格納するのを一定期間だけ待ち合
わせた後（ステップ３０６）、ボード内の全ＣＰＵの内
部初期診断結果を記憶制御部からローカルバスを介して
読み出して、正常終了したＣＰＵ番号の内、最小の番号
を自ＣＰＵ内にあるレジスタｂに格納する（ステップ３
０８）。この最小番号のＣＰＵがボードマスタＣＰＵの
候補となる。そして、レジスタｂ内の番号とレジスタａ
内の番号とを比較して、自ＣＰＵがボード内で正常終了
したＣＰＵ中最小番号のＣＰＵ、すなわちボードマスタ
ＣＰＵの候補であるか否かを判定する（ステップ３１
０）。
が内部初期診断結果を格納するのを一定期間だけ待ち合
わせた後（ステップ３０６）、ボード内の全ＣＰＵの内
部初期診断結果を記憶制御部からローカルバスを介して
読み出して、正常終了したＣＰＵ番号の内、最小の番号
を自ＣＰＵ内にあるレジスタｂに格納する（ステップ３
０８）。この最小番号のＣＰＵがボードマスタＣＰＵの
候補となる。そして、レジスタｂ内の番号とレジスタａ
内の番号とを比較して、自ＣＰＵがボード内で正常終了
したＣＰＵ中最小番号のＣＰＵ、すなわちボードマスタ
ＣＰＵの候補であるか否かを判定する（ステップ３１
０）。
【００３１】ここで自ＣＰＵがボード内で正常終了した
ＣＰＵ中最小番号のＣＰＵでなかった場合、ボードマス
タＣＰＵからのボードマスタＣＰＵ宣言を示すプロセッ
サ間通信割り込みを一定期間待ち合わせる（ステップ３
１２）。この期間中にボードマスタＣＰＵからのプロセ
ッサ間通信割り込みがあった場合にはスレーブＣＰＵと
なることが確定するので、システムマスタＣＰＵからの
動作指示を待つスレーブ動作を実行する（ステップ３１
５）。もし、期間内に割り込みがなかった場合には、ボ
ードマスタＣＰＵの候補とされたＣＰＵが正常動作でき
ないものと判断して、記憶制御部内の内部初期診断結果
格納領域にアクセスして、自ボード内でレジスタｂ内の
番号＋１以降の番号を有するＣＰＵの内、正常終了した
ＣＰＵの番号を得てこれをレジスタｂに格納し（ステッ
プ３１６）、ステップ３１０に戻る。
ＣＰＵ中最小番号のＣＰＵでなかった場合、ボードマス
タＣＰＵからのボードマスタＣＰＵ宣言を示すプロセッ
サ間通信割り込みを一定期間待ち合わせる（ステップ３
１２）。この期間中にボードマスタＣＰＵからのプロセ
ッサ間通信割り込みがあった場合にはスレーブＣＰＵと
なることが確定するので、システムマスタＣＰＵからの
動作指示を待つスレーブ動作を実行する（ステップ３１
５）。もし、期間内に割り込みがなかった場合には、ボ
ードマスタＣＰＵの候補とされたＣＰＵが正常動作でき
ないものと判断して、記憶制御部内の内部初期診断結果
格納領域にアクセスして、自ボード内でレジスタｂ内の
番号＋１以降の番号を有するＣＰＵの内、正常終了した
ＣＰＵの番号を得てこれをレジスタｂに格納し（ステッ
プ３１６）、ステップ３１０に戻る。
【００３２】一方、自ＣＰＵがボード内で正常終了した
ＣＰＵ中最小番号のＣＰＵであった場合、ボードマスタ
宣言を行うためにボード内の他のＣＰＵに対してプロセ
ッサ間通信割り込みをかける（ステップ３１１）。
ＣＰＵ中最小番号のＣＰＵであった場合、ボードマスタ
宣言を行うためにボード内の他のＣＰＵに対してプロセ
ッサ間通信割り込みをかける（ステップ３１１）。
【００３３】このプロセッサ間通信割り込みが成功した
場合にはボードマスタＣＰＵとして確定するが、もしこ
の割り込みが正常終了しなかった場合、基本命令実行以
外の障害があるものとしてステップ３０５にジャンプし
て、エラーコードを内部診断結果格納領域に格納して
（ステップ３０５）、自ＣＰＵに接続されているＣＰＵ
制御部内のＣＰＵ制御レジスタに「１」をセットして自
ＣＰＵをシステムバス１１から切り離して（ステップ３
０７）、その後ストールする（ステップ３０９）。な
お、この場合のエラーコードは内部初期診断の異常終了
時のコードと異なったコードとすることが望ましい。ま
た、エラーコードの格納場所も、適宜他の場所にとるこ
ともできる。
場合にはボードマスタＣＰＵとして確定するが、もしこ
の割り込みが正常終了しなかった場合、基本命令実行以
外の障害があるものとしてステップ３０５にジャンプし
て、エラーコードを内部診断結果格納領域に格納して
（ステップ３０５）、自ＣＰＵに接続されているＣＰＵ
制御部内のＣＰＵ制御レジスタに「１」をセットして自
ＣＰＵをシステムバス１１から切り離して（ステップ３
０７）、その後ストールする（ステップ３０９）。な
お、この場合のエラーコードは内部初期診断の異常終了
時のコードと異なったコードとすることが望ましい。ま
た、エラーコードの格納場所も、適宜他の場所にとるこ
ともできる。
【００３４】次にシステムマスタＣＰＵの決定に関して
は、まず、各ボード内のボードマスタＣＰＵが、自ＣＰ
Ｕと接続されたＣＰＵ制御部内のボード番号格納レジス
タから自ボード番号を読み出して、自ＣＰＵ内のレジス
タｂ内に格納する（ステップ３１７）。次に自ＣＰＵ内
部のレジスタｃにシステムバスに接続されたボード番号
中の最小の番号「０」を設定し（ステップ３１８）、そ
して、レジスタｂとレジスタｃとの比較を行う（ステッ
プ３１９）。
は、まず、各ボード内のボードマスタＣＰＵが、自ＣＰ
Ｕと接続されたＣＰＵ制御部内のボード番号格納レジス
タから自ボード番号を読み出して、自ＣＰＵ内のレジス
タｂ内に格納する（ステップ３１７）。次に自ＣＰＵ内
部のレジスタｃにシステムバスに接続されたボード番号
中の最小の番号「０」を設定し（ステップ３１８）、そ
して、レジスタｂとレジスタｃとの比較を行う（ステッ
プ３１９）。
【００３５】等しい場合にはメモリ装置９の初期化を行
い（ステップ３２０）、システムマスタＣＰＵとして、
システム内の全ＣＰＵに対してプロセッサ間通信割り込
みをかけてシステムマスタＣＰＵ宣言を行う（ステップ
３２２）。もし、プロセッサ間通信割り込みに失敗した
ときには、ステップ３０５にジャンプして内部初期診断
で正常終了しなかったときと同様の処理を行ってストー
ルする（ステップ３２５）。割り込みに成功すると、自
ＣＰＵが属するＣＰＵボード内の記憶制御手段内にある
各ＣＰＵの内部初期診断結果をメモリ装置９内に設けら
れた全ＣＰＵ内部初期診断結果格納領域９１に格納し
（ステップ３２７）、その後マスタ動作を実行する（ス
テップ３２９）。
い（ステップ３２０）、システムマスタＣＰＵとして、
システム内の全ＣＰＵに対してプロセッサ間通信割り込
みをかけてシステムマスタＣＰＵ宣言を行う（ステップ
３２２）。もし、プロセッサ間通信割り込みに失敗した
ときには、ステップ３０５にジャンプして内部初期診断
で正常終了しなかったときと同様の処理を行ってストー
ルする（ステップ３２５）。割り込みに成功すると、自
ＣＰＵが属するＣＰＵボード内の記憶制御手段内にある
各ＣＰＵの内部初期診断結果をメモリ装置９内に設けら
れた全ＣＰＵ内部初期診断結果格納領域９１に格納し
（ステップ３２７）、その後マスタ動作を実行する（ス
テップ３２９）。
【００３６】自ＣＰＵ内のレジスタｂとレジスタｃとの
比較が一致しなかった場合、そのボードマスタＣＰＵは
システムマスタＣＰＵからのシステムマスタＣＰＵ宣言
を一定期間待ち合わせて（ステップ３２１）、システム
マスタＣＰＵからの割り込みがあれば、自ＣＰＵが属す
るＣＰＵボード内の記憶制御部内にある各ＣＰＵの内部
初期診断結果をメモリ装置９内に設けられた全ＣＰＵ内
部初期診断結果格納領域９１に書き込み（ステップ３２
６）、スレーブＣＰＵとして動作する（ステップ３２
８）。一定期間内に割り込みがなかった場合には、シス
テムマスタＣＰＵの候補となるＣＰＵが属するＣＰＵボ
ード番号が格納されているレジスタｃの内容を＋１加算
して（ステップ３２４）、システムマスタＣＰＵボード
の候補番号と自ボード番号との比較を行うステップ３１
９に戻る。
比較が一致しなかった場合、そのボードマスタＣＰＵは
システムマスタＣＰＵからのシステムマスタＣＰＵ宣言
を一定期間待ち合わせて（ステップ３２１）、システム
マスタＣＰＵからの割り込みがあれば、自ＣＰＵが属す
るＣＰＵボード内の記憶制御部内にある各ＣＰＵの内部
初期診断結果をメモリ装置９内に設けられた全ＣＰＵ内
部初期診断結果格納領域９１に書き込み（ステップ３２
６）、スレーブＣＰＵとして動作する（ステップ３２
８）。一定期間内に割り込みがなかった場合には、シス
テムマスタＣＰＵの候補となるＣＰＵが属するＣＰＵボ
ード番号が格納されているレジスタｃの内容を＋１加算
して（ステップ３２４）、システムマスタＣＰＵボード
の候補番号と自ボード番号との比較を行うステップ３１
９に戻る。
【００３７】次に、具体的な例を示しながら本実施例の
動作を説明する。
動作を説明する。
【００３８】以下では、ＣＰＵボード７上のＣＰＵをＣ
ＰＵａ（図１におけるＣＰＵ１）、ＣＰＵｂ（同じくＣ
ＰＵ２）とし、ＣＰＵボード８上のＣＰＵをＣＰＵｃお
よびＣＰＵｄとし、これらのＣＰＵ番号をそれぞれ
「０」、「１」、「２」、「３」とする。また、これら
の内、ＣＰＵａには基本命令の実行に障害があり、ＣＰ
Ｕｂ、ＣＰＵｃおよびＣＰＵｄは正常に動作するものと
する。さらに、ＣＰＵボード７、８のボード番号をそれ
ぞれ「０」、「１」とする。
ＰＵａ（図１におけるＣＰＵ１）、ＣＰＵｂ（同じくＣ
ＰＵ２）とし、ＣＰＵボード８上のＣＰＵをＣＰＵｃお
よびＣＰＵｄとし、これらのＣＰＵ番号をそれぞれ
「０」、「１」、「２」、「３」とする。また、これら
の内、ＣＰＵａには基本命令の実行に障害があり、ＣＰ
Ｕｂ、ＣＰＵｃおよびＣＰＵｄは正常に動作するものと
する。さらに、ＣＰＵボード７、８のボード番号をそれ
ぞれ「０」、「１」とする。
【００３９】まず、システムに電源が入れられると、Ｃ
ＰＵａ、ＣＰＵｂ、ＣＰＵｃおよびＣＰＵｄは、それぞ
れ自ＣＰＵの内部初期診断を開始する（ステップ３０
１）。次に、各ＣＰＵは自己に接続されているＣＰＵ制
御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番号を読
み出して、レジスタａに格納する（ステップ３０２）。
すなわち、ＣＰＵａ内のレジスタａには「０」が、ＣＰ
Ｕｂ内のレジスタａには「１」が、ＣＰＵｃ内のレジス
タａには「２」が、ＣＰＵｄ内のレジスタａには「３」
が、それぞれ格納される。
ＰＵａ、ＣＰＵｂ、ＣＰＵｃおよびＣＰＵｄは、それぞ
れ自ＣＰＵの内部初期診断を開始する（ステップ３０
１）。次に、各ＣＰＵは自己に接続されているＣＰＵ制
御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番号を読
み出して、レジスタａに格納する（ステップ３０２）。
すなわち、ＣＰＵａ内のレジスタａには「０」が、ＣＰ
Ｕｂ内のレジスタａには「１」が、ＣＰＵｃ内のレジス
タａには「２」が、ＣＰＵｄ内のレジスタａには「３」
が、それぞれ格納される。
【００４０】各ＣＰＵは自己の内部初期診断の終了後、
その診断結果により正常終了の可否を判断する（ステッ
プ３０３）。ＣＰＵａは正常終了しないから、エラーコ
ードをＣＰＵａが属するＣＰＵボード７内の記憶制御部
５内の内部初期診断結果格納領域５２に書き込む（ステ
ップ３０５）。その後、自ＣＰＵをシステムから切り離
すために、自ＣＰＵに接続されているＣＰＵ制御部３内
のＣＰＵ制御レジスタ３２に「１」を格納して自ＣＰＵ
の切り離しを指示し（ステップ３０７）、その後ＣＰＵ
ａはストールする（ステップ３０９）。
その診断結果により正常終了の可否を判断する（ステッ
プ３０３）。ＣＰＵａは正常終了しないから、エラーコ
ードをＣＰＵａが属するＣＰＵボード７内の記憶制御部
５内の内部初期診断結果格納領域５２に書き込む（ステ
ップ３０５）。その後、自ＣＰＵをシステムから切り離
すために、自ＣＰＵに接続されているＣＰＵ制御部３内
のＣＰＵ制御レジスタ３２に「１」を格納して自ＣＰＵ
の切り離しを指示し（ステップ３０７）、その後ＣＰＵ
ａはストールする（ステップ３０９）。
【００４１】正常終了したＣＰＵｂ、ＣＰＵｃおよびＣ
ＰＵｄは、正常終了コードを各々が属するボード内の記
憶制御部内の内部初期診断結果格納領域に書き込む（ス
テップ３０４）。その後、自己以外のＣＰＵが内部初期
診断結果を格納するのを一定期間だけ待ち合わせた後
（ステップ３０６）、各ボード内の全ＣＰＵの内部初期
診断結果を記憶制御部からローカルバスを介して読み出
して、正常終了したＣＰＵ番号の内、最小の番号を自Ｃ
ＰＵ内にあるレジスタｂに格納する（ステップ３０
８）。すなわち、ＣＰＵｂはレジスタｂに「１」を、Ｃ
ＰＵｃおよびＣＰＵｄはレジスタｂに「２」をそれぞれ
格納する。この番号のＣＰＵが各々のボードにおけるボ
ードマスタＣＰＵの候補となる。そして、レジスタｂ内
の番号とレジスタａ内の番号とを比較して、自ＣＰＵが
ボード内で正常終了したＣＰＵ中最小番号のＣＰＵ、す
なわちボードマスタＣＰＵの候補であるか否かを判定す
る（ステップ３１０）。ＣＰＵｄ内のレジスタａは
「３」を、レジスタｂは「２」をそれぞれ格納している
ので、自ＣＰＵがボード内で正常終了したＣＰＵ中最小
番号のＣＰＵでなかった場合となり、スレーブＣＰＵと
してボードマスタＣＰＵからのボードマスタＣＰＵ宣言
を示すプロセッサ間通信割り込みを一定期間待ち合わせ
る（ステップ３１２）。この期間中にボードマスタＣＰ
Ｕ（ＣＰＵｃ）からのプロセッサ間通信割り込みがあっ
た場合にはスレーブＣＰＵとなることが確定するので、
システムマスタＣＰＵからの動作指示を待つ（ステップ
３１５）。もし、期間内に割り込みがなかった場合に
は、ボードマスタＣＰＵの候補とされたＣＰＵｃが正常
動作できないものと判断して、正常終了したＣＰＵ中の
次に小さい番号「３」をレジスタｂに格納して（ステッ
プ３１６）、ステップ３１０に戻る。
ＰＵｄは、正常終了コードを各々が属するボード内の記
憶制御部内の内部初期診断結果格納領域に書き込む（ス
テップ３０４）。その後、自己以外のＣＰＵが内部初期
診断結果を格納するのを一定期間だけ待ち合わせた後
（ステップ３０６）、各ボード内の全ＣＰＵの内部初期
診断結果を記憶制御部からローカルバスを介して読み出
して、正常終了したＣＰＵ番号の内、最小の番号を自Ｃ
ＰＵ内にあるレジスタｂに格納する（ステップ３０
８）。すなわち、ＣＰＵｂはレジスタｂに「１」を、Ｃ
ＰＵｃおよびＣＰＵｄはレジスタｂに「２」をそれぞれ
格納する。この番号のＣＰＵが各々のボードにおけるボ
ードマスタＣＰＵの候補となる。そして、レジスタｂ内
の番号とレジスタａ内の番号とを比較して、自ＣＰＵが
ボード内で正常終了したＣＰＵ中最小番号のＣＰＵ、す
なわちボードマスタＣＰＵの候補であるか否かを判定す
る（ステップ３１０）。ＣＰＵｄ内のレジスタａは
「３」を、レジスタｂは「２」をそれぞれ格納している
ので、自ＣＰＵがボード内で正常終了したＣＰＵ中最小
番号のＣＰＵでなかった場合となり、スレーブＣＰＵと
してボードマスタＣＰＵからのボードマスタＣＰＵ宣言
を示すプロセッサ間通信割り込みを一定期間待ち合わせ
る（ステップ３１２）。この期間中にボードマスタＣＰ
Ｕ（ＣＰＵｃ）からのプロセッサ間通信割り込みがあっ
た場合にはスレーブＣＰＵとなることが確定するので、
システムマスタＣＰＵからの動作指示を待つ（ステップ
３１５）。もし、期間内に割り込みがなかった場合に
は、ボードマスタＣＰＵの候補とされたＣＰＵｃが正常
動作できないものと判断して、正常終了したＣＰＵ中の
次に小さい番号「３」をレジスタｂに格納して（ステッ
プ３１６）、ステップ３１０に戻る。
【００４２】一方、ＣＰＵｂおよびＣＰＵｃにおいて
は、レジスタａとレジスタｂの内容が一致する、すなわ
ち自ＣＰＵがボード内で正常終了した最小番号であるの
で、ボードマスタ宣言を行うために、ボード内の他のＣ
ＰＵに対してプロセッサ間通信割り込みをかける（ステ
ップ３１１）。ＣＰＵｂ、ＣＰＵｃがボードマスタ宣言
を正常に終了させると、これらがボードマスタＣＰＵと
なる（ステップ３１３の「yes」の流れ）。もし、プロ
セッサ間通信割り込みが失敗した場合には、ステップ３
０５にジャンプして、エラーコードを自ボード内の記憶
制御部内の内部初期診断格納領域に格納して、自ＣＰＵ
のシステムバスからの切り離しを行った（ステップ３０
７）後に、ストールする（ステップ３０９）。
は、レジスタａとレジスタｂの内容が一致する、すなわ
ち自ＣＰＵがボード内で正常終了した最小番号であるの
で、ボードマスタ宣言を行うために、ボード内の他のＣ
ＰＵに対してプロセッサ間通信割り込みをかける（ステ
ップ３１１）。ＣＰＵｂ、ＣＰＵｃがボードマスタ宣言
を正常に終了させると、これらがボードマスタＣＰＵと
なる（ステップ３１３の「yes」の流れ）。もし、プロ
セッサ間通信割り込みが失敗した場合には、ステップ３
０５にジャンプして、エラーコードを自ボード内の記憶
制御部内の内部初期診断格納領域に格納して、自ＣＰＵ
のシステムバスからの切り離しを行った（ステップ３０
７）後に、ストールする（ステップ３０９）。
【００４３】次に、各ボード内のボードマスタＣＰＵと
なったＣＰＵｂおよびＣＰＵｃは、自ＣＰＵ内部のレジ
スタｂに自ＣＰＵと接続されたＣＰＵ制御部内のボード
番号レジスタから読み出した自ボード番号を格納し（ス
テップ３１７）、またレジスタｃにシステムマスタＣＰ
Ｕボードの候補番号としての番号「０」を設定する（ス
テップ３１８）。すなわちＣＰＵｂはレジスタｂに
「０」、レジスタｃに「０」を、ＣＰＵｃはレジスタｂ
に「１」を、レジスタｃに「０」をそれぞれ格納する。
そして、ともにレジスタｂとレジスタｃとの比較を行う
（ステップ３１９）。
なったＣＰＵｂおよびＣＰＵｃは、自ＣＰＵ内部のレジ
スタｂに自ＣＰＵと接続されたＣＰＵ制御部内のボード
番号レジスタから読み出した自ボード番号を格納し（ス
テップ３１７）、またレジスタｃにシステムマスタＣＰ
Ｕボードの候補番号としての番号「０」を設定する（ス
テップ３１８）。すなわちＣＰＵｂはレジスタｂに
「０」、レジスタｃに「０」を、ＣＰＵｃはレジスタｂ
に「１」を、レジスタｃに「０」をそれぞれ格納する。
そして、ともにレジスタｂとレジスタｃとの比較を行う
（ステップ３１９）。
【００４４】ＣＰＵｂにおいてはレジスタｂとレジスタ
ｃとが等しいので、メモリ装置９の初期化を行い（ステ
ップ３２０）、システムマスタＣＰＵとして、システム
内の全ＣＰＵに対してプロセッサ間通信割り込みを用い
てシステムマスタＣＰＵ宣言を行う（ステップ３２
２）。割り込みが成功すれば、自ボード内のＣＰＵａ、
ＣＰＵｂの内部初期診断結果をメモリ装置９内の全ＣＰ
Ｕ内部初期診断結果格納領域９１の対応する箇所に書き
込み（ステップ３２７）、システムマスタＣＰＵとして
の動作に移行する（ステップ３２９）。
ｃとが等しいので、メモリ装置９の初期化を行い（ステ
ップ３２０）、システムマスタＣＰＵとして、システム
内の全ＣＰＵに対してプロセッサ間通信割り込みを用い
てシステムマスタＣＰＵ宣言を行う（ステップ３２
２）。割り込みが成功すれば、自ボード内のＣＰＵａ、
ＣＰＵｂの内部初期診断結果をメモリ装置９内の全ＣＰ
Ｕ内部初期診断結果格納領域９１の対応する箇所に書き
込み（ステップ３２７）、システムマスタＣＰＵとして
の動作に移行する（ステップ３２９）。
【００４５】ＣＰＵｃにおいては、自ＣＰＵ内のレジス
タｂとレジスタｃとの比較が一致しないので、ＣＰＵｃ
はシステムマスタＣＰＵ、すなわちＣＰＵｂからのシス
テムマスタＣＰＵ宣言を一定期間待ち合わせて（ステッ
プ３２１）、システムマスタＣＰＵからの割り込みがあ
れば、自ＣＰＵが属するＣＰＵボード８内の記憶制御部
内にあるＣＰＵｃおよびＣＰＵｄの内部初期診断結果を
メモリ装置９内の全ＣＰＵ内部初期診断結果格納領域９
１の対応する箇所に書き込み（ステップ３２６）、スレ
ーブＣＰＵとして動作する（ステップ３２８）。もし、
割り込みがなければ、ＣＰＵｂが正常に動作できないも
のと判断して、レジスタｃの値を＋１して「１」とし、
ステップ３１９に戻る。
タｂとレジスタｃとの比較が一致しないので、ＣＰＵｃ
はシステムマスタＣＰＵ、すなわちＣＰＵｂからのシス
テムマスタＣＰＵ宣言を一定期間待ち合わせて（ステッ
プ３２１）、システムマスタＣＰＵからの割り込みがあ
れば、自ＣＰＵが属するＣＰＵボード８内の記憶制御部
内にあるＣＰＵｃおよびＣＰＵｄの内部初期診断結果を
メモリ装置９内の全ＣＰＵ内部初期診断結果格納領域９
１の対応する箇所に書き込み（ステップ３２６）、スレ
ーブＣＰＵとして動作する（ステップ３２８）。もし、
割り込みがなければ、ＣＰＵｂが正常に動作できないも
のと判断して、レジスタｃの値を＋１して「１」とし、
ステップ３１９に戻る。
【００４６】なお、上述のフローチャートでは内部初期
診断において正常終了しなかったＣＰＵおよびプロセッ
サ間通信割り込みができなかったＣＰＵも、エラーコー
ドの内部初期診断結果格納領域への書き込み（ステップ
３０５）を行うことができるということを前提に説明し
たが、実際には障害を起こしたＣＰＵがこの動作を行う
ことのできない場合もあり得る。そこで各ＣＰＵは、内
部初期診断結果格納領域に正常コードが入っていないＣ
ＰＵは異常終了したものと判断して自己の処理を行うよ
うに構成することが望ましい。
診断において正常終了しなかったＣＰＵおよびプロセッ
サ間通信割り込みができなかったＣＰＵも、エラーコー
ドの内部初期診断結果格納領域への書き込み（ステップ
３０５）を行うことができるということを前提に説明し
たが、実際には障害を起こしたＣＰＵがこの動作を行う
ことのできない場合もあり得る。そこで各ＣＰＵは、内
部初期診断結果格納領域に正常コードが入っていないＣ
ＰＵは異常終了したものと判断して自己の処理を行うよ
うに構成することが望ましい。
【００４７】また、もしあるボード内の全てのＣＰＵが
障害を起こした場合には、メモリ装置９内の全ＣＰＵ初
期診断結果格納領域９１内に診断結果が格納されない箇
所が生じるが、この場合も、診断結果が格納されなかっ
たＣＰＵは異常終了したものと判断するように構成する
ことが望ましい。ステップ３２５において割り込みが失
敗したときも同様である。これらの場合、記憶制御部内
に残された診断結果から異常の発生場所や原因を調べる
ことができる。なお、本実施例ではシステムマスタＣＰ
Ｕの候補となったＣＰＵがプロセッサ間通信割り込みに
失敗した場合、そのボード内に正常終了したＣＰＵが他
にあっても、そのボード内の全ＣＰＵが故障したものと
判断されることになるが、他の正常終了したＣＰＵを新
たにボードマスタＣＰＵとして選択されるように構成す
ることもできる。
障害を起こした場合には、メモリ装置９内の全ＣＰＵ初
期診断結果格納領域９１内に診断結果が格納されない箇
所が生じるが、この場合も、診断結果が格納されなかっ
たＣＰＵは異常終了したものと判断するように構成する
ことが望ましい。ステップ３２５において割り込みが失
敗したときも同様である。これらの場合、記憶制御部内
に残された診断結果から異常の発生場所や原因を調べる
ことができる。なお、本実施例ではシステムマスタＣＰ
Ｕの候補となったＣＰＵがプロセッサ間通信割り込みに
失敗した場合、そのボード内に正常終了したＣＰＵが他
にあっても、そのボード内の全ＣＰＵが故障したものと
判断されることになるが、他の正常終了したＣＰＵを新
たにボードマスタＣＰＵとして選択されるように構成す
ることもできる。
【００４８】このように、本発明のマルチプロセッサシ
ステムの一実施例によれば、システムマスタＣＰＵが動
的に決定されるため、最初に選択されたＣＰＵがマスタ
動作できなくても他のＣＰＵに代替させてシステムを立
ち上げることが可能となり、信頼性の高いマルチプロセ
ッサシステムが実現される。
ステムの一実施例によれば、システムマスタＣＰＵが動
的に決定されるため、最初に選択されたＣＰＵがマスタ
動作できなくても他のＣＰＵに代替させてシステムを立
ち上げることが可能となり、信頼性の高いマルチプロセ
ッサシステムが実現される。
【００４９】また、システムの立ち上げ時に各ＣＰＵは
ローカルバス上に設けられた記憶制御部にアクセスする
ので、ローカルバスを設けない場合に比べてアクセスの
競合が減少して、立ち上げ時のシステム性能が向上す
る。
ローカルバス上に設けられた記憶制御部にアクセスする
ので、ローカルバスを設けない場合に比べてアクセスの
競合が減少して、立ち上げ時のシステム性能が向上す
る。
【００５０】また、システムバス配下のハードウェアに
障害があってメモリ装置に診断結果が格納されない場合
であっても、ローカルバス上の記憶制御部内に残される
情報を利用することで、ＣＰＵの内部初期診断結果を調
べることが可能となるため、エラー検出率が向上され
る。
障害があってメモリ装置に診断結果が格納されない場合
であっても、ローカルバス上の記憶制御部内に残される
情報を利用することで、ＣＰＵの内部初期診断結果を調
べることが可能となるため、エラー検出率が向上され
る。
【００５１】特に本実施例では、ボードマスタＣＰＵお
よびシステムマスタＣＰＵを決定する際に、プロセッサ
間通信割り込みが成功することを確認している（ステッ
プ３１３およびステップ３２５）ので、ボード／システ
ムマスタＣＰＵとなるのは、単に内部初期診断で正常終
了しただけでなく、プロセッサ間通信割り込みも成功し
たＣＰＵに限られ、システム全体の信頼性が高くなると
いう効果がある。
よびシステムマスタＣＰＵを決定する際に、プロセッサ
間通信割り込みが成功することを確認している（ステッ
プ３１３およびステップ３２５）ので、ボード／システ
ムマスタＣＰＵとなるのは、単に内部初期診断で正常終
了しただけでなく、プロセッサ間通信割り込みも成功し
たＣＰＵに限られ、システム全体の信頼性が高くなると
いう効果がある。
【００５２】また特に本実施例では、システムバスの動
作電圧が３．３Ｖ動作でローカルバスの動作電圧が５Ｖ
であるため、ＣＰＵ制御部が有するピンの内、ほぼ１／
３のピンが５Ｖで動作可能なので、この部分の制御用ゲ
ートアレイ部も５Ｖで動作すればよく、３．３Ｖ動作に
比べて安価な構成を実現できる。これらの動作電圧は他
の値をとることもできる。
作電圧が３．３Ｖ動作でローカルバスの動作電圧が５Ｖ
であるため、ＣＰＵ制御部が有するピンの内、ほぼ１／
３のピンが５Ｖで動作可能なので、この部分の制御用ゲ
ートアレイ部も５Ｖで動作すればよく、３．３Ｖ動作に
比べて安価な構成を実現できる。これらの動作電圧は他
の値をとることもできる。
【００５３】なお、ＣＰＵボード内のいくつかにはＣＰ
Ｕが１つしか搭載されていなくともよいことは当然であ
る。また、一部のＣＰＵがＣＰＵボード上ではなくシス
テムバスに直接接続されていてもよい。この場合は１つ
のＣＰＵを搭載したＣＰＵボードがある場合と同様であ
る。
Ｕが１つしか搭載されていなくともよいことは当然であ
る。また、一部のＣＰＵがＣＰＵボード上ではなくシス
テムバスに直接接続されていてもよい。この場合は１つ
のＣＰＵを搭載したＣＰＵボードがある場合と同様であ
る。
【００５４】また本実施例では、記憶制御部にＣＰＵ初
期化情報と内部初期診断結果を両方格納したが、個別に
記憶装置を設けて記憶させることもできる。
期化情報と内部初期診断結果を両方格納したが、個別に
記憶装置を設けて記憶させることもできる。
【００５５】上述の第１の実施例においては、内部初期
診断またはプロセッサ間通信割り込みにおいて異常終了
したＣＰＵがある場合に、当該ＣＰＵ自身がＣＰＵ制御
部内のＣＰＵ制御レジスタに対して自ＣＰＵのシステム
バスの切り離しを指示するように構成したが、実際には
障害を起こしたＣＰＵが自ＣＰＵの切り離しをできない
ような障害を有していることがあり得る。このような事
態が発生すると、障害を起こしたＣＰＵがシステムバス
に接続されたままになり、システムバスに異常な信号を
出すなどしてシステムの信頼性の低下を招くおそれがあ
る。これを改善した第２の実施例を次に示す。
診断またはプロセッサ間通信割り込みにおいて異常終了
したＣＰＵがある場合に、当該ＣＰＵ自身がＣＰＵ制御
部内のＣＰＵ制御レジスタに対して自ＣＰＵのシステム
バスの切り離しを指示するように構成したが、実際には
障害を起こしたＣＰＵが自ＣＰＵの切り離しをできない
ような障害を有していることがあり得る。このような事
態が発生すると、障害を起こしたＣＰＵがシステムバス
に接続されたままになり、システムバスに異常な信号を
出すなどしてシステムの信頼性の低下を招くおそれがあ
る。これを改善した第２の実施例を次に示す。
【００５６】第２の実施例の構成は図１と同様である
が、ＣＰＵ制御部内のＣＰＵ制御レジスタに自ボードお
よび他ボードにあるＣＰＵがアクセスできる構成になっ
ている。本実施例は、図３ないし図５のフローチャート
の代わりに、図６ないし図８に示すようなフローチャー
トで各ＣＰＵが動作する。
が、ＣＰＵ制御部内のＣＰＵ制御レジスタに自ボードお
よび他ボードにあるＣＰＵがアクセスできる構成になっ
ている。本実施例は、図３ないし図５のフローチャート
の代わりに、図６ないし図８に示すようなフローチャー
トで各ＣＰＵが動作する。
【００５７】図６ないし図８を参照しながら本実施例の
動作を説明する。
動作を説明する。
【００５８】まず、システム立ち上げの最初で、各ＣＰ
Ｕは自己の属するボード内の記憶制御部内の初期化情報
を読み込んで、内部初期診断を開始する（ステップ６０
１）。次に、各ＣＰＵは自己に接続されているＣＰＵ制
御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番号を読
み出して、レジスタａに格納する（ステップ６０２）。
各ＣＰＵは自己の内部初期診断の終了後、その診断結果
により正常終了の可否を判断する（ステップ６０３）。
Ｕは自己の属するボード内の記憶制御部内の初期化情報
を読み込んで、内部初期診断を開始する（ステップ６０
１）。次に、各ＣＰＵは自己に接続されているＣＰＵ制
御部内のＣＰＵ番号格納レジスタから自ＣＰＵ番号を読
み出して、レジスタａに格納する（ステップ６０２）。
各ＣＰＵは自己の内部初期診断の終了後、その診断結果
により正常終了の可否を判断する（ステップ６０３）。
【００５９】ここで正常終了した場合には正常終了コー
ドを（ステップ６０４）、また正常終了しなかった場合
にはエラーコードを（ステップ６０５）、それぞれレジ
スタａ内の番号を基に記憶制御部内の自ＣＰＵに対応す
る内部初期診断結果格納領域にローカルバスを介して格
納する。
ドを（ステップ６０４）、また正常終了しなかった場合
にはエラーコードを（ステップ６０５）、それぞれレジ
スタａ内の番号を基に記憶制御部内の自ＣＰＵに対応す
る内部初期診断結果格納領域にローカルバスを介して格
納する。
【００６０】ここで正常終了しなかったＣＰＵは、第１
の実施例の場合とは異なり、自ＣＰＵのシステムバス１
１から切り離しを行うことなくストールする（ステップ
６０７）。
の実施例の場合とは異なり、自ＣＰＵのシステムバス１
１から切り離しを行うことなくストールする（ステップ
６０７）。
【００６１】正常終了したＣＰＵは、他のＣＰＵが内部
初期診断結果を格納するのを一定期間だけ待ち合わせた
後（ステップ６０６）、ボード内の全ＣＰＵの内部初期
診断結果を記憶制御部からローカルバスを介して読み出
して、正常終了したＣＰＵ番号の内、最小の番号を自Ｃ
ＰＵ内にあるレジスタｂに格納する（ステップ６０
８）。この最小番号のＣＰＵがボードマスタＣＰＵの候
補となる。そして、レジスタａ内の番号とレジスタｂ内
の番号とを比較して、自ＣＰＵがボード内で正常終了し
たＣＰＵ中最小番号のＣＰＵ、すなわちボードマスタＣ
ＰＵの候補であるか否かを判定する（ステップ６０
９）。
初期診断結果を格納するのを一定期間だけ待ち合わせた
後（ステップ６０６）、ボード内の全ＣＰＵの内部初期
診断結果を記憶制御部からローカルバスを介して読み出
して、正常終了したＣＰＵ番号の内、最小の番号を自Ｃ
ＰＵ内にあるレジスタｂに格納する（ステップ６０
８）。この最小番号のＣＰＵがボードマスタＣＰＵの候
補となる。そして、レジスタａ内の番号とレジスタｂ内
の番号とを比較して、自ＣＰＵがボード内で正常終了し
たＣＰＵ中最小番号のＣＰＵ、すなわちボードマスタＣ
ＰＵの候補であるか否かを判定する（ステップ６０
９）。
【００６２】ここで自ＣＰＵがボード内で正常終了した
ＣＰＵ中最小番号のＣＰＵでなかった場合、ボードマス
タＣＰＵからのボードマスタＣＰＵ宣言を示すプロセッ
サ間通信割り込みを一定期間待ち合わせる（ステップ６
１１）。この期間中にボードマスタＣＰＵからのプロセ
ッサ間通信割り込みがあった場合にはスレーブＣＰＵと
なることが確定するので、システムマスタＣＰＵからの
動作指示を待つスレーブ動作を実行する（ステップ６１
４）。もし、期間内に割り込みがなかった場合には、ボ
ードマスタＣＰＵの候補とされたＣＰＵが正常動作でき
ないものと判断して、記憶制御部内の内部初期診断結果
格納領域にアクセスして、自ボード内でレジスタｂ内の
番号＋１以降の番号を有するＣＰＵの内、正常終了した
ＣＰＵの番号を得てこれをレジスタｂに格納し（ステッ
プ６１５）、ステップ６０９に戻る。
ＣＰＵ中最小番号のＣＰＵでなかった場合、ボードマス
タＣＰＵからのボードマスタＣＰＵ宣言を示すプロセッ
サ間通信割り込みを一定期間待ち合わせる（ステップ６
１１）。この期間中にボードマスタＣＰＵからのプロセ
ッサ間通信割り込みがあった場合にはスレーブＣＰＵと
なることが確定するので、システムマスタＣＰＵからの
動作指示を待つスレーブ動作を実行する（ステップ６１
４）。もし、期間内に割り込みがなかった場合には、ボ
ードマスタＣＰＵの候補とされたＣＰＵが正常動作でき
ないものと判断して、記憶制御部内の内部初期診断結果
格納領域にアクセスして、自ボード内でレジスタｂ内の
番号＋１以降の番号を有するＣＰＵの内、正常終了した
ＣＰＵの番号を得てこれをレジスタｂに格納し（ステッ
プ６１５）、ステップ６０９に戻る。
【００６３】一方、自ＣＰＵがボード内で正常終了した
ＣＰＵ中最小番号のＣＰＵであった場合、ボードマスタ
宣言を行うためにボード内の他のＣＰＵに対してプロセ
ッサ間通信割り込みをかける（ステップ６１０）。
ＣＰＵ中最小番号のＣＰＵであった場合、ボードマスタ
宣言を行うためにボード内の他のＣＰＵに対してプロセ
ッサ間通信割り込みをかける（ステップ６１０）。
【００６４】このプロセッサ間通信割り込みが成功した
場合にはボードマスタＣＰＵとして確定するが、もしこ
の割り込みが正常終了しなかった場合、基本命令実行以
外の障害があるものとしてステップ６０５にジャンプし
て、エラーコードを内部診断結果格納領域に格納して
（ステップ６０５）、ストールする（ステップ６０
７）。
場合にはボードマスタＣＰＵとして確定するが、もしこ
の割り込みが正常終了しなかった場合、基本命令実行以
外の障害があるものとしてステップ６０５にジャンプし
て、エラーコードを内部診断結果格納領域に格納して
（ステップ６０５）、ストールする（ステップ６０
７）。
【００６５】次に各ボード内のボードマスタＣＰＵが、
自ＣＰＵと接続されたＣＰＵ制御部内のボード番号格納
レジスタから自ボード番号を読み出して、自ＣＰＵ内の
レジスタｂ内に格納する（ステップ６１６）。次に自Ｃ
ＰＵ内部のレジスタｃにシステムバスに接続されたボー
ド番号中の最小の番号「０」を設定し（ステップ６１
７）、そして、レジスタｂとレジスタｃとの比較を行う
（ステップ６１８）。
自ＣＰＵと接続されたＣＰＵ制御部内のボード番号格納
レジスタから自ボード番号を読み出して、自ＣＰＵ内の
レジスタｂ内に格納する（ステップ６１６）。次に自Ｃ
ＰＵ内部のレジスタｃにシステムバスに接続されたボー
ド番号中の最小の番号「０」を設定し（ステップ６１
７）、そして、レジスタｂとレジスタｃとの比較を行う
（ステップ６１８）。
【００６６】等しい場合にはメモリ装置９の初期化を行
い（ステップ６１９）、システムマスタＣＰＵとして、
システム内の全ＣＰＵに対してプロセッサ間通信割り込
みをかけてシステムマスタＣＰＵ宣言を行う（ステップ
６２１）。もし、プロセッサ間通信割り込みに失敗した
ときには、ステップ６０５にジャンプしてエラーコード
を格納してストールする。割り込みに成功すると、自Ｃ
ＰＵが属するＣＰＵボード内の記憶制御手段内にある各
ＣＰＵの内部初期診断結果をメモリ装置９内に設けられ
た全ＣＰＵ内部初期診断結果格納領域９１に格納する
（ステップ６２６）。
い（ステップ６１９）、システムマスタＣＰＵとして、
システム内の全ＣＰＵに対してプロセッサ間通信割り込
みをかけてシステムマスタＣＰＵ宣言を行う（ステップ
６２１）。もし、プロセッサ間通信割り込みに失敗した
ときには、ステップ６０５にジャンプしてエラーコード
を格納してストールする。割り込みに成功すると、自Ｃ
ＰＵが属するＣＰＵボード内の記憶制御手段内にある各
ＣＰＵの内部初期診断結果をメモリ装置９内に設けられ
た全ＣＰＵ内部初期診断結果格納領域９１に格納する
（ステップ６２６）。
【００６７】その後、システムマスタＣＰＵは、一定時
間の待ち合わせを行って他のボードマスタＣＰＵが全Ｃ
ＰＵ内部初期診断結果格納領域９１に書き込みが終了す
るのを待ち（ステップ６２８）、全ＣＰＵ初期診断結果
格納領域９１を読み出して（ステップ６２９）、障害を
起こしたＣＰＵがあるか否かを判別する（ステップ６３
０）。この際、結果が格納されていないＣＰＵは異常終
了したものとみなすことが望ましい。
間の待ち合わせを行って他のボードマスタＣＰＵが全Ｃ
ＰＵ内部初期診断結果格納領域９１に書き込みが終了す
るのを待ち（ステップ６２８）、全ＣＰＵ初期診断結果
格納領域９１を読み出して（ステップ６２９）、障害を
起こしたＣＰＵがあるか否かを判別する（ステップ６３
０）。この際、結果が格納されていないＣＰＵは異常終
了したものとみなすことが望ましい。
【００６８】もし、正常終了しなかったＣＰＵが存在す
るときは、そのＣＰＵのＣＰＵ制御部内のＣＰＵ制御レ
ジスタに「１」をセットして、ＣＰＵのシステムバスか
らの切り離しを指示して（ステップ６３１）、システム
バスとしてマスタ動作を開始する（ステップ６３２）。
るときは、そのＣＰＵのＣＰＵ制御部内のＣＰＵ制御レ
ジスタに「１」をセットして、ＣＰＵのシステムバスか
らの切り離しを指示して（ステップ６３１）、システム
バスとしてマスタ動作を開始する（ステップ６３２）。
【００６９】全てのＣＰＵが正常終了していたときは、
そのままマスタ動作に移る（ステップ６３２）。
そのままマスタ動作に移る（ステップ６３２）。
【００７０】このように本実施例によれば、障害を起こ
したＣＰＵが自己をシステムバスから切り離すことがで
きない場合であっても、システムマスタＣＰＵが正常終
了しなかったＣＰＵを認識してシステムバスからの切り
離しを行うので、よりシステムの信頼性が向上される。
したＣＰＵが自己をシステムバスから切り離すことがで
きない場合であっても、システムマスタＣＰＵが正常終
了しなかったＣＰＵを認識してシステムバスからの切り
離しを行うので、よりシステムの信頼性が向上される。
【００７１】
【発明の効果】以上の説明で明らかなように、本発明に
よると、マスタＣＰＵの決定を動的に行うことにより、
システム立ち上げ時において障害を起こしたＣＰＵの切
り離しを確実に行うができ、信頼性の高いマルチプロセ
ッサシステムを実現できる。
よると、マスタＣＰＵの決定を動的に行うことにより、
システム立ち上げ時において障害を起こしたＣＰＵの切
り離しを確実に行うができ、信頼性の高いマルチプロセ
ッサシステムを実現できる。
【００７２】特に、マスタＣＰＵを選択する場合に、プ
ロセッサ間通信割り込みに成功したＣＰＵのみがマスタ
ＣＰＵとして選択されるように構成することで、信頼性
がさらに向上される。
ロセッサ間通信割り込みに成功したＣＰＵのみがマスタ
ＣＰＵとして選択されるように構成することで、信頼性
がさらに向上される。
【００７３】また、システム立ち上げ時において、初期
診断が正常終了しなかったＣＰＵの切り離しをシステム
マスタＣＰＵが指示するようにすることで、より信頼性
の高いシステムが実現される。
診断が正常終了しなかったＣＰＵの切り離しをシステム
マスタＣＰＵが指示するようにすることで、より信頼性
の高いシステムが実現される。
【００７４】また、システムバスに接続されたＣＰＵボ
ード上にローカルバスを設けて、この上に記憶装置部を
備えることにより、プロセッサ数が増大してもシステム
バスにかかる負担を抑えることができ、システムの立ち
上がり動作の高速化が実現される。
ード上にローカルバスを設けて、この上に記憶装置部を
備えることにより、プロセッサ数が増大してもシステム
バスにかかる負担を抑えることができ、システムの立ち
上がり動作の高速化が実現される。
【００７５】さらに、システムバスの動作電圧が３．３
Ｖでありようなシステムにおいて、ローカルバスの動作
電圧を５Ｖと設定することで、高いコストパフォーマン
スを維持したまま、低消費電力、低発熱なマルチプロセ
ッサシステムが実現される。
Ｖでありようなシステムにおいて、ローカルバスの動作
電圧を５Ｖと設定することで、高いコストパフォーマン
スを維持したまま、低消費電力、低発熱なマルチプロセ
ッサシステムが実現される。
【図１】本発明のマルチプロセッサシステムの一実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の記憶制御部の内部を示す図である。
【図３】本発明の第１の実施例における各ＣＰＵの動作
の流れを示すフローチャートである。
の流れを示すフローチャートである。
【図４】図３の続きのフローチャートである。
【図５】図４の続きのフローチャートである。
【図６】本発明の第２の実施例における各ＣＰＵの動作
の流れを示すフローチャートである。
の流れを示すフローチャートである。
【図７】図６の続きのフローチャートである。
【図８】図７の続きのフローチャートである。
１、２ ＣＰＵ ３、４ ＣＰＵ制御部 ５ 記憶制御部 ６ ローカルバス ７、８ ＣＰＵボード ９ メモリ装置 １０ Ｉ／Ｏ制御装置 １１ システムバス １２、２１ レジスタ群 ３１、４１ ＣＰＵ番号格納レジスタ ３２、４２ ＣＰＵ制御レジスタ ３３、４３ ボード番号格納レジスタ
Claims (5)
- 【請求項１】 システムバスに接続された複数のＣＰＵ
ボードを有するマルチプロセッサシステムであって、 各ＣＰＵボードは、 一つ以上のＣＰＵと、 これらのＣＰＵのそれぞれに対応して設けられ、前記シ
ステムバスおよびローカルバスと該ＣＰＵとの間の通信
を制御するＣＰＵ制御部と、 このＣＰＵ制御部と前記ローカルバスを介して接続さ
れ、ＣＰＵ初期化情報を格納する記憶制御部とを有し、 システム立ち上げ時において、各ＣＰＵは自ボード内の
前記記憶制御部から前記ＣＰＵ初期化情報を読み出して
初期診断を行い、この初期診断が正常終了しなかったと
きには該ＣＰＵに対応する前記ＣＰＵ制御部が該ＣＰＵ
をシステムバスから切り離すことを特徴とするマルチプ
ロセッサシステム。 - 【請求項２】 システム立ち上げ時において、各ＣＰＵ
ボード内において初期診断が正常終了したＣＰＵの内の
特定のＣＰＵをボードマスタＣＰＵとし、その後これら
ボードマスタＣＰＵの内の特定のＣＰＵをシステムマス
タＣＰＵとすることを特徴とする請求項１記載のマルチ
プロセッサシステム。 - 【請求項３】 前記ボードマスタＣＰＵを選択する場合
に、プロセッサ間通信割り込みに成功したＣＰＵのみが
ボードマスタＣＰＵとして選択されることを特徴とする
請求項２記載のマルチプロセッサシステム。 - 【請求項４】 前記システムバスの動作電圧が３．３Ｖ
であり、前記ローカルバスの動作電圧が５Ｖであること
を特徴とする請求項１記載のマルチプロセッサシステ
ム。 - 【請求項５】 システム立ち上げ時において、前記ＣＰ
Ｕは自ボード内の前記記憶制御部から前記ＣＰＵ初期化
情報を読み出して初期診断を行い、この初期診断が正常
終了しなかったときには、該ＣＰＵに対応する前記ＣＰ
Ｕ制御部に対してシステムマスタＣＰＵがシステムバス
からの切り離しを指示することを特徴とする請求項２記
載のマルチプロセッサシステム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30409694A JP3447404B2 (ja) | 1994-12-08 | 1994-12-08 | マルチプロセッサシステム |
| US08/561,262 US5764882A (en) | 1994-12-08 | 1995-11-21 | Multiprocessor system capable of isolating failure processor based on initial diagnosis result |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30409694A JP3447404B2 (ja) | 1994-12-08 | 1994-12-08 | マルチプロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08161279A true JPH08161279A (ja) | 1996-06-21 |
| JP3447404B2 JP3447404B2 (ja) | 2003-09-16 |
Family
ID=17928983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30409694A Expired - Fee Related JP3447404B2 (ja) | 1994-12-08 | 1994-12-08 | マルチプロセッサシステム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5764882A (ja) |
| JP (1) | JP3447404B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007272846A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 情報処理システムのコアセル変更制御方式及びその制御プログラム |
| CN100375044C (zh) * | 2005-03-17 | 2008-03-12 | 富士通株式会社 | 信息处理系统及其控制方法、控制程序以及冗余控制装置 |
| JP2008117401A (ja) * | 2002-06-11 | 2008-05-22 | Intel Corp | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
| JP2009532783A (ja) * | 2006-03-30 | 2009-09-10 | シリコン イメージ，インコーポレイテッド | 共用不揮発性メモリ・アーキテクチャ |
| JP2012173762A (ja) * | 2011-02-17 | 2012-09-10 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JP2012531138A (ja) * | 2009-06-24 | 2012-12-06 | 中▲興▼通▲訊▼股▲ふぇん▼有限公司 | メイン／スタンバイボードのスイッチング方法及びシステム |
| JP2014041503A (ja) * | 2012-08-23 | 2014-03-06 | Nec Corp | フォールトトレラントコンピュータシステム、フォールトトレラントコンピュータシステムの起動方法およびフォールトトレラントコンピュータシステムの起動プログラム |
| US8716814B2 (en) | 2004-07-14 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Wireless processor, wireless memory, information system, and semiconductor device |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178445B1 (en) * | 1998-03-31 | 2001-01-23 | International Business Machines Corporation | System and method for determining which processor is the master processor in a symmetric multi-processor environment |
| US6178522B1 (en) | 1998-06-02 | 2001-01-23 | Alliedsignal Inc. | Method and apparatus for managing redundant computer-based systems for fault tolerant computing |
| US6370657B1 (en) | 1998-11-19 | 2002-04-09 | Compaq Computer Corporation | Hot processor swap in a multiprocessor personal computer system |
| US6360333B1 (en) | 1998-11-19 | 2002-03-19 | Compaq Computer Corporation | Method and apparatus for determining a processor failure in a multiprocessor computer |
| JP2000181890A (ja) * | 1998-12-15 | 2000-06-30 | Fujitsu Ltd | マルチプロセッサ交換機及びその主プロセッサ切替方法 |
| US6393586B1 (en) | 1999-02-04 | 2002-05-21 | Dell Usa, L.P. | Method and apparatus for diagnosing and conveying an identification code in post on a non-booting personal computer |
| US6393559B1 (en) | 1999-04-30 | 2002-05-21 | Dell Usa, L.P. | Method and computer for self-healing BIOS initialization code |
| JP2001069585A (ja) * | 1999-08-31 | 2001-03-16 | Fujitsu Ltd | 二重化装置及びハイウェイインタフェース回路 |
| US6611911B1 (en) | 1999-12-30 | 2003-08-26 | Intel Corporation | Bootstrap processor election mechanism on multiple cluster bus system |
| US6487464B1 (en) * | 2000-02-25 | 2002-11-26 | Intel Corporation | Power-on software for robust boot |
| US6826713B1 (en) * | 2001-01-02 | 2004-11-30 | Juniper Networks, Inc. | Diagnostic access to processors in a complex electrical system |
| US20030093510A1 (en) * | 2001-11-14 | 2003-05-15 | Ling Cen | Method and apparatus for enumeration of a multi-node computer system |
| US7117390B1 (en) * | 2002-05-20 | 2006-10-03 | Sandia Corporation | Practical, redundant, failure-tolerant, self-reconfiguring embedded system architecture |
| US7065641B2 (en) * | 2002-06-13 | 2006-06-20 | Intel Corporation | Weighted processor selection apparatus and method for use in multiprocessor systems |
| US7028218B2 (en) * | 2002-12-02 | 2006-04-11 | Emc Corporation | Redundant multi-processor and logical processor configuration for a file server |
| GB0308708D0 (en) * | 2003-04-15 | 2003-05-21 | British Telecomm | A computer system |
| US7257734B2 (en) * | 2003-07-17 | 2007-08-14 | International Business Machines Corporation | Method and apparatus for managing processors in a multi-processor data processing system |
| US20050193246A1 (en) * | 2004-02-19 | 2005-09-01 | Marconi Communications, Inc. | Method, apparatus and software for preventing switch failures in the presence of faults |
| JP4289293B2 (ja) * | 2004-12-20 | 2009-07-01 | 日本電気株式会社 | 起動制御方法、二重化プラットフォームシステム及び情報処理装置 |
| US7502957B2 (en) * | 2005-09-09 | 2009-03-10 | International Business Machines Corporation | Method and system to execute recovery in non-homogeneous multi processor environments |
| JP5188493B2 (ja) * | 2006-03-30 | 2013-04-24 | シリコン イメージ，インコーポレイテッド | 可変のポート速度を有するマルチポート・メモリ・デバイス |
| US10599442B2 (en) * | 2017-03-02 | 2020-03-24 | Qualcomm Incorporated | Selectable boot CPU |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488768A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Bus monitoring device for multi-cpu system |
| JPH02306362A (ja) * | 1989-05-22 | 1990-12-19 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH04178871A (ja) * | 1990-11-14 | 1992-06-25 | Pfu Ltd | 初期化処理装置 |
| JPH04205162A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH0520290A (ja) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | マルチプロセツシングシステム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023779A (en) * | 1982-09-21 | 1991-06-11 | Xerox Corporation | Distributed processing environment fault isolation |
| US5163052A (en) * | 1989-10-12 | 1992-11-10 | Ncr Corporation | High reliability computer diagnostics system |
| US5408647A (en) * | 1992-10-02 | 1995-04-18 | Compaq Computer Corporation | Automatic logical CPU assignment of physical CPUs |
| US5434997A (en) * | 1992-10-02 | 1995-07-18 | Compaq Computer Corp. | Method and apparatus for testing and debugging a tightly coupled mirrored processing system |
| US5491788A (en) * | 1993-09-10 | 1996-02-13 | Compaq Computer Corp. | Method of booting a multiprocessor computer where execution is transferring from a first processor to a second processor based on the first processor having had a critical error |
| GB2290891B (en) * | 1994-06-29 | 1999-02-17 | Mitsubishi Electric Corp | Multiprocessor system |
-
1994
- 1994-12-08 JP JP30409694A patent/JP3447404B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-21 US US08/561,262 patent/US5764882A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6488768A (en) * | 1987-09-30 | 1989-04-03 | Toshiba Corp | Bus monitoring device for multi-cpu system |
| JPH02306362A (ja) * | 1989-05-22 | 1990-12-19 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH04178871A (ja) * | 1990-11-14 | 1992-06-25 | Pfu Ltd | 初期化処理装置 |
| JPH04205162A (ja) * | 1990-11-29 | 1992-07-27 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JPH0520290A (ja) * | 1991-07-15 | 1993-01-29 | Mitsubishi Electric Corp | マルチプロセツシングシステム |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008117401A (ja) * | 2002-06-11 | 2008-05-22 | Intel Corp | システム起動処理のための良好な状態のプロセッサグループ及び関連するファームフェアを決定するシステム及び方法 |
| US8716814B2 (en) | 2004-07-14 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Wireless processor, wireless memory, information system, and semiconductor device |
| US9087280B2 (en) | 2004-07-14 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Wireless processor, wireless memory, information system, and semiconductor device |
| US9425215B2 (en) | 2004-07-14 | 2016-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Wireless processor, wireless memory, information system, and semiconductor device |
| CN100375044C (zh) * | 2005-03-17 | 2008-03-12 | 富士通株式会社 | 信息处理系统及其控制方法、控制程序以及冗余控制装置 |
| JP2009532783A (ja) * | 2006-03-30 | 2009-09-10 | シリコン イメージ，インコーポレイテッド | 共用不揮発性メモリ・アーキテクチャ |
| JP2007272846A (ja) * | 2006-03-31 | 2007-10-18 | Nec Corp | 情報処理システムのコアセル変更制御方式及びその制御プログラム |
| JP2012531138A (ja) * | 2009-06-24 | 2012-12-06 | 中▲興▼通▲訊▼股▲ふぇん▼有限公司 | メイン／スタンバイボードのスイッチング方法及びシステム |
| US9337892B2 (en) | 2009-06-24 | 2016-05-10 | Zte Corporation | Method and system for switching main board and standby board |
| JP2012173762A (ja) * | 2011-02-17 | 2012-09-10 | Mitsubishi Electric Corp | マルチプロセッサシステム |
| JP2014041503A (ja) * | 2012-08-23 | 2014-03-06 | Nec Corp | フォールトトレラントコンピュータシステム、フォールトトレラントコンピュータシステムの起動方法およびフォールトトレラントコンピュータシステムの起動プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447404B2 (ja) | 2003-09-16 |
| US5764882A (en) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447404B2 (ja) | マルチプロセッサシステム | |
| AU635551B2 (en) | An apparatus and method for preventing unauthorized access to bios in personal computer system | |
| US6463550B1 (en) | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory | |
| AU635550B2 (en) | An apparatus and method for decreasing the memory requirements for bios in a personal computer system | |
| US20010042225A1 (en) | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory | |
| JPH079625B2 (ja) | フォールトトレラントな能力を備えたコンピュータ | |
| JP2002268900A (ja) | 論理分割された（ｌｐａｒ）計算機でシステム・ファームウェア更新を安全に実行する機構 | |
| US6601165B2 (en) | Apparatus and method for implementing fault resilient booting in a multi-processor system by using a flush command to control resetting of the processors and isolating failed processors | |
| US6032234A (en) | Clustered multiprocessor system having main memory mapping shared expansion memory addresses and their accessibility states | |
| JP2003186697A (ja) | 周辺デバイス試験システム及び方法 | |
| US7725761B2 (en) | Computer system, fault tolerant system using the same and operation control method and program thereof | |
| JPS63104167A (ja) | ブ−トプロセツサ決定方式 | |
| JPS6113626B2 (ja) | ||
| US8090991B2 (en) | Information processing apparatus, method, and computer program product for self-diagnosis for utilizing multiple diagnostic devices, each having exclusive access to a resource | |
| JP3365282B2 (ja) | クラスタ接続マルチｃｐｕシステムのｃｐｕデグレード方式 | |
| JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
| JPH08263455A (ja) | マルチ・プロセッサ・システムにおける故障プロセッサのデグレード方式 | |
| JP2003196251A (ja) | マルチｃｐｕシステム | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JP3344432B2 (ja) | 情報処理装置 | |
| JPH0320834A (ja) | 情報処理装置の初期診断方法 | |
| JP2835896B2 (ja) | テストプログラムの実行制御方式 | |
| JP3006487B2 (ja) | エミュレーション装置 | |
| JP2003345515A (ja) | ディスク制御装置、ストレージシステム、及びその制御方法 | |
| JPH10247185A (ja) | プロセッサの故障診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |