JPH02306362A - マルチプロセッサシステム - Google Patents

マルチプロセッサシステム

Info

Publication number
JPH02306362A
JPH02306362A JP12675789A JP12675789A JPH02306362A JP H02306362 A JPH02306362 A JP H02306362A JP 12675789 A JP12675789 A JP 12675789A JP 12675789 A JP12675789 A JP 12675789A JP H02306362 A JPH02306362 A JP H02306362A
Authority
JP
Japan
Prior art keywords
processor
diagnosis
system bus
self
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12675789A
Other languages
English (en)
Inventor
Shigeru Adachi
茂 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12675789A priority Critical patent/JPH02306362A/ja
Publication of JPH02306362A publication Critical patent/JPH02306362A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
この発明は、故障の自己診断処理をそれぞれ実行する複
数のプロセッサを有機的に結合することにより構成され
るマルチプロセッサシステムに関するものである。
【従来の技術】
第4図は、例えば特公昭63−61700号に示された
従来のマルチプロセッサシステムを示すブロック図であ
り、図において、l、〜Inは有機的に結合することに
よって、マルチプロセッサシステムの主要部を構成する
複数のプロセッサ、2は各プロセッサを含むシステム全
体の統括制御を行うシステム制御プロセッサ、3はプロ
セッサ11〜inとシステム制御プロセッサ2及び外部
回路とを相互に接続するシステムバス(バス)である。 次にプロセッサの障害復旧動作について説明する。 例えば、プロセッサ1nに障害が発生した場合には、こ
の障害プロセッサ1nをマルチプロセッサシステムから
切り離した状態で修理を行う。次に、この障害プロセッ
サ1nに対する修理が完了したならば、マルチプロセッ
サシステムにマニュアル接続させて自己診断を行い、そ
の結果が良である場合においてのみ、マルチフ“ロセッ
サシステムの当該プロセッサとして復帰させている。 
ここで、上記プロセッサの自己診断に際しては、第5図
にフローヂャートで示すように、まずステップST1に
おいて、プロセッサ1nをマルチプロセッサシステムに
おけるシステムバス3にマニュアル接続する。次に、ス
テップST2においては、マルチプロセッサシステムの
各プロセッサ1□〜1nに対してプログラムをロードす
る役割を有する例えばプロセッサl、が、前記マニュア
ル操作によりシステムバス3に接続されたプロセッサ1
nに対してジョブプログラムのロードを実行する。次に
、ステップST3においては、プロセッサ1.がマルチ
プロセッサシステムの各プロセッサ1.〜1nに対し、
システムバス3を経由してプロセッサ起動指令を送信す
る。次に、ステップST4においては、このマルチプロ
セッサシステムを統括制御するシステム制御プロセッサ
2が、プロセッサ11から発信されたプロセッサ起動指
令をプロセッサInへ送信する。従って、このプロセッ
サInは係るシステム制御プロセッサ2から供給される
プロセッサ起動指令を受けてることにより始めて、マル
チプロセッサシステムの当該プロセッサとしての稼働が
可能になり、これに伴ってメインデータの処理を行うジ
ョブ・プログラムと、診断・試験処理を行うジョブプロ
グラムが同時に稼働することになる。
【発明が解決しようとする課B】
従来のマルチプロセッサシステムは以−ヒのように構成
されていたので、各プロセッサは自己診断中もシステム
バスに接続されることになる。この結果、プロセッサの
障害によりシステムバスに対して悪影響を及ぼす場合が
あり、この場合には1個のプロセッサ故障がシステム全
体に影響を及ぼしてしまうなどの課題があった。 この発明は上記のような課題を解消するためになされた
もので、プロセッサの診断・試験時に、プロセッサが故
障していてもシステム全体に影響を及ぼすことがないマ
ルチプロセッサシステムを得ることを目的とする。
【課題を解決するための手段】
この発明に係るマルチプロセッサシステムは、各プロセ
ッサ毎に故障の自己診断を実行するとともに、この自己
診断結果をステータスレジスタを今してシステム制御プ
ロセッサに通知し、コントロールレジスタを今して、各
プロセッサとシステムハスとの接続をシステム制御プロ
セッサからの制御によって実行し、かつ自己診断中のプ
ロセッサをシステムバスから切り放して自己診断の結果
が正常と判断された時点においてシステムバスに接続す
るように構成したものである。
【作用】
この発明におけるマルチプロセッサシステムは、各プロ
セッサ内に自己診断プログラムを持たせることにより、
システムバスから切り離した状態で自己診断処理を行い
、その結果が全て正常である場合のみ、プロセッサをシ
ステムバスへ接続制御することから、プロセッサが故障
していたとしても、システム全体に影響を及ぼすことが
完全に防止されることになる。
【発明の実施例】
以下、この発明の一実施例を図について説明する。第1
図において、11〜15ばプロセッサIIの内部構成す
るものであって、11はシステムバスに対する入出力処
理を担当するシステムバスインターフェース、12はコ
ントロールレジスタ、13はステータスレジスタ、14
は中央演算処理部(以下CPUと称す)、15は自己診
断プログラム、16は内部バスを示す。そして、この構
成は、プロセッサ1□〜1 、、*+ も同様となって
いる。 21〜25はシステム制御プロセッサ2の内部構成を示
すものであって、21はコントロールインターフヱース
、22はシステムバスに対する入出力処理を担当するシ
ステムバスインターフェース、23は中央演算処理部(
以下CPUと称す)、24は監視プログラム、25は内
部バスを示す。また、4、〜4nは各プロセッサl、〜
Inの内部に設けられているコントロールレジスタ12
とステータスレジスタ13をシステム制御プロセッサ2
の内部に設けられているコントロールインターフェース
21に接続するコン!・ロールバスである。 次に動作について説明する。 まず、各プロセンサll−1nのシステムバスインター
フェース11は、システムバス3に対して未接続の状態
であるとする。システムが起動されると、各プロセッサ
11〜InのCPU14は自己診断プログラム15の内
容を実行し、その結果をステータスレジスタ13へ格納
する。システム制御プロセッサ2のCPU23は、監視
プログラム24の内容を実行することにより、コントロ
ールインターフェース21を介して各ステータスレジス
タ13の内容を読み取ることにより、各プロセッサ11
〜1nの状態を監視する。そして、全プロセッサ11〜
1nが正常であると判断されると、コントロールインタ
ーフェース21を通じて各プロセッサ11〜1nのコン
トロールレジスタ12にシステムバスインターフェース
11をシステムハス3に接続するように指示する。以上
の処理が全てのプロセッサに対して行われることにより
診断処理が完了し各プロセッサ1.〜1nがシステムバ
ス3に接続されることになる。その後、このシステムバ
ス3に接続された各プロセッサII〜10に対してジョ
ブ・プロメラムがロードされることにより、メインデー
タに対するデータ処理が実行されることになる。 以上の動作をシステム監視プロセッサ2の処理を中心に
したフローチャートで表すと第2図に示すよ・うになる
。即ち、ステップ5TIOに示ずよ・うに、システム監
視プロセッサ2は各プロセンサの状態をステータスレジ
スタ13の内容を読むことにより、その内容をステップ
5TIIにおいて判断する。そして、このステップ5T
iiにおける判断結果が正常であれば、ステップ5T1
2に移行することにより、コントロールレジスタ12を
介してシステムバスインターフェース11にシステムバ
スへの接続を指令した後にステップ5T13に移行する
。ステップ5T13においては、チlツク動作の終了を
判断し、ノーである場合にはステップ5TIOに移行し
て、再び同様な処理を実行する。また、ステップ5TI
Iにおける判断結果が異常であって場合には、ステップ
5TI4に移行してし、このプロセッサが異常である旨
を記録してステップ5T13に移行する。また、ステッ
プ5TIIにおける判断結果が診断中である場合には、
ステップ5T15に移行して自己診断がタイムアウトで
あるか否かの判断を行い、タイムアウトでない場合には
ステップ5T13に移行し、タイムアウトである場合に
はステップ5T14に移行する。 このような処理をステップST1.3の判断結果がイエ
スとなるまで行うことにより、各プロセッサII〜1n
に対する診断を終了してステップ5TI6に移行する。 ステップ5T16においては、全てのプロセッサが正常
である場合においてのみ、プロセッサ1.により各プロ
セッサ1.〜1nにジョブ・プログラムがロードされ、
次にステップ5TI7に移行することにより各プロセッ
サII〜Inがデータ処理の実行を開始することになる
。 なお、上記説明においては、システム起動時に診断を行
う場合について説明したが、これをシステム運用中にお
ける診断処理に応用することも容易である。 第3図はシステム制御プロセッサ2の動作を中心に、シ
ステム運用中の診断を説明するためのフローチャー1・
である。先ず、ステップS T 30においては、シス
テム制御プロセッサ2が定期的にコン]・ロールレジス
タ12を介して各プロセッサ11〜Inに自己診断を指
令し、各プロセッサ1.〜1nは自己診断指令を受ける
と、前述したように内部に格納されている自己診断プロ
グラムを実行することにより、その結果をステータスレ
ジスタ13に格納する。次に、ステップST31におい
てはシステム制御プロセッサ2が、各プロセッサ1.〜
l口のステータスレジスタ13の内容を読み取り、ステ
ップST32においてその内容を判断する。 そして、このステップST32における判断結果が正常
である場合には、ステップST35に移行して診断動作
が終了であるか否苦かの判断を行い、その判断結果がノ
ーである場合にはステップ5T30に移行する。 また、ステップ5T32における判断結果が異常である
場合には、ステップST34に移行してこのプロセッサ
をシステムバス3から切り離す処理を実行した後にステ
ップST35に移行する。 また、ステップST32における判断結果が診断中であ
る場合には、ステップST33に移行してタイムアウト
状態の判断が行われる。ここで、ステップ5T33にお
ける判断結果がタイムアウトとなった場合には、設定時
間内による診断が何かの原因によって異常になったもの
としてステップST34に移行する。また、ステップS
T33の判断結果がタイムアウトでないとなった場合に
は、ステップST35からステップS E” 30に移
行する処理を繰り返t6そして、ステップ5T35にお
ける判断結果がイエスになると、診断処理が全て終了し
たものとして終了となる。 なお、上記各実施例においては、コントロールバス4.
〜4nヲ使用して、コントロールレジスタ12およびス
テータスレジスタ13をシステム制御プロセッサ2に接
続したが、システムバス3の一部を係る接続機能に使用
しても同様の効果を奏する。
【発明の効果】
以上のように、この発明によれば各プロセッサをシステ
ムバスから切り離した状態で、その内部乙こ持たせであ
る自己診断プログラムによって診断を行い、各プロセッ
サの診断結果が全て正常であるとシステム制御プロセッ
サが判断した時に、このシステム制御プロセッサが各プ
ロセッサをシステムバスに接続する制御を実行してデー
タ処理に移行させるようにしたので、診断中のあるプロ
セッサが何かの原因によって、システムバスに異常信号
を送出するような事態となっても、各プロセッサはシス
テムバスから切り離されていることから、システムに影
響を与えることが防止される効果がある。
【図面の簡単な説明】
第1図はこの発明によるマルチプロセッサシステムを示
すブロック図、第2図および第3図は第1図に示すマル
チプロセンサシステムの動作を説明するためのフローチ
ャート、第4図は従来のマルチプロセッサシステムを示
すブロック図、第5図は第4図に示すマルチプロセンサ
システムの動作を説明するためのフローチャー1・であ
る。 1、〜1nはプロセッサ、2はシステム制御プロセッサ
、3はシステムバス(バス)、12はコントロールレジ
スタ、13はステータスレジスタ、15は自己診断プロ
グラム。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  データ処理を実行する複数のプロセッサと、バスを介
    して前記複数のプロセッサの制御を行うシステム制御プ
    ロセッサとを具備し、前記複数の各プロセッサは前記シ
    ステム制御プロセッサの指示により診断・試験とデータ
    処理を実行するマルチプロセッサシステムにおいて、前
    記複数のプロセッサは故障の自己診断を実行するととも
    に、この自己診断の結果を前記システム制御プロセッサ
    に伝えるステータスレジスタと、前記システム制御プロ
    セッサの指示によりプロセッサをバスに対して接続ある
    いは切り放しの制御を行うコントロールレジスタとを備
    えたことを特徴とするマルチプロセッサシステム。
JP12675789A 1989-05-22 1989-05-22 マルチプロセッサシステム Pending JPH02306362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12675789A JPH02306362A (ja) 1989-05-22 1989-05-22 マルチプロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12675789A JPH02306362A (ja) 1989-05-22 1989-05-22 マルチプロセッサシステム

Publications (1)

Publication Number Publication Date
JPH02306362A true JPH02306362A (ja) 1990-12-19

Family

ID=14943168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12675789A Pending JPH02306362A (ja) 1989-05-22 1989-05-22 マルチプロセッサシステム

Country Status (1)

Country Link
JP (1) JPH02306362A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161279A (ja) * 1994-12-08 1996-06-21 Nec Corp マルチプロセッサシステム
JP2005250524A (ja) * 2004-03-01 2005-09-15 Mitsubishi Electric Corp コンピュータシステム
JP2007052015A (ja) * 2005-08-09 2007-03-01 Toshiba Corp 共通して制御されるlbistサテライトを使用して、lbist検査するためのシステム及び方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08161279A (ja) * 1994-12-08 1996-06-21 Nec Corp マルチプロセッサシステム
JP2005250524A (ja) * 2004-03-01 2005-09-15 Mitsubishi Electric Corp コンピュータシステム
JP4613019B2 (ja) * 2004-03-01 2011-01-12 三菱電機株式会社 コンピュータシステム
JP2007052015A (ja) * 2005-08-09 2007-03-01 Toshiba Corp 共通して制御されるlbistサテライトを使用して、lbist検査するためのシステム及び方法

Similar Documents

Publication Publication Date Title
JPH02306362A (ja) マルチプロセッサシステム
KR19980043103A (ko) 자동제어시스템에서 현장제어장치의 콘트롤러 이중화 제어방법및 그 장치
JPH03139736A (ja) 情報処理システムにおける系切替方式
JP2839030B2 (ja) デジタルリレー装置
JPS62286131A (ja) 情報処理装置の自動自己診断方式
JPS61182107A (ja) デイジタル制御装置
JPH0630069B2 (ja) 多重化システム
JPH047645A (ja) フォールト・トレラント・コンピュータ
JPH07325730A (ja) マルチプロセッサ装置
JPH0664569B2 (ja) マイクロプログラムローディング方法
JPH07114521A (ja) マルチマイクロコンピュータシステム
JPS6232816B2 (ja)
JPS6172302A (ja) 待機2重系プログラマブルコントロ−ラの切換方法
JPS63156251A (ja) チエツク回路の診断方法
JPS6011901A (ja) 分散形制御装置のバツクアツプ装置
JPH03253945A (ja) データ処理システムの異常回復処理機能確認方式
JPS6123246A (ja) マルチプロセツサシステムの監視方式
JPH0118460B2 (ja)
JPH03100836A (ja) 障害診断処理システム
JPH03269735A (ja) マイクロプロセッサボードのテスト処理方式
JPS5896352A (ja) マイクロコンピユ−タ制御システム
JPH05191496A (ja) 故障診断方式
JPS61145617A (ja) 電源切断回路
JPS62151943A (ja) マイクロコンピユ−タのテスト方式
JPH02101539A (ja) Cpuの暴走検知方式