JPS61145617A - 電源切断回路 - Google Patents
電源切断回路Info
- Publication number
- JPS61145617A JPS61145617A JP59266110A JP26611084A JPS61145617A JP S61145617 A JPS61145617 A JP S61145617A JP 59266110 A JP59266110 A JP 59266110A JP 26611084 A JP26611084 A JP 26611084A JP S61145617 A JPS61145617 A JP S61145617A
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- carry
- issued
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は笥、子計算機のサービスプロセッサによる電源
切断回路に関する。
切断回路に関する。
従来の装置は、特開昭５７−１５９３１６号公報に記載
のように、処理装置の異常時のパワーオフ動作として、
リセット→ＩＰＬのやりな２し、からパワーオフを実施
する工夫があったか、プログラムバグ、固・定障害につ
いて、配慮されていなかった。
のように、処理装置の異常時のパワーオフ動作として、
リセット→ＩＰＬのやりな２し、からパワーオフを実施
する工夫があったか、プログラムバグ、固・定障害につ
いて、配慮されていなかった。
本発明の目的は計算機の複雑なパワーオフ動作のために
パワーオフ動作の信頼性が低下することを防ぎ、確実な
パワーオフ動作を保証することにある。
パワーオフ動作の信頼性が低下することを防ぎ、確実な
パワーオフ動作を保証することにある。
一般の簡単な装置のパワーオフはスイッチそのものが電
源回路の一部に組込まれており、スイッチを操作すると
回路が直接切断されるなど信頼度は高い。しかし、大形
の計算機などＳＶＰを使用した計算機においては、パワ
ーオフスイッチ３号がＳＶＰに受は取られ、計算機本体
のパワーオフの前処理、接続ＴＯへの１１源切断指令、
パワーオフ時間の記碌などさまざまな仕事を実行した後
、計算機の電源切断動作が実行される。このためＳｖＰ
のハードウェアの誤動作など目的のパワーオフまでに障
害の発生する可能性がある。本発明は電源の切断という
きわめて高い信頼度を要求される動作の遂行に当り、確
実にパワーオフ動作の実施を可能とする。
源回路の一部に組込まれており、スイッチを操作すると
回路が直接切断されるなど信頼度は高い。しかし、大形
の計算機などＳＶＰを使用した計算機においては、パワ
ーオフスイッチ３号がＳＶＰに受は取られ、計算機本体
のパワーオフの前処理、接続ＴＯへの１１源切断指令、
パワーオフ時間の記碌などさまざまな仕事を実行した後
、計算機の電源切断動作が実行される。このためＳｖＰ
のハードウェアの誤動作など目的のパワーオフまでに障
害の発生する可能性がある。本発明は電源の切断という
きわめて高い信頼度を要求される動作の遂行に当り、確
実にパワーオフ動作の実施を可能とする。
すなわち、パワーオフスイッチが操作されたことを検出
する回路と、その後時間をカウントする回路と、ＣＷに
よる該カウント回路のリセット回路とを持ち、ＣＷによ
るカウント回路のリセットが発行されない時は強制的に
パワーオフを実施することを特徴とするものである。
する回路と、その後時間をカウントする回路と、ＣＷに
よる該カウント回路のリセット回路とを持ち、ＣＷによ
るカウント回路のリセットが発行されない時は強制的に
パワーオフを実施することを特徴とするものである。
以下、本発明の一実施例を第１図により説明する。第１
図は、サービスプロセッサのパワーオフスイッチおよび
マイクロプロセッサとの接続を示している。１はＳｖＰ
のマイクロプロセッサを示す。マイクロプロセッサは接
続する工０のため、２のシステムバスにより必要なデー
タの入出力を行なっている。３はパワーオフスイッチで
あり、４の受信回路を通してシステムバス２に接゛続さ
れている。マイクロプロセッサ１は、そのプログラムに
より、４を一定時間ごとに読み出す。３がオン状態とな
るとプロセッサに読み込まれ、スイッチが操作されたこ
とを検出する。プロセッサ１は必要な処理を実施後、シ
ステムバス２を通して６のパワーオフ制御回路に指示を
あたえる。指示を受けたパワーオフ制御回％６は、電源
部７に対しパワーオフ制御を実施する。以上により通常
のパワーオフが実施で青る。
図は、サービスプロセッサのパワーオフスイッチおよび
マイクロプロセッサとの接続を示している。１はＳｖＰ
のマイクロプロセッサを示す。マイクロプロセッサは接
続する工０のため、２のシステムバスにより必要なデー
タの入出力を行なっている。３はパワーオフスイッチで
あり、４の受信回路を通してシステムバス２に接゛続さ
れている。マイクロプロセッサ１は、そのプログラムに
より、４を一定時間ごとに読み出す。３がオン状態とな
るとプロセッサに読み込まれ、スイッチが操作されたこ
とを検出する。プロセッサ１は必要な処理を実施後、シ
ステムバス２を通して６のパワーオフ制御回路に指示を
あたえる。指示を受けたパワーオフ制御回％６は、電源
部７に対しパワーオフ制御を実施する。以上により通常
のパワーオフが実施で青る。
５は、強制パワーオフ実施回路である。ＷＪｚ図により
その動作を説明する。
その動作を説明する。
１１はフリップフロップであり第１図の４からの信号１
４によりセクトされる。１２はアンドゲートでありタイ
ミングパルス１５とフリップフロップ１１の出力のアン
ドをとり、カウントアツプ信号１６として時間監視用カ
ウンタ１３のカウントアツプ信号となる。１８はカウン
タ１３のキャリー信号である。１７はシステムバス２か
らの信号であり、１３のリセット信号となる。信号１７
は、ＣＷがパワーオフを検出すると、一定時間ごとに発
行する本信号が発行されていれば、時間監視カウンタ１
３はキャリー１８を出さない。ＣＷがなんらかの異常に
より処理できなかりた時、キャリー１８が出力するわけ
である。
４によりセクトされる。１２はアンドゲートでありタイ
ミングパルス１５とフリップフロップ１１の出力のアン
ドをとり、カウントアツプ信号１６として時間監視用カ
ウンタ１３のカウントアツプ信号となる。１８はカウン
タ１３のキャリー信号である。１７はシステムバス２か
らの信号であり、１３のリセット信号となる。信号１７
は、ＣＷがパワーオフを検出すると、一定時間ごとに発
行する本信号が発行されていれば、時間監視カウンタ１
３はキャリー１８を出さない。ＣＷがなんらかの異常に
より処理できなかりた時、キャリー１８が出力するわけ
である。
パワーオフスイッチが操作されてからパワーオフを実施
するまでの時間は、ＳＶＰのＣＷの組み方、つまりシス
テムにより異なるため、時間監視カウンタのキャリー出
力を、コントロールする必要がある。このために、１７
のリセット信号が発行される。
するまでの時間は、ＳＶＰのＣＷの組み方、つまりシス
テムにより異なるため、時間監視カウンタのキャリー出
力を、コントロールする必要がある。このために、１７
のリセット信号が発行される。
キャリー１８が出力されると、第１図のパワーオフ制御
回路６に信号を伝える。このキャリーにより、ハードウ
ェア、コントロールウェアの異常とは無関係に、パワー
オフの機ｉｆ目が実施可能となった０ 〔発明の効果〕 本発明によれば、ＳｖＰによるパワーオフ動作遂行に当
り、万−ＳＶＰのハードウェアの障害コントロールウェ
アの障害があってもこれと無関係にパワーオフ動作が実
施できる効果がある。
回路６に信号を伝える。このキャリーにより、ハードウ
ェア、コントロールウェアの異常とは無関係に、パワー
オフの機ｉｆ目が実施可能となった０ 〔発明の効果〕 本発明によれば、ＳｖＰによるパワーオフ動作遂行に当
り、万−ＳＶＰのハードウェアの障害コントロールウェ
アの障害があってもこれと無関係にパワーオフ動作が実
施できる効果がある。
藁１図は本発明の一実施例のパワーオフスイッチと８Ｖ
Ｐのマイクロプロセッサ、パワーオフ制御回路の関係を
示すブロック図、第２図は第１図内の強制パワーオフ実
施回路の詳細図である。 ２・・・システムバス ３・・・パワーオフスイッチ
５・・・強制パワーオフ実施回路 ６・・・パワーオフ制御回路
Ｐのマイクロプロセッサ、パワーオフ制御回路の関係を
示すブロック図、第２図は第１図内の強制パワーオフ実
施回路の詳細図である。 ２・・・システムバス ３・・・パワーオフスイッチ
５・・・強制パワーオフ実施回路 ６・・・パワーオフ制御回路
Claims (1)
- １、ＳＶＰ（サービスプロセッサ）を持った計算機にお
いて、パワーオフスイッチによる計算機の電源切断動作
をＳＶＰのＣＷ（コントロールウェア）で制御する方式
を持ち、ＳＶＰ異常時にＣＷ動作不能でパワーオフスイ
ッチが機能しないことを防ぐため、パワーオフスイッチ
が操作されたことを検出する回路とその後時間をカウン
トする回路と、ＣＷによる該カウント回路のリセット回
路とを持ちＣＷによる該カウント回路のリセットが発行
されない時は強制的にパワーオフを実施することを特徴
とした電源切断回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266110A JPS61145617A (ja) | 1984-12-19 | 1984-12-19 | 電源切断回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59266110A JPS61145617A (ja) | 1984-12-19 | 1984-12-19 | 電源切断回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61145617A true JPS61145617A (ja) | 1986-07-03 |
Family
ID=17426453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59266110A Pending JPS61145617A (ja) | 1984-12-19 | 1984-12-19 | 電源切断回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61145617A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63159913A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 電源制御方式 |
-
1984
- 1984-12-19 JP JP59266110A patent/JPS61145617A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63159913A (ja) * | 1986-12-24 | 1988-07-02 | Hitachi Ltd | 電源制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS59119453A (ja) | Ｃｐｕ暴走監視回路 | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| CN217767427U (zh) | 看门狗控制电路及电子设备 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH06202764A (ja) | 電源切断装置 | |
| JPH03127215A (ja) | 情報処理装置 | |
| JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS6316315A (ja) | 自動電源切断方式 | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPS5896352A (ja) | マイクロコンピユ−タ制御システム | |
| JPS5932004A (ja) | プログラマブル・コントロ−ラ | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPS61182107A (ja) | デイジタル制御装置 | |
| JPS6318229B2 (ja) | ||
| JPH0251748A (ja) | マイクロコンピュータ | |
| JPH04102154A (ja) | 情報処理装置 | |
| JPH10200602A (ja) | マスター／スレーブ通信システム | |
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPS6330660B2 (ja) | ||
| JP2002196806A (ja) | プログラマブルコントローラ用高機能モジュール | |
| JPS62154123A (ja) | マイクロプログラム制御形デ−タ処理装置における自動立上げ制御方式 |