JPS6330660B2 - - Google Patents
Info
- Publication number
- JPS6330660B2 JPS6330660B2 JP57016221A JP1622182A JPS6330660B2 JP S6330660 B2 JPS6330660 B2 JP S6330660B2 JP 57016221 A JP57016221 A JP 57016221A JP 1622182 A JP1622182 A JP 1622182A JP S6330660 B2 JPS6330660 B2 JP S6330660B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- switching
- bus
- processing
- connection state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 33
- 230000007246 mechanism Effects 0.000 description 45
- 238000001514 detection method Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 3
- 238000012423 maintenance Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、電子計算機のバス切換装置に係り、
特に、信頼性や可用性の向上を目的とする場合に
好適なバス切換装置に関する。
特に、信頼性や可用性の向上を目的とする場合に
好適なバス切換装置に関する。
複数台の処理装置によつて入出力装置を共用す
るために、共有入出力バスを設け、共有入出力バ
スと前記複数台の処理装置との接続状態を切換え
るバス切換装置においては、接続状態を切換える
機能だけでなく、付随して次のような機能がしば
しば必要となる。たとえば、人手を介入せずに接
続状態を切換えるために、処理装置からの指令を
解読して接続状態を切換える機能、あるいは、あ
る処理装置の異常を検出し、これを他の処理装置
に割込み通知する機能などである。
るために、共有入出力バスを設け、共有入出力バ
スと前記複数台の処理装置との接続状態を切換え
るバス切換装置においては、接続状態を切換える
機能だけでなく、付随して次のような機能がしば
しば必要となる。たとえば、人手を介入せずに接
続状態を切換えるために、処理装置からの指令を
解読して接続状態を切換える機能、あるいは、あ
る処理装置の異常を検出し、これを他の処理装置
に割込み通知する機能などである。
従来このような要求を満たすためには、バス切
換装置に、必要な機能を達成するための諸機構を
追加する方法がとられてきた。このような従来の
例を第１図に示す。処理装置１１，２１は各々の
入出力バス１２，２２を持ち、それぞれ入出力装
置１３，２３と接続されているほか、バス切換装
置４によつて、共有入出力バス２に接続されてい
る入出力装置３を共有するようになつている。バ
ス切換装置４は、入出力バス１２，２２と共有入
出力バス２との接続状態を切換える切換機構１の
ほかに、処理装置１１，２１からの指令を解読し
て切換機構１に切換信号８を出す指令解読機構
７、及びある処理装置の異常を検出する異常検出
機構５と異常検出信号９によつて他の処理装置に
割込み通知するための割込み機構６が追加された
構成となつている。
換装置に、必要な機能を達成するための諸機構を
追加する方法がとられてきた。このような従来の
例を第１図に示す。処理装置１１，２１は各々の
入出力バス１２，２２を持ち、それぞれ入出力装
置１３，２３と接続されているほか、バス切換装
置４によつて、共有入出力バス２に接続されてい
る入出力装置３を共有するようになつている。バ
ス切換装置４は、入出力バス１２，２２と共有入
出力バス２との接続状態を切換える切換機構１の
ほかに、処理装置１１，２１からの指令を解読し
て切換機構１に切換信号８を出す指令解読機構
７、及びある処理装置の異常を検出する異常検出
機構５と異常検出信号９によつて他の処理装置に
割込み通知するための割込み機構６が追加された
構成となつている。
第１図において、切換機構１が現在Ｙ側に切換
えられており、処理装置２１が共有入出力装置３
を使用してデータ処理を行なつている場合、該処
理装置２１が故障すると、異常検出機構５は、こ
れを検出して、異常検出信号９を出す。次に割込
み機構６は、処理装置１１に割込み通知をおこな
う。これを受けて処理装置１１が、指令解読機構
７に対してＸ側への切換指令を出すと、指令解読
機構７はこの指令にしたがつて切換信号８を出
し、切換機構１はＸ側に切換えられる。このよう
にして、処理装置２１が共有入出力装置３を使用
して行なつていたデータ処理は、処理装置１１に
よつてバツクアツプされることになる。
えられており、処理装置２１が共有入出力装置３
を使用してデータ処理を行なつている場合、該処
理装置２１が故障すると、異常検出機構５は、こ
れを検出して、異常検出信号９を出す。次に割込
み機構６は、処理装置１１に割込み通知をおこな
う。これを受けて処理装置１１が、指令解読機構
７に対してＸ側への切換指令を出すと、指令解読
機構７はこの指令にしたがつて切換信号８を出
し、切換機構１はＸ側に切換えられる。このよう
にして、処理装置２１が共有入出力装置３を使用
して行なつていたデータ処理は、処理装置１１に
よつてバツクアツプされることになる。
ところが、従来技術においては、以上の如き動
作の要になる指令解読機構７などが故障した場
合、上記のバツクアツプシステムは正しく動作す
ることができない。更に指令解読機構７などの機
構は、接続状態を切換えるだけの切換機構１に比
べて複雑であり、より故障しやすいという問題が
あり、また、故障修覆・保守を行なう間、共有入
出力装置３を、いずれの処理装置からも使用でき
なくなつてしまうといつた欠点がある。
作の要になる指令解読機構７などが故障した場
合、上記のバツクアツプシステムは正しく動作す
ることができない。更に指令解読機構７などの機
構は、接続状態を切換えるだけの切換機構１に比
べて複雑であり、より故障しやすいという問題が
あり、また、故障修覆・保守を行なう間、共有入
出力装置３を、いずれの処理装置からも使用でき
なくなつてしまうといつた欠点がある。
本発明の目的は、以上の如き従来技術の問題点
を解決するものであり、共有入出力バスの切換え
を人手の介入なしに行なうために、処理装置から
の指令を解読する機構、異常を検出する機構およ
び異常等を割込み通知する機構を備え、しかもそ
れら諸機構の故障に際しても、必要とされるデー
タ処理のバツクアツプ機能を達成しうる特徴を有
するバス切換装置を提供するにある。
を解決するものであり、共有入出力バスの切換え
を人手の介入なしに行なうために、処理装置から
の指令を解読する機構、異常を検出する機構およ
び異常等を割込み通知する機構を備え、しかもそ
れら諸機構の故障に際しても、必要とされるデー
タ処理のバツクアツプ機能を達成しうる特徴を有
するバス切換装置を提供するにある。
しかして本発明は、バス切換装置において必要
とされる指令解読機構、異常検出機構、および割
込み機構を有する制御部を、複数個設け、制御部
からの切換信号によつて、共通入出力バスと複数
台の処理装置との接続状態を切換える切換部と
は、別個の構成とすることにより、従来技術の問
題点を解消するものである。
とされる指令解読機構、異常検出機構、および割
込み機構を有する制御部を、複数個設け、制御部
からの切換信号によつて、共通入出力バスと複数
台の処理装置との接続状態を切換える切換部と
は、別個の構成とすることにより、従来技術の問
題点を解消するものである。
以下、本発明の一実施例を図面を用いて詳細に
説明する。
説明する。
第２図は本発明の一実施例によるバス切換装置
を使用したシステム構成図である。第２図の場
合、バス切換装置は切換部１および制御部１４，
２４で構成される。処理装置１１，２１は、各々
の入出力バス１２，２２を持ち、入出力装置１
３，２３と接続されているほか、バス切換装置の
制御部１４，２４と接続されている。制御部１
４，２４は、それぞれ、処理装置からの指令を解
読する指令解読機構１７，２７と、処理装置の異
常を検出する異常検出機構１５，２５と、異常検
出機構１５，２５からの異常検出信号１９，２９
あるいは３９，４９によつて処理装置に割込み通
知を行なう割込み機構１６，２６とを有してい
る。共有入出力バス２には、共有される入出力装
置３が接続されており、共有入出力バス２の接続
状態は、バス切換装置の切換部１によつて、各制
御部１４，２４からの切換信号１８，２８にもと
づいてＸ側かまたはＹ側へ切換えられるようにな
つている。
を使用したシステム構成図である。第２図の場
合、バス切換装置は切換部１および制御部１４，
２４で構成される。処理装置１１，２１は、各々
の入出力バス１２，２２を持ち、入出力装置１
３，２３と接続されているほか、バス切換装置の
制御部１４，２４と接続されている。制御部１
４，２４は、それぞれ、処理装置からの指令を解
読する指令解読機構１７，２７と、処理装置の異
常を検出する異常検出機構１５，２５と、異常検
出機構１５，２５からの異常検出信号１９，２９
あるいは３９，４９によつて処理装置に割込み通
知を行なう割込み機構１６，２６とを有してい
る。共有入出力バス２には、共有される入出力装
置３が接続されており、共有入出力バス２の接続
状態は、バス切換装置の切換部１によつて、各制
御部１４，２４からの切換信号１８，２８にもと
づいてＸ側かまたはＹ側へ切換えられるようにな
つている。
第２図中のバス切換装置制御部１４の特に異常
検出機構１５の構成例を第３図に示す。第３図に
おいて、３０は発振器であり、該発振器から一定
間隔のクロツク信号がでて、２つのタイマカウン
タ３２，３５を歩進するようになつている。そし
て、各タイマカウンタ３２，３５がカウントオー
バフローすると、タイマオーバ信号３３，３６に
よつて、エラーフリツプフロツプ３４，３７をセ
ツトする。また、タイマカウンタ３２，３５がオ
ーバフローするのを防ぐための２つのリセツト信
号３８，４０が接続されている。この異常検出機
構１５は、次のようにして異常検出を行なう。
検出機構１５の構成例を第３図に示す。第３図に
おいて、３０は発振器であり、該発振器から一定
間隔のクロツク信号がでて、２つのタイマカウン
タ３２，３５を歩進するようになつている。そし
て、各タイマカウンタ３２，３５がカウントオー
バフローすると、タイマオーバ信号３３，３６に
よつて、エラーフリツプフロツプ３４，３７をセ
ツトする。また、タイマカウンタ３２，３５がオ
ーバフローするのを防ぐための２つのリセツト信
号３８，４０が接続されている。この異常検出機
構１５は、次のようにして異常検出を行なう。
処理装置１１は、あらかじめ、定期的にタイマ
リセツト指令を指令解読機構１７に対して出すよ
うに取り決めておく。指令解読機構１７は、タイ
マリセツト指令を受けとると、リセツト信号４０
を出し、タイマカウンタ３５がオーバフローする
のを防ぐ。処理装置１１が、電源切断、システム
停止、あるいはプログラムの暴走やループによつ
て、タイマリセツト指令を出すのを怠ると、タイ
マカウンタ３５はオーバフローし、エラーフリツ
プフロツプ３７がセツトされ、処理装置１１の異
常が検出される。
リセツト指令を指令解読機構１７に対して出すよ
うに取り決めておく。指令解読機構１７は、タイ
マリセツト指令を受けとると、リセツト信号４０
を出し、タイマカウンタ３５がオーバフローする
のを防ぐ。処理装置１１が、電源切断、システム
停止、あるいはプログラムの暴走やループによつ
て、タイマリセツト指令を出すのを怠ると、タイ
マカウンタ３５はオーバフローし、エラーフリツ
プフロツプ３７がセツトされ、処理装置１１の異
常が検出される。
同様に、もう１つのリセツト信号３８をＹ側の
制御部２４に接続しておき、定期的にタイマカウ
ンタ３２をリセツトするように取り決めておく。
このリセツト信号３８は、Ｙ側の処理装置２１か
ら定期的に出されるタイマリセツト指令を、Ｙ側
の指令解読機構２７が解読したことによつて出さ
れるものであつても良いし、そうでなくても良
い。いずれにせよ、Ｙ側の制御部２４に異常が発
生してリセツト信号３８が定期的に出されなくな
ると、タイマカウンタ３２はオーバフローし、エ
ラーフリツプフロツプ３４がセツトされ、Ｙ側の
制御部２４の異常が検出される。エラーフリツプ
フロツプ３４から異常検出信号３９が出され、割
込み機構１６に伝えられる。
制御部２４に接続しておき、定期的にタイマカウ
ンタ３２をリセツトするように取り決めておく。
このリセツト信号３８は、Ｙ側の処理装置２１か
ら定期的に出されるタイマリセツト指令を、Ｙ側
の指令解読機構２７が解読したことによつて出さ
れるものであつても良いし、そうでなくても良
い。いずれにせよ、Ｙ側の制御部２４に異常が発
生してリセツト信号３８が定期的に出されなくな
ると、タイマカウンタ３２はオーバフローし、エ
ラーフリツプフロツプ３４がセツトされ、Ｙ側の
制御部２４の異常が検出される。エラーフリツプ
フロツプ３４から異常検出信号３９が出され、割
込み機構１６に伝えられる。
さて、第２図において、切換部１が現在Ｙ側に
切換えられており、処理装置２１が共有入出力装
置３を使用してデータ処理を行なつているとす
る。この時、処理装置２１が故障すると、Ｙ側の
異常検出機構２５がこれを検出し、異常検出信号
２９を出す。次に異常検出信号２９を受けたＸ側
の割込み機構１６は、処理装置１１に割込み通知
を行なう。これを受けて、処理装置１１がＸ側の
指令解読機構１７に対してＸ側への切換指令を出
すと、指令解読機構１７は該指令を解読して切換
信号１８を出し、切換部１は接続状態をＸ側に切
換える。このようにして、処理装置２１で行なわ
れていたデータ処理は、処理装置１１によつて行
なわれることになり、障害バツクアツプはうまく
作動する。
切換えられており、処理装置２１が共有入出力装
置３を使用してデータ処理を行なつているとす
る。この時、処理装置２１が故障すると、Ｙ側の
異常検出機構２５がこれを検出し、異常検出信号
２９を出す。次に異常検出信号２９を受けたＸ側
の割込み機構１６は、処理装置１１に割込み通知
を行なう。これを受けて、処理装置１１がＸ側の
指令解読機構１７に対してＸ側への切換指令を出
すと、指令解読機構１７は該指令を解読して切換
信号１８を出し、切換部１は接続状態をＸ側に切
換える。このようにして、処理装置２１で行なわ
れていたデータ処理は、処理装置１１によつて行
なわれることになり、障害バツクアツプはうまく
作動する。
また、Ｙ側でデータ処理を行なつている場合に
Ｙ側の制御部２４が故障すると、今度はＸ側の異
常検出機構１５が、これを検出し、異常検出信号
３９を出す。次に異常検出信号３９を受けたＸ側
の割込み機構１６は、処理装置１１に割込み通知
を行なう。そして上記と同様の手順によつて、切
換部１は接続状態をＸ側に切換えられることにな
る。
Ｙ側の制御部２４が故障すると、今度はＸ側の異
常検出機構１５が、これを検出し、異常検出信号
３９を出す。次に異常検出信号３９を受けたＸ側
の割込み機構１６は、処理装置１１に割込み通知
を行なう。そして上記と同様の手順によつて、切
換部１は接続状態をＸ側に切換えられることにな
る。
このようにして、Ｙ側の制御部２４の故障に対
しても障害バツクアツプは、うまく作動すること
ができる。しかも、処理装置２１あるいは制御部
２４の故障によつて異常となつたＹ側の処理系２
０は、バツクアツプ処理を行なつているＸ側の処
理系１０、共有入出力装置３のいずれとも、動作
上無関係となるため、バツクアツプされた処理に
なんら影響を与えることなく、パツケージの交
換、テストプログラムのランなどの保守・修覆作
業を行ない、処理系２０の回復をはかることがで
きる。
しても障害バツクアツプは、うまく作動すること
ができる。しかも、処理装置２１あるいは制御部
２４の故障によつて異常となつたＹ側の処理系２
０は、バツクアツプ処理を行なつているＸ側の処
理系１０、共有入出力装置３のいずれとも、動作
上無関係となるため、バツクアツプされた処理に
なんら影響を与えることなく、パツケージの交
換、テストプログラムのランなどの保守・修覆作
業を行ない、処理系２０の回復をはかることがで
きる。
なお、第２図の実施例では、２台の処理装置に
各々１個の制御部を設けた場合を示しているが、
本発明は、３台以上の処理装置に対しても適用可
能である。
各々１個の制御部を設けた場合を示しているが、
本発明は、３台以上の処理装置に対しても適用可
能である。
以上説明した様に、本発明によれば、複数台の
処理装置から共有される入出力装置を接続する共
有入出力バスの接続状態を、自動的に切換える手
段を提供するのみならず、故障する可能性の高い
処理装置あるいはバス切換装置における指令解読
機構、異常検出機構、割込み機構といつた制御部
の故障に際して、必要とされるデータ処理をすみ
やかにバツクアツプすることができ、更に、バツ
クアツプされたデータ処理動作に影響を与えるこ
となく、故障となつた装置あるいは機構を保守・
修覆することを可能にする等の効果がある。
処理装置から共有される入出力装置を接続する共
有入出力バスの接続状態を、自動的に切換える手
段を提供するのみならず、故障する可能性の高い
処理装置あるいはバス切換装置における指令解読
機構、異常検出機構、割込み機構といつた制御部
の故障に際して、必要とされるデータ処理をすみ
やかにバツクアツプすることができ、更に、バツ
クアツプされたデータ処理動作に影響を与えるこ
となく、故障となつた装置あるいは機構を保守・
修覆することを可能にする等の効果がある。
第１図は従来技術のバス切換装置を使用したシ
ステム構成例を示す図、第２図は本発明のバス切
換装置の一実施例を使用したシステム構成例を示
す図、第３図は第２図における異常検出機構の具
体例を示す図である。 １……バス切換装置の切換部、３……入出力装
置、１１，２１……処理装置、１４，２４……バ
ス切換装置の制御部、１５，２５……異常検出機
構、１６，２６……割込み機構、１７，２７……
指令解読機構。
ステム構成例を示す図、第２図は本発明のバス切
換装置の一実施例を使用したシステム構成例を示
す図、第３図は第２図における異常検出機構の具
体例を示す図である。 １……バス切換装置の切換部、３……入出力装
置、１１，２１……処理装置、１４，２４……バ
ス切換装置の制御部、１５，２５……異常検出機
構、１６，２６……割込み機構、１７，２７……
指令解読機構。
Claims (1)
- １ 複数台の処理装置と、前記複数台の処理装置
から時分割にアクセスされる共通入出力バスと、
前記共通入出力バスと前記処理装置との接続状態
の切り換えを行うバス切換装置とから構成される
システムにおいて、前記処理装置対応に設けられ
る制御部と前記制御部からの指令を受けて前記共
通入出力バスと前記処理装置との接続状態を切り
換える切換部とから構成され、前記制御部は、対
応する処理装置の異常を監視し該処理装置の異常
を検出したときには他の制御部を介して付随する
処理装置に割込みをかけ、他の制御部の異常を監
視し該制御部の異常を検出したときには自系の処
理装置に割込みをかけ、かつ前記処理装置が発す
る切換指令を受けて前記切換部に指令を発するこ
とを特徴とするバス切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57016221A JPS58134359A (ja) | 1982-02-05 | 1982-02-05 | バス切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57016221A JPS58134359A (ja) | 1982-02-05 | 1982-02-05 | バス切換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58134359A JPS58134359A (ja) | 1983-08-10 |
| JPS6330660B2 true JPS6330660B2 (ja) | 1988-06-20 |
Family
ID=11910469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57016221A Granted JPS58134359A (ja) | 1982-02-05 | 1982-02-05 | バス切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58134359A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60189058A (ja) * | 1984-03-07 | 1985-09-26 | Seiko Epson Corp | マルチプロセツサシステム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493340A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Duplex processing system |
| JPS567154A (en) * | 1979-06-27 | 1981-01-24 | Hitachi Ltd | Double system |
| JPS56140430A (en) * | 1980-04-03 | 1981-11-02 | Panafacom Ltd | Multiprocessor processing system |
-
1982
- 1982-02-05 JP JP57016221A patent/JPS58134359A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493340A (en) * | 1977-12-30 | 1979-07-24 | Fujitsu Ltd | Duplex processing system |
| JPS567154A (en) * | 1979-06-27 | 1981-01-24 | Hitachi Ltd | Double system |
| JPS56140430A (en) * | 1980-04-03 | 1981-11-02 | Panafacom Ltd | Multiprocessor processing system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58134359A (ja) | 1983-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638510A (en) | Multiplexed system with watch dog timers | |
| JPS6330660B2 (ja) | ||
| JPH03179538A (ja) | データ処理システム | |
| JPS6112580B2 (ja) | ||
| JPS6019540B2 (ja) | 構成切替制御方式 | |
| JPS6113627B2 (ja) | ||
| JPS6290068A (ja) | 予備系監視方式 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH0220029B2 (ja) | ||
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS6095663A (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
| JPS61267810A (ja) | 停電検出判定回路 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPH1160102A (ja) | エレベータ制御装置 | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPS5829542B2 (ja) | システム障害検出制御方式 | |
| JPS60120463A (ja) | マルチプロセツサシステム | |
| JPH06324897A (ja) | 論理装置のエラー回復方式 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPH053016B2 (ja) | ||
| JPH05233576A (ja) | 二重システム | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS58114141A (ja) | マルチマイクロプロセツサにおける障害通知方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 |