JPS62256162A

JPS62256162A - デユ−プレツクス計算機システムの切替制御装置

Info

Publication number: JPS62256162A
Application number: JP61100338A
Authority: JP
Inventors: Kaneyo Torimaru; 鳥丸　兼代
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1987-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、いわゆるデユープレックス構成の計算機シス
テムにおいて、現有系計算機のソフトウェアまたはハー
ドウェアの異常を検出して稼動計算機を待機系計算機に
切り替えるための切替制御装置に関する。

（従来の技術およびその問題点）従来、この種の切替制御装置としては、例えば現有系計
算機のハードウェアの状態を監視するチェック用ＣＰＵ
等の異常検出装置を待機系計算機に設け、これによって
現有系計算機の異常を検呂した場合に待機系計算機にそ
の稼動を切り替えるもの等が知られている。

しかしながら、このような切替制御装置は主としてハー
ドウェアの異常時に有効なものであり、プログラムの永
久ループや暴走等、ソフトウェアの異常には対処するこ
とができず、信頼性に劣るものであった。加えて、この
種の切替制御装置は概して高価であるという問題があっ
た。

本発明は上記の問題点を解決するべく提案されたもので
、その目的とするところは、ソフトウェアやハードウェ
アの異常が発生した現有系計算機から待機系計算機への
切り替えを自動的に実行可能としてデユープレックス計
算機システムの信頼性を高めると共に、コストの低減を
可能にした切替制御装置を提供することにある。

（問題点を解決するための手段）上記目的を達成するため、本発明は、現有系計算機と待
機系計算機とを備えたデユープレックス構成の計算機シ
ステムにおいて、現有系計算機にウォッチドッグタイマ
を接続し、現有系計算機のソフトウェアやハードウェア
の異常時に発生するウォッチドッグタイマのオーバーフ
ロー信号を利用して稼動計算機を待機系計算機に切り替
えることを特徴としている。

（作用）現有系計算機にプログラムの暴走や永久ループ等のソフ
トウェアの異常、もしくはＣＰＵやメモリ等のハードウ
ェアの異常が生じた場合、ウォッチドッグタイマを構成
するカウンタからオーバーフロー信号が発生する。この
オーバーフロー信号はドライバを介してシステム切替装
置に入力され、システム切替装置では共通バスやＩ１０
機器の切替信号を発してこれらを待機系計算機に切り替
え、この待機系計算機を現有系として稼動させると共に
前記現有系計算機を待機させるものである。

（実施例）以下、図に沿って本発明の一実施例を説明する。

第１図は本発明にががる切替制御装置を備えたデユープ
レックス構成の計算機システムを示すもので、図におい
て１００Ａは現有系計算機、１００Ｂは待機系計算機で
あり、本発明の切替制御装置Ａはこれらの相互間に接続
される。すなわちこの切替制御装置Ａは、システム切替
装置１と、このシステム切替装置１と各計算機１００Ａ
、　１００Ｂ間に接続されるウォッチドッグタイマ２Ａ
、　２Ｂおよびドライバ３Ａ。

３Ｂと、レシーバ４Ａ、　４Ｂと、ドライバ５Ａ、５Ｂ
と、各計算機１００Ａ、　１００Ｂに接続された共通バ
ス接続装置６Ａ、　６Ｂとを備えており、共通バス接続
装置６Ａ、６Ｂには共通バス７Ａ、７Ｂがそれぞれ接続
されている。

また、共通バス接続装置６Ａ、　６Ｂの相互間には、平
常時に現有系計算機１００Ａ側に接続されるＩ１０機器
８が設けられている。

ここで、ウォッチドッグタイマ２Ａ、　２Ｂは、周知の
ように各計算機１００Ａ、　１００Ｂのプログラムの異
常やＣＰＵ、メモリ等ハードウェア自体の異常を検出す
るためのもので、カウントアツプされているカウンタを
ＣＰＵのプログラムに従って一定の周期でリフレッシュ
できるようになっており、プログラムの暴走や実行時間
が異常に長くなること等によりリフレッシュの周期が所
定期間よりも長くなると、カウンタがオーバーフローし
て外部に警報を発するものである。

しかして、システム切替装置１内の要部の回路構成を説
明すると、第２図に示す如く、システム切替装置１には
各計算機１００Ａ、　１００Ｂに対応して現有系異常検
出回路１０Ａおよび待機系異常検出回路１０Ｂが設けら
れている。まず、現有系異常検出回路１０Ａは、出力線
１１Ａ上にオンライン接点１２Ａ、後述するリレーコイ
ル１６Ｂの常閉接点１３Ａ、異常検出接点１４Ａが直列
に接続され、また、オンライン接点１２Ａに対して並列
に押釦スイッチ１５Ａと、リレーコイル１６Ａ、直流電
源１７Ａ、ランプ１８Ａからなる直列回路とが接続され
て構成されている。

一方、待機系異常検出回路１０Ｂもこれと実質的に同様
の回路構成であり、出力線１１Ｂ上にリレーコイル１６
Ａの常閉接点１３Ｂ、オンライン接点１２Ｂおよび異常
検出接点１４Ｂが直列に接続され、オンライン接点１２
Ｂに対して並列に押釦スイッチ１５Ｂと、リレーコイル
１６Ｂ、直流電源１７Ｂ、ランプ１８Ｂからなる直列回
路とが接続されている。

次にこの動作を説明する。まずオペレータの手によって
システム切替装置１内の押釦スイッチ１５Ａ、　１５Ｂ
のうち何れかを押す。いま、仮りに押釦スイッチ１５Ａ
が押されたとすると、リレーコイル１６Ａ。

直流電源１７Ａおよびランプ１８Ａを含む閉回路が形成
され、ランプ１８Ａが点灯すると共に待機系異常検出回
路１０Ｂ内の常閉接点１３Ｂが開く。次いで、各計算機
１００Ａ、　１００ＢのＩＰＬ（イニシャル・プログラ
ム・ロード）を行なうことにより一方の計算機１００Ａ
が現有系、他方の計算機１００Ｂが待機系として決定さ
れる。

いま、現有系計算機１００Ａが稼動しており、そのオン
ライン接点１２Ａが閉じている状態でプログラム等に異
常が発生すると、ウォッチドッグタイマ２Ａのカウンタ
がオーバーフローし、警報信号がドライバ３Ａを介して
システム切替装置１しこ入力される。これによりシステ
ム切替装置１内の異常検出接点１４Ａが閉じ、出力線１
１Ａから現有系異常検出信号が出力される。この信号に
基づき、システム切替装置１では現有系の共通バス接続
装置６ＡＬ二対して共通バス７ＡおよびＩ１０機器８の
切り離し信号を送り、他方、待機系の共通ノ（入接続装
置６Ｂｌこ対して共通バス７ＢおよびＩ１０機器８の接
続信号を送る。そして、これらの切り替えが完了した後
しこ、切替完了信号をレシーバ４Ｂを介して待機系計算
機１００Ｂに送出する。待機系計算機１００Ｂで番±、
この切替完了信号を確認した後、ドライノ＜５Ｂを介し
てシステム切替装置１にオンライン信号を送る。これに
より、待機系計算機１００Ｂが現有系になり得ると共に
、上記オンライン信号により待機系異常検出回路１０Ｂ
内のオンライン接点１２Ｂが閉じ、リレーコイル１６Ｂ
、直流電源１７Ｂおよびランプ１８Ｂを含む閉回路が形
成されてランプ１８Ｂが点灯するこの間、現有系計算機
１００Ａではシステム切替装置１およびレシーバ４Ａか
らの切替完了信号の確認後、ドライバ５Ａを介してシス
テム切替装置１にオフライン信号を送出しているため、
待機系計算機１００Ｂが現有系として稼動している場合
には現有系異常検出回路１０Ａ内のオンライン接点１２
Ａおよび押釦スイッチ１５Ａが開いており、リレーコイ
ル１６Ａに通電されることなくその常閉接点１３Ｂは閉
じた状態となっている。

従って、以後、現有系としての待機系計算機１００Ｂに
異常が発生した場合には、上記と全く同様の切替動作に
よって待機系異常検出回路１０Ｂから異常検出信号が出
力され、稼動計算機が現有系計算機１００Ａに速やかに
切り替わることとなる。

また、現有系計算機１００Ａが正常に稼動している状態
で待機系計算機１００Ｂに異常が生じた場合には、ウォ
ッチドッグタイマ２Ｂの動作により待機系異常検出回路
１０Ｂ内の異常検出接点１４Ｂが閉じるが、オンライン
接点１２Ｂおよび押釦スイッチ１５Ｂの何れも開いてい
るため、現有系計算機１００Ａへの切替指令は出力され
ない。

なお、この実施例では各計算機１００Ａ、　１００Ｂ毎
にウォッチドッグタイマ２Ａ、２Ｂおよびドライバ３Ａ
。

３Ｂをそれぞれ接続しているが、単一のウォッチドッグ
タイマおよびドライバをＩ１０機器８等と同様に稼動中
の各計算機１００Ａまたは１００Ｂ用に切り替えて接続
することも可能である。

（発明の効果）以上詳述したように本発明によれば、ウォッチドッグタ
イマのオーバーフロー信号を利用しているため、計算機
のハードウェアのみならずソウトウエアの異常も確実に
検出して稼動計算機を迅速に切り替えることができ、信
頼性の高いデユープレックス計算機システムを提供する
ことができる。

また、ウォッチ下ッグタイマはＬＳＩ等に搭載された複
数のカウンタの１つを利用して構成できるから、切替制
御装置を低コストにて実現することができる。

【図面の簡単な説明】

図は本発明の一実施例を示すもので、第１図は本発明を
適用した計算機システムの構成図、第２図はシステム切
替装置の要部の回路構成図である。Ａ・・・切替制御装置　　　　１・・・システム切替装
置２Ａ　、　２Ｂ・・・ウォッチドッグタイマ３Ａ、３
Ｂ、５Ａ、５Ｂ・・・ドライバ　　　　４Ａ、４Ｂ・・
・レシーバ６Ａ、６Ｂ・・・共通バス接続装置　　　７
Ａ　、　７Ｂ・・・共通バス８・・・Ｉ１０機器　　　
１０Ａ・・・現有系異常検出回路１０Ｂ・・・待機系異
常検出回路　　　１１Ａ、１１Ｂ・・・出力線１２Ａ、
１２Ｂ・・・オンライン接点　　１３Ａ、１３Ｂ・・・
常閉接点１４Ａ　、　１４Ｂ・・・異常検出接点　Ｌ５
Ａ、１５Ｂ・・・押釦スイッチ１６Ａ、１６Ｂ・・・リ
レーコイル　　　１７Ａ、１７Ｂ・・・直流電源１８Ａ
、１８Ｂ・・・ランプ

Claims

【特許請求の範囲】

現有系計算機と待機系計算機とを備えたデュープレック
ス構成の計算機システムにおいて、前記現有系計算機に
ウォッチドッグタイマを接続し、前記現有系計算機の異
常時に発生する前記ウォッチドッグタイマのオーバーフ
ロー信号により稼動計算機を前記待機系計算機に切り替
えることを特徴としたデュープレックス計算機システム
の切替制御装置。