JPS6394341A - 二重化電子計算機システムの外部制御方式 - Google Patents
二重化電子計算機システムの外部制御方式Info
- Publication number
- JPS6394341A JPS6394341A JP61240622A JP24062286A JPS6394341A JP S6394341 A JPS6394341 A JP S6394341A JP 61240622 A JP61240622 A JP 61240622A JP 24062286 A JP24062286 A JP 24062286A JP S6394341 A JPS6394341 A JP S6394341A
- Authority
- JP
- Japan
- Prior art keywords
- machine
- control
- active
- standby
- controlled object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000005856 abnormality Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化電子計算機システムの外部制御方式に関
し、特に二重化電子計算機相互の情報交換を必要としな
い方式に関する。
し、特に二重化電子計算機相互の情報交換を必要としな
い方式に関する。
従来の技術による二重化電子計算機システムの外部制御
方式においては、（１）現用機として作動する電子計算
ｎ＜以下現用機という）から命令される全ての制御を実
行し、予備機として作動する電子計算機（以下予備機と
いう）は制御に関しては何も行なわず、現用機が異常と
なったとき予＠機において制御を最初から再実行する第
一の方式と、（２）現用機から命令される全ての制御を
実行するがその各制御の実行及びその結果を逐次現用機
から予備機へ情報を送ることにより現用機と予備機の同
期をとる第二の方式との２つの方式がある。
方式においては、（１）現用機として作動する電子計算
ｎ＜以下現用機という）から命令される全ての制御を実
行し、予備機として作動する電子計算機（以下予備機と
いう）は制御に関しては何も行なわず、現用機が異常と
なったとき予＠機において制御を最初から再実行する第
一の方式と、（２）現用機から命令される全ての制御を
実行するがその各制御の実行及びその結果を逐次現用機
から予備機へ情報を送ることにより現用機と予備機の同
期をとる第二の方式との２つの方式がある。
上述した従来の第一の方式は、現用機異常の場合に予備
機が、制御動作を継続することができず、予備機が制御
を実行する前に、制御対象の初期化が必要になるという
欠点がある。また第二の方式は現用機と予備機との間に
、情報交換手段が必要であり、さらに情報交換のため現
用機の処理負荷が増大するという欠点がある。
機が、制御動作を継続することができず、予備機が制御
を実行する前に、制御対象の初期化が必要になるという
欠点がある。また第二の方式は現用機と予備機との間に
、情報交換手段が必要であり、さらに情報交換のため現
用機の処理負荷が増大するという欠点がある。
Ｌ問題点を解決するための手段〕
本発明の二重化電子計算機システムの制御方式は、２台
の電子計算機がそれぞれ現用機および予備機として動作
し前記現用機に異常が発生した場合に前記予備機が前記
現用機の機能を継続して実行する二重化電子計算機シス
テムの外部制御方式において、一つの制御対象を制御す
る場合に前記現用機は前記制御対象に対し制御命令を実
行しその実行結果を前記制御対象からとり込み、前記予
備機は前記制御対象から実行結果のとり込みを行うこと
により前記現用機の動作を監視してなることを備えて、
構成される。
の電子計算機がそれぞれ現用機および予備機として動作
し前記現用機に異常が発生した場合に前記予備機が前記
現用機の機能を継続して実行する二重化電子計算機シス
テムの外部制御方式において、一つの制御対象を制御す
る場合に前記現用機は前記制御対象に対し制御命令を実
行しその実行結果を前記制御対象からとり込み、前記予
備機は前記制御対象から実行結果のとり込みを行うこと
により前記現用機の動作を監視してなることを備えて、
構成される。
し実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の構成を示すブロック図で
ある６本実施例は現用機１と予備機２とスイッチ３と制
御対象４とを備え、制御対象４に対する制御命令は、現
用機１及び予＠機２より、スイッチ３を通して、現用機
１・予備機２のうちいずれか一方の制御命令信号１００
が制御対象４に入力される。スイッチ３は、制御命令の
発令権を制御しており、スイッチ３により、制御命令信
号１００が制御対象４に接続されている電子計算機が現
用機ｌとなり、接続されていない電子計算機が、予＠機
２となっている。スイッチ３は現用ｆｉｌに異常が検出
されてエラー信号１１１・１１２が入力された場合は予
ｆｉ１機側に切り替わるリレー機能を有している。また
制御対象４からの制御結果を示す制御結果信号１０１は
、現用機１及び予＠機２に接続され、現用機１では制御
対象４の制御に、予備機２では現用機１の作動の監視に
それぞれ使用されている。
ある６本実施例は現用機１と予備機２とスイッチ３と制
御対象４とを備え、制御対象４に対する制御命令は、現
用機１及び予＠機２より、スイッチ３を通して、現用機
１・予備機２のうちいずれか一方の制御命令信号１００
が制御対象４に入力される。スイッチ３は、制御命令の
発令権を制御しており、スイッチ３により、制御命令信
号１００が制御対象４に接続されている電子計算機が現
用機ｌとなり、接続されていない電子計算機が、予＠機
２となっている。スイッチ３は現用ｆｉｌに異常が検出
されてエラー信号１１１・１１２が入力された場合は予
ｆｉ１機側に切り替わるリレー機能を有している。また
制御対象４からの制御結果を示す制御結果信号１０１は
、現用機１及び予＠機２に接続され、現用機１では制御
対象４の制御に、予備機２では現用機１の作動の監視に
それぞれ使用されている。
第２図は第１図のブロック図で示される一実施例の制御
の方法を示すフローチャートの一例であり、現用機及び
予備機のいずれにも適用される。
の方法を示すフローチャートの一例であり、現用機及び
予備機のいずれにも適用される。
以下このフローチャートについて制御の流れを説明する
。
。
制御の開始時にはまず自機が現用機か予備機かのいずれ
かであるかをスイッチ３の接続方向で（例えばエラー信
号線のスイ・ソチ３＠の開放または接続を検出すること
により）判断しくステップ１）、現用機であれば、あら
かじめ設定したプログラムにより制御命令を実行する（
ステップ２）。次にあらかじめ設定したプログラムに格
納され、制御の完了に要する時間を余裕をもって示した
タイムアウトタイムを設定する（ステップ３）。また、
制御の開始からあらかじめ定められた時間ごとにタイム
アウトタイムを経過しないことを確認しくステップ４）
、制御結果信号１０１により制御未了であることを確認
しくステップ５）なときステップ４に戻り順次繰返して
制御の完了を監視する。制御の完了を確認すれば（ステ
ップ５）制御は終了するが、制御が完了せず設定された
タイムアウトタイムを経過した（ステップ４）場合は、
エラー通知をスイッチ３に対して行い（ステップ６）、
現用機は制御を終了すると共に現用機と予備機が交代し
、新たに現用機となった電子計算機に対し、ふたたびス
テップ１からの作動が実施される。
かであるかをスイッチ３の接続方向で（例えばエラー信
号線のスイ・ソチ３＠の開放または接続を検出すること
により）判断しくステップ１）、現用機であれば、あら
かじめ設定したプログラムにより制御命令を実行する（
ステップ２）。次にあらかじめ設定したプログラムに格
納され、制御の完了に要する時間を余裕をもって示した
タイムアウトタイムを設定する（ステップ３）。また、
制御の開始からあらかじめ定められた時間ごとにタイム
アウトタイムを経過しないことを確認しくステップ４）
、制御結果信号１０１により制御未了であることを確認
しくステップ５）なときステップ４に戻り順次繰返して
制御の完了を監視する。制御の完了を確認すれば（ステ
ップ５）制御は終了するが、制御が完了せず設定された
タイムアウトタイムを経過した（ステップ４）場合は、
エラー通知をスイッチ３に対して行い（ステップ６）、
現用機は制御を終了すると共に現用機と予備機が交代し
、新たに現用機となった電子計算機に対し、ふたたびス
テップ１からの作動が実施される。
ステップ１の判断が予備機であれば、あらかじめ設定し
たプログラムに格納されたタイムアウトタイムを設定す
る（ステップ７）、制御の開始からあらかじめ定められ
た時間ごとにタイムアウトタイムを経過しないことを確
認しくステップ８）、制御結果信号１０１により制御未
了であることを確認しくステ・レプ９）なときは、ステ
ップ８に戻り順次編返して現用機で実行されている制御
の完了を監視する。制御の完了を確認すれば（ステップ
９）制御は終了するが、制御の完了が確認できずに、設
定されたタイムアウトタイムを経過したくステップ８）
場合は、自機が現用機に切替っているかどうかの判断を
する（ステップ１０）、自機が、現用機に切替っていな
い場合エラー通知を行い（ステップ６）制御の終了とす
る。また自機が現用機に切替っている場合はステツブ２
に戻り制御命令の再実行を行ってふたたび制御対象の作
動が続行される。
たプログラムに格納されたタイムアウトタイムを設定す
る（ステップ７）、制御の開始からあらかじめ定められ
た時間ごとにタイムアウトタイムを経過しないことを確
認しくステップ８）、制御結果信号１０１により制御未
了であることを確認しくステ・レプ９）なときは、ステ
ップ８に戻り順次編返して現用機で実行されている制御
の完了を監視する。制御の完了を確認すれば（ステップ
９）制御は終了するが、制御の完了が確認できずに、設
定されたタイムアウトタイムを経過したくステップ８）
場合は、自機が現用機に切替っているかどうかの判断を
する（ステップ１０）、自機が、現用機に切替っていな
い場合エラー通知を行い（ステップ６）制御の終了とす
る。また自機が現用機に切替っている場合はステツブ２
に戻り制御命令の再実行を行ってふたたび制御対象の作
動が続行される。
以上説明したように本発明は、制御対象から制御結果の
情報を現用機及び予備機の双方が各々とり込むことによ
り、現用機と予備機間の通信手段を使用することなく、
制御の実行・制御結果の監視及び現用機異常の場合の予
備機による制御の再実行が容易に行えるという効果があ
る。
情報を現用機及び予備機の双方が各々とり込むことによ
り、現用機と予備機間の通信手段を使用することなく、
制御の実行・制御結果の監視及び現用機異常の場合の予
備機による制御の再実行が容易に行えるという効果があ
る。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の制御の方法を示すフローチャ
ートの一例。 １・・・現用機として作動する電子計算機（現用機とい
う）、２・・・予備機として作動する電子計算機（予備
機という）、３・・・スイッチ、４・・−制御対象。 ３ニスイー乃ｔｏｏ：帝１朗￥−ガ喜号 １０１：今り
謝争も叉舊号１１ｆ −１１２：エラー信号 第１図
２図は本発明の一実施例の制御の方法を示すフローチャ
ートの一例。 １・・・現用機として作動する電子計算機（現用機とい
う）、２・・・予備機として作動する電子計算機（予備
機という）、３・・・スイッチ、４・・−制御対象。 ３ニスイー乃ｔｏｏ：帝１朗￥−ガ喜号 １０１：今り
謝争も叉舊号１１ｆ −１１２：エラー信号 第１図
Claims (1)
- ２台の電子計算機がそれぞれ現用機および予備機として
作動し前記現用機に異常が発生した場合に前記予備機が
前記現用機の機能を継続して実行する二重化電子計算機
システムの外部制御方式において、一つの制御対象を制
御する場合に前記現用機は前記制御対象に対し制御命令
を実行しその実行結果を前記制御対象からとり込み、前
記予備機は前記制御対象から実行結果のとり込みを行う
ことにより前記現用機の作動を監視することを特徴とす
る二重化電子計算機システムの外部制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240622A JPS6394341A (ja) | 1986-10-08 | 1986-10-08 | 二重化電子計算機システムの外部制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61240622A JPS6394341A (ja) | 1986-10-08 | 1986-10-08 | 二重化電子計算機システムの外部制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6394341A true JPS6394341A (ja) | 1988-04-25 |
Family
ID=17062232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61240622A Pending JPS6394341A (ja) | 1986-10-08 | 1986-10-08 | 二重化電子計算機システムの外部制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6394341A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428062A (en) * | 1977-08-05 | 1979-03-02 | Dainichi Seisakushiyo Kk | Rotary type chip classifier |
| JPS58225449A (ja) * | 1982-06-23 | 1983-12-27 | Fuji Electric Co Ltd | コンピユ−タシステムにおけるバツクアツプ方式 |
-
1986
- 1986-10-08 JP JP61240622A patent/JPS6394341A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5428062A (en) * | 1977-08-05 | 1979-03-02 | Dainichi Seisakushiyo Kk | Rotary type chip classifier |
| JPS58225449A (ja) * | 1982-06-23 | 1983-12-27 | Fuji Electric Co Ltd | コンピユ−タシステムにおけるバツクアツプ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6394341A (ja) | 二重化電子計算機システムの外部制御方式 | |
| JPH0644093A (ja) | 二重化装置切替方式 | |
| JP2557538B2 (ja) | 二重化システム | |
| JP4431262B2 (ja) | 制御装置 | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JPS6019540B2 (ja) | 構成切替制御方式 | |
| JPH0713791A (ja) | 二重化制御システムの等値化方法 | |
| JPH0250737A (ja) | 二重化システム | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPS5854470A (ja) | 多重系電子計算機システム構成制御方式 | |
| JP2704137B2 (ja) | 現用・予備切り換え方式 | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JP3105025B2 (ja) | 二重化制御装置 | |
| JPS5816497B2 (ja) | システム共通部をそなえたデ−タ処理システム | |
| JPH07253802A (ja) | 制御装置の二重化システム | |
| JPH0418743B2 (ja) | ||
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPS615355A (ja) | システム監視装置 | |
| JPH0370014A (ja) | リセット制御方式 | |
| JP2002041104A (ja) | プラント監視制御装置 |