JPS5932004A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS5932004A JPS5932004A JP57141808A JP14180882A JPS5932004A JP S5932004 A JPS5932004 A JP S5932004A JP 57141808 A JP57141808 A JP 57141808A JP 14180882 A JP14180882 A JP 14180882A JP S5932004 A JPS5932004 A JP S5932004A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- time
- memory
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0428—Safety, monitoring
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の分野
この発明はプログラマブル・コントローラに関し、特に
、ユーザプログラムを実行する回路ｒ、ｌｉ分の異常動
作に対処する技術に関づる。
、ユーザプログラムを実行する回路ｒ、ｌｉ分の異常動
作に対処する技術に関づる。
〈２）従来技術とその問題点
継電器ラダー図式で代表される最近の多くのプログラマ
ブル・コントローラは、リーイクリック実行り式と称さ
れるアーキテクチトを採用しているもので、ユーザプロ
グラムをメモリから順番に読出し、その各命令に従って
入出カメモリにストアされているデータについて演算処
理をし、かつその処理結果でもって上記入出カメモリの
データを由換える命令実行手段と、外部から入出力回路
に与えられている入力データを上記入出カメモリの所定
エリアにス１−アするとともに、上記入出カメモリの所
定エリアの出ツノデータを人出ノコ回路に転送して外部
に出力する入出力更新手段とを有し、上記命令実行手段
によるユーザプログラムの一巡実行と上記入出力更新手
段の動作を交互に繰り返すことにより、ユーザプログラ
ムで表現されたシーケンス制御を実現するようになって
いる。
ブル・コントローラは、リーイクリック実行り式と称さ
れるアーキテクチトを採用しているもので、ユーザプロ
グラムをメモリから順番に読出し、その各命令に従って
入出カメモリにストアされているデータについて演算処
理をし、かつその処理結果でもって上記入出カメモリの
データを由換える命令実行手段と、外部から入出力回路
に与えられている入力データを上記入出カメモリの所定
エリアにス１−アするとともに、上記入出カメモリの所
定エリアの出ツノデータを人出ノコ回路に転送して外部
に出力する入出力更新手段とを有し、上記命令実行手段
によるユーザプログラムの一巡実行と上記入出力更新手
段の動作を交互に繰り返すことにより、ユーザプログラ
ムで表現されたシーケンス制御を実現するようになって
いる。
また一般に、上記の命令実行手段は汎用のマイクロプロ
セッサ（ＣＰＵと称す）を用いて構成されている。その
ため、このＣＰＵを外部からのノイズで誤動作させない
ために、ハードウェア的に充分な保護対策を施す必要が
ある。
セッサ（ＣＰＵと称す）を用いて構成されている。その
ため、このＣＰＵを外部からのノイズで誤動作させない
ために、ハードウェア的に充分な保護対策を施す必要が
ある。
また、プログラマブル・コントローラは工場の生産ライ
ン等の悪環境条件下に設置されるのが通例で、充分なノ
イズ対策を講するのに加えて、万が−ＣＰＵが暴走した
場合にも、速やかにこれを検知し、制御対象機器を重大
事故に導かないように２重３重の安全対策が必要とされ
る。
ン等の悪環境条件下に設置されるのが通例で、充分なノ
イズ対策を講するのに加えて、万が−ＣＰＵが暴走した
場合にも、速やかにこれを検知し、制御対象機器を重大
事故に導かないように２重３重の安全対策が必要とされ
る。
従来、ＣＰＵの暴走を監視する安全対策としては、いわ
ゆるウオッチドグタイマによるものがよく採用されてい
る。ウオッチドグタイマというのは、ＣＰＵにＪ、リュ
ーザブログラムの一巡実行時間（ザイクルタイム）が所
定の基準時間以内に収まっているか否かを各サイクル毎
に監視づるものである。上記の基準時間は、ユーザプロ
グラムを正常に一巡実行するに要する最大時間より僅か
に大きな時間に設定されているもので、ＣＰＵがなんら
かの要因により暴走した場合、上記基準時間内にユーザ
プログラムの実行が終了せず、この時間超過がＣＰＵの
暴走として検知される。
ゆるウオッチドグタイマによるものがよく採用されてい
る。ウオッチドグタイマというのは、ＣＰＵにＪ、リュ
ーザブログラムの一巡実行時間（ザイクルタイム）が所
定の基準時間以内に収まっているか否かを各サイクル毎
に監視づるものである。上記の基準時間は、ユーザプロ
グラムを正常に一巡実行するに要する最大時間より僅か
に大きな時間に設定されているもので、ＣＰＵがなんら
かの要因により暴走した場合、上記基準時間内にユーザ
プログラムの実行が終了せず、この時間超過がＣＰＵの
暴走として検知される。
従来のプログラマブル・コントローラでは、ウオッチド
グタイマによってＣＰＵの暴走が検知されたとき、ＣＰ
Ｕによるユーザプログラムの実行動作を停止し、プログ
ラマブル・コントローラの制御出力を強制的にオフにし
、制御動作を完全に停止して被制御機器が安全側におか
れるように構成している。
グタイマによってＣＰＵの暴走が検知されたとき、ＣＰ
Ｕによるユーザプログラムの実行動作を停止し、プログ
ラマブル・コントローラの制御出力を強制的にオフにし
、制御動作を完全に停止して被制御機器が安全側におか
れるように構成している。
しかし、ＣＰＵの暴走原因を分析してみると、なんらか
のハードウェアの破損等による永久故障と、極く偶発的
で一時的なノイズによって生ずる異常とがある。前者の
永久故障の場合、プログラマブル・コントローラの制御
動作を全面的に停止するのは適切である。しかし、後者
のノイズの影響等による偶発的で一時的な異常の場合、
ＣＰＵの本質的な異常ではなく、異常原因がなくなった
状態ではＣＰＵは正常動作が可能である。従来では後者
の場合にもプログラマブル・コントローラの制御動作を
全面全面的に停止しているが、これはＣＰＬＪの一時的
にしろ異常によって人出カメモリのデータが混乱してし
まっているので、制御動作を続行したくてもできず、当
然の措置であった。
のハードウェアの破損等による永久故障と、極く偶発的
で一時的なノイズによって生ずる異常とがある。前者の
永久故障の場合、プログラマブル・コントローラの制御
動作を全面的に停止するのは適切である。しかし、後者
のノイズの影響等による偶発的で一時的な異常の場合、
ＣＰＵの本質的な異常ではなく、異常原因がなくなった
状態ではＣＰＵは正常動作が可能である。従来では後者
の場合にもプログラマブル・コントローラの制御動作を
全面全面的に停止しているが、これはＣＰＬＪの一時的
にしろ異常によって人出カメモリのデータが混乱してし
まっているので、制御動作を続行したくてもできず、当
然の措置であった。
このように、従来のプログラマブル・コントローラでは
、ノイズの影響等による偶発的で一時的な異常で、しか
もその直後に正常動作に復帰できるよ、うな異常によっ
てＣＰＵが暴走した場合でも、永久故障が生じた場合と
同様に制御動作を全面的に停止しており、プログラマブ
ル・コントローラの使用環境が特に悪い場合等には、度
々制御対象である生産ラインを止めてしまうような不都
合が生じる。
、ノイズの影響等による偶発的で一時的な異常で、しか
もその直後に正常動作に復帰できるよ、うな異常によっ
てＣＰＵが暴走した場合でも、永久故障が生じた場合と
同様に制御動作を全面的に停止しており、プログラマブ
ル・コントローラの使用環境が特に悪い場合等には、度
々制御対象である生産ラインを止めてしまうような不都
合が生じる。
（３）発明の目的
この発明の目的は、上述したウオッチドグタイマにより
ＣＰＵの暴走が検知されたとき、直ちに制御動作を全面
的に停止してしまうのではなくて、正しいデータに基づ
いてユーザプログラムを再実行させ、一時的なノイズの
影響等による異常が解消すればそのまま制御動作を継続
することができるようにしたプログラマブル・コン１−
ローラを提供することにある。
ＣＰＵの暴走が検知されたとき、直ちに制御動作を全面
的に停止してしまうのではなくて、正しいデータに基づ
いてユーザプログラムを再実行させ、一時的なノイズの
影響等による異常が解消すればそのまま制御動作を継続
することができるようにしたプログラマブル・コン１−
ローラを提供することにある。
（４）発明の構成と効果
上記の目的を達成するために、この発明は、上記命令実
行手段によるユーザプログラムの一巡実行時間が所定の
基準時間以内に収まっているか否かを各実行動作毎に監
視する実行時間監視手段と、上記入出力更新手段の動作
毎に更新された上記人出力メモリのデータをｊＲ避メモ
リにストアするデータ退避手段と、上記命令実行手段の
動作中に上記監視手段にて時間超過が検出されたとぎ、
上記命令実行手段の動作を中断させ、上記退避メモリの
データを上記人出ツノメモリに移した後、上記命令実行
手段を再起動してニー１１プログラムを最初から実行し
直させる再実行制御手段とを設置Ｊたことを特徴とする
。
行手段によるユーザプログラムの一巡実行時間が所定の
基準時間以内に収まっているか否かを各実行動作毎に監
視する実行時間監視手段と、上記入出力更新手段の動作
毎に更新された上記人出力メモリのデータをｊＲ避メモ
リにストアするデータ退避手段と、上記命令実行手段の
動作中に上記監視手段にて時間超過が検出されたとぎ、
上記命令実行手段の動作を中断させ、上記退避メモリの
データを上記人出ツノメモリに移した後、上記命令実行
手段を再起動してニー１１プログラムを最初から実行し
直させる再実行制御手段とを設置Ｊたことを特徴とする
。
この構成にＪ：れば、一時的なノイズの影’ＪｆｆＳに
より命令実行手段の実行時間超過が検出されても、その
ノイズの影響等が直後に解消しておれば、上記再実行制
御手段により退避メモリ退避されていた正しい入出力デ
ータに従って正しくユーザプログラムの実行処理が行な
われ、従ってプログラマブル・コン１−ローラの制御動
作は問題なく継続でることどなり、制御対象となる生産
ラインをちよつどしたノイズで度々停止させてしまうよ
うな不都合が解消できる。
より命令実行手段の実行時間超過が検出されても、その
ノイズの影響等が直後に解消しておれば、上記再実行制
御手段により退避メモリ退避されていた正しい入出力デ
ータに従って正しくユーザプログラムの実行処理が行な
われ、従ってプログラマブル・コン１−ローラの制御動
作は問題なく継続でることどなり、制御対象となる生産
ラインをちよつどしたノイズで度々停止させてしまうよ
うな不都合が解消できる。
（５）実施例の説明
第１図はこの発明に係るプログラマブル・コントローラ
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ３ど、外部入力信号が与えられる
ととしに外部出力信号を送出する入出力回路６と、人出
へ回路６に対応した入出力データのバッフ７メモリとな
る入出カメモリ４と、入出カメモリ４の最新のデータを
退避させておくための退避メモリ５と、ユーザプロゲラ
ムメ七り３の各命令を順次高速に実行し、その各命令に
従って入出カメモリ４にストアされているデータについ
て演算処理をし、かつその処理結果でもって入出カメモ
リ４のデータを書換えるｔｖ命令実行手段、外部から入
出力回路６に与えられている入力データを入出カメモリ
４の所定」−リアにストアするとともに、入出カメモリ
４の所定エリアの出力データを人出ツノ回路６に転送し
て外部に出力覆る入出力更新手段と、命令実行手段によ
るユーザプログラムの一巡実行時間が所定の基準時間以
内に収まっているか否かを各実行動作毎に監視するウオ
ッチドグタイマ８を中心とびる実行時間監視手段と、上
記入出力更新手段の動作毎に更新された上記入出カメモ
リ４のデータを退避メモリ５にストアするデータ退避手
段と、上ｊ己命令実行手段の動作中に上記ウオッチドグ
タイマ８にて時間超過が検出されたとき、上記命令実＜
１手段の動作を中断させ、退避メモリ５のデータを入出
カメモリ４に移した後、上記命令実行手段を再起動して
ユーザプログラムを最初から実行し直させる再実行制御
手段としてのフリップフロップ１０、リセットパルス発
生回路７．グー１〜１１等を備えている。
の概略構成を示すブロック図である。このプログラマブ
ル・コントローラは、ユーザプログラムが格納されるユ
ーザプログラムメモリ３ど、外部入力信号が与えられる
ととしに外部出力信号を送出する入出力回路６と、人出
へ回路６に対応した入出力データのバッフ７メモリとな
る入出カメモリ４と、入出カメモリ４の最新のデータを
退避させておくための退避メモリ５と、ユーザプロゲラ
ムメ七り３の各命令を順次高速に実行し、その各命令に
従って入出カメモリ４にストアされているデータについ
て演算処理をし、かつその処理結果でもって入出カメモ
リ４のデータを書換えるｔｖ命令実行手段、外部から入
出力回路６に与えられている入力データを入出カメモリ
４の所定」−リアにストアするとともに、入出カメモリ
４の所定エリアの出力データを人出ツノ回路６に転送し
て外部に出力覆る入出力更新手段と、命令実行手段によ
るユーザプログラムの一巡実行時間が所定の基準時間以
内に収まっているか否かを各実行動作毎に監視するウオ
ッチドグタイマ８を中心とびる実行時間監視手段と、上
記入出力更新手段の動作毎に更新された上記入出カメモ
リ４のデータを退避メモリ５にストアするデータ退避手
段と、上ｊ己命令実行手段の動作中に上記ウオッチドグ
タイマ８にて時間超過が検出されたとき、上記命令実＜
１手段の動作を中断させ、退避メモリ５のデータを入出
カメモリ４に移した後、上記命令実行手段を再起動して
ユーザプログラムを最初から実行し直させる再実行制御
手段としてのフリップフロップ１０、リセットパルス発
生回路７．グー１〜１１等を備えている。
上記命令実行手段、入出力更新手段、データ退避手段、
１３よびその伯の全体的なタイミング制御（まＣＰＩＪ
”ｌにｊ；つて実現されている。つまり、ＣＰＵ１はシ
ステムプログラムメモリ２に格納されたシステムプログ
ラムを実行することにより、上３ホの各制御手段の動作
を実説している。
１３よびその伯の全体的なタイミング制御（まＣＰＩＪ
”ｌにｊ；つて実現されている。つまり、ＣＰＵ１はシ
ステムプログラムメモリ２に格納されたシステムプログ
ラムを実行することにより、上３ホの各制御手段の動作
を実説している。
ＣＰＵＩは、上記実行時間監視手段に関連し、ユーザプ
ログラムの実行処理に先立ってプログラム実行時間の基
準時間Ｔ１をウオッチドグタイマ８に入力するとともに
、信号ＬＤを発して塁１％ ｌＩ寺間Ｔ１をウオッチド
グタイマ８にプ１ノセットづ−る。
ログラムの実行処理に先立ってプログラム実行時間の基
準時間Ｔ１をウオッチドグタイマ８に入力するとともに
、信号ＬＤを発して塁１％ ｌＩ寺間Ｔ１をウオッチド
グタイマ８にプ１ノセットづ−る。
ウオッチドグタイマ８、はその後）（ルス発生回路９か
らのクロック信号によってダウツノＪＩ′″）ン１−さ
れていき、タイムアツプすると信号Ｔ Ｕ ｔ ｊＢ力
し、フリップフロップ１０をセットする。Ｗ１１ζｌ・
１間−「１以内にＣＰｔＪｌによるユーザプログラムの
一巡実行が完了すると、ｃｐｕｉｃま上Ｂ己の人（１１
）Ｊ更新手段およびデータ退避手段の動作に先立つて、
入出力更新およびデータ退避の処理基準Ｂｅ ＩＩＩ
Ｔ ２をウオッチドグタイマ８にブリセラ１〜Ｊる。Ｃ
ＰＵ１は入出力更新処理およびｆ−全退避処理をｔテな
うと、再びつＡフチドグタイマ８に上）ホしｔｃ基準時
間Ｔ１をプリセラ１−シ、ユーザプロゲラ・ムの実行処
理を行なう。
らのクロック信号によってダウツノＪＩ′″）ン１−さ
れていき、タイムアツプすると信号Ｔ Ｕ ｔ ｊＢ力
し、フリップフロップ１０をセットする。Ｗ１１ζｌ・
１間−「１以内にＣＰｔＪｌによるユーザプログラムの
一巡実行が完了すると、ｃｐｕｉｃま上Ｂ己の人（１１
）Ｊ更新手段およびデータ退避手段の動作に先立つて、
入出力更新およびデータ退避の処理基準Ｂｅ ＩＩＩ
Ｔ ２をウオッチドグタイマ８にブリセラ１〜Ｊる。Ｃ
ＰＵ１は入出力更新処理およびｆ−全退避処理をｔテな
うと、再びつＡフチドグタイマ８に上）ホしｔｃ基準時
間Ｔ１をプリセラ１−シ、ユーザプロゲラ・ムの実行処
理を行なう。
このにうにＣＰＵ１は命令実行手段、入１］４力更新手
段、データ退避手゛段の各動作をウォッチ１ζグタイマ
８に基準時間丁１および基１％ １１．！ｊ ｌハｌＴ
２をプリセットしながら繰り返すもので、６動４ｉ：
ｈ＋正１片に基準時間内に収まっておれば、ウォッチ１
ζグタイマ８はタイムアツプすることがなく、フリップ
フロップ１０はリセットれたままとなっている。
段、データ退避手゛段の各動作をウォッチ１ζグタイマ
８に基準時間丁１および基１％ １１．！ｊ ｌハｌＴ
２をプリセットしながら繰り返すもので、６動４ｉ：
ｈ＋正１片に基準時間内に収まっておれば、ウォッチ１
ζグタイマ８はタイムアツプすることがなく、フリップ
フロップ１０はリセットれたままとなっている。
なんらかの異常によってつ４ツヂドグタイマ８がタイム
アツプし、フリップフロップ１０がじツトされると、フ
リップフ［Ｊツブ１ｏの出力Ｑ−１１１１１がＣＩ］
Ｕ １の人ツノ端Ｅ ＲＦに印加されるとともに、グー
１〜１５に印加される。また同時に、フリップフロップ
１０の出力Ｑが１″に立上がったのに応答し、リセット
パルス発生回路７がら所定幅の微分パルスが発生し、そ
のパルス信Ｙ〕がグー１〜１１を介してＣＰＵ１のリス
ター１へ入力端ＲＥＳに印加される。
アツプし、フリップフロップ１０がじツトされると、フ
リップフ［Ｊツブ１ｏの出力Ｑ−１１１１１がＣＩ］
Ｕ １の人ツノ端Ｅ ＲＦに印加されるとともに、グー
１〜１５に印加される。また同時に、フリップフロップ
１０の出力Ｑが１″に立上がったのに応答し、リセット
パルス発生回路７がら所定幅の微分パルスが発生し、そ
のパルス信Ｙ〕がグー１〜１１を介してＣＰＵ１のリス
ター１へ入力端ＲＥＳに印加される。
第２図はＣＰＵ１にＪ、って実行されるシステムプログ
ラムの概数を示すフローチ１７−トである。
ラムの概数を示すフローチ１７−トである。
以下このプローチ１ｒ−トに従ってＣＰＵ １の制御動
作を順番に説明する。
作を順番に説明する。
このプログラマブル・コントローラに電源を投入すると
、図示していない電源投入検知回路からパワーメンリセ
ット信号が発生し、このリセット信号がグー１−１２を
介してフリップフロップ１０に入力され、これをリセッ
１−するとともに、グーＩ・１１を介してＣＰ Ｕ １
のリスター１へ入力端ＲＥＳに印加され、ＣＰＵ１がそ
のシステム／［１グラムを先頭から実行開始づることと
なる。
、図示していない電源投入検知回路からパワーメンリセ
ット信号が発生し、このリセット信号がグー１−１２を
介してフリップフロップ１０に入力され、これをリセッ
１−するとともに、グーＩ・１１を介してＣＰ Ｕ １
のリスター１へ入力端ＲＥＳに印加され、ＣＰＵ１がそ
のシステム／［１グラムを先頭から実行開始づることと
なる。
最初のステップ１００では、ｃ、ｐｕｉの入力端ＥＲＦ
に印加されているノリツブフロップ１０の出力Ｑの論理
状態をチー［ツクする。電源投入時にはフリップフロッ
プ１０がリセットされているので、Ｅ ＲＦは“０″で
、ステップ１０１へ進む。
に印加されているノリツブフロップ１０の出力Ｑの論理
状態をチー［ツクする。電源投入時にはフリップフロッ
プ１０がリセットされているので、Ｅ ＲＦは“０″で
、ステップ１０１へ進む。
ステップ１０１で信号ＣＬＲをパ１′”にしてフリップ
フロップ１０をリセット状態に保ら、次のステップ１０
２でイニシャル処理を実行し、次のステップ１０３で上
述した命令実行動作の基準時間丁１をウオッチドグタイ
マ８にブリセラ１〜し、次のステップ１０４で信号ＣＬ
Ｒをｌｌ Ｏ１１に戻す。
フロップ１０をリセット状態に保ら、次のステップ１０
２でイニシャル処理を実行し、次のステップ１０３で上
述した命令実行動作の基準時間丁１をウオッチドグタイ
マ８にブリセラ１〜し、次のステップ１０４で信号ＣＬ
Ｒをｌｌ Ｏ１１に戻す。
次にステップ１０５でユーザプログラムの実行中である
ことを示す信号ＳＣ八Ｎを“１″にし、次のステップ１
０６でユーザプログラムを一巡実行し、ユーザプログラ
ムを最後まで（Ｅ Ｎ Ｄ命令まで）実行終了すると、
ステップ１０７で信号５ＣＡＮを″０″に戻す。
ことを示す信号ＳＣ八Ｎを“１″にし、次のステップ１
０６でユーザプログラムを一巡実行し、ユーザプログラ
ムを最後まで（Ｅ Ｎ Ｄ命令まで）実行終了すると、
ステップ１０７で信号５ＣＡＮを″０″に戻す。
なお、信号５ＣＡＮが１１１１１になると、ゲート１３
の出力、すな４つら退避メモリ５のリード／ラーイ１−
信号がリード状態１１１１１に保たれ、退避メモリ５の
データが町１負えられるのを防ぐ。また、信号５ＣＡＮ
＝”１”がインバータ１４を介してゲート１５に入力さ
れると、ゲート１５の出力がｌｌ Ｏ＋１に保たれ、こ
の状態でつｔフチドグタイマ８がタイムアツプしてフリ
ップフロップ１０の出力Ｑが′１″になっても、ＣＰＵ
１に停止信８ｌ−１ＡＬ Ｔが印加されないとともに、
入出力回路６０）全出力Ａフ指令信号が発せられないＪ
：うに゛なっている。
の出力、すな４つら退避メモリ５のリード／ラーイ１−
信号がリード状態１１１１１に保たれ、退避メモリ５の
データが町１負えられるのを防ぐ。また、信号５ＣＡＮ
＝”１”がインバータ１４を介してゲート１５に入力さ
れると、ゲート１５の出力がｌｌ Ｏ＋１に保たれ、こ
の状態でつｔフチドグタイマ８がタイムアツプしてフリ
ップフロップ１０の出力Ｑが′１″になっても、ＣＰＵ
１に停止信８ｌ−１ＡＬ Ｔが印加されないとともに、
入出力回路６０）全出力Ａフ指令信号が発せられないＪ
：うに゛なっている。
次にＣＰＵ１は入出力更新おＪ：びデータ退避の処理を
行なうが、それに先立って、まずステップ１０８で入出
力更新およびデータ退避の処理基準時間Ｔ２をウオッチ
ドグタイマ８にプリヒラ１〜する。次のステップ１０９
で入出ツノ更新動作を行ない、次のステップ１１０でデ
ータ退避処理を行ない、これらを終了したならば、ステ
ップ１１１でプログラム実行処理の基準時間Ｔ１をウオ
ッチドグタイマ８にブリヒツトし、先のステップ１０５
→１０６と進み、ユーザプログラムの実行処理を行なう
。
行なうが、それに先立って、まずステップ１０８で入出
力更新およびデータ退避の処理基準時間Ｔ２をウオッチ
ドグタイマ８にプリヒラ１〜する。次のステップ１０９
で入出ツノ更新動作を行ない、次のステップ１１０でデ
ータ退避処理を行ない、これらを終了したならば、ステ
ップ１１１でプログラム実行処理の基準時間Ｔ１をウオ
ッチドグタイマ８にブリヒツトし、先のステップ１０５
→１０６と進み、ユーザプログラムの実行処理を行なう
。
ＣＰＵ１が正常に動作している間は、上述したステップ
１０５，１０６，１０７，１０８，１０９．１１０．１
１１が繰り返される。
１０５，１０６，１０７，１０８，１０９．１１０．１
１１が繰り返される。
上述の動作中において、信号５ＣＡＮが１１１１＋とな
っているユーザプログラムの実行動作中にウオッチドグ
タイマ８がタイムアツプしたとする。
っているユーザプログラムの実行動作中にウオッチドグ
タイマ８がタイムアツプしたとする。
この場合、フリップフロップ１０がセットされ、出力Ｑ
が１１１１＋となり、リセットパルス発生回路７からリ
セットパルスが発生し、イの六ルス信号がグー］・１１
を介してＣＰＵ１のリスタート人ノコ端ＲＥＳに印加さ
れる。
が１１１１＋となり、リセットパルス発生回路７からリ
セットパルスが発生し、イの六ルス信号がグー］・１１
を介してＣＰＵ１のリスタート人ノコ端ＲＥＳに印加さ
れる。
ＣＰＵＩはこのりスタートパルス信号を受りてそのとき
の動作を中断し、システムプログラムを先頭からくステ
ップ１００から）実行、を開始゛りる。
の動作を中断し、システムプログラムを先頭からくステ
ップ１００から）実行、を開始゛りる。
ステップ１００でフリップフロップ１０の出ノｊ゛状態
をチェックするが、このときＱ ＝ Ｆ ＲＦ ＝ ”
１ ”となっているのでステップ］１２に進む。
をチェックするが、このときＱ ＝ Ｆ ＲＦ ＝ ”
１ ”となっているのでステップ］１２に進む。
ステップ１１２で（よ、退避メモリ５に退避してあった
最新の入出力データのデータを、ユーザプログラムの実
行時間が酪過するという異常でデータが破壊されている
であろう人出カメモリ４に戻１′５次のステップ１１３
でユーザプログラムの処理時間の基準時間Ｔ１をウォッ
チ（ぐグタイマ已にプリセソ１〜し、次のステップ１１
４で信＝ ｃ シ、ｐを発してゲート１２を介してフリ
ップフロップ１０をリセットする。そしてステップ１０
５−＋ １０６と進み、再びユーザプログラムを先頭か
ら実行し直さし乞 このときには、退避メモリ５に退避してあった入出力デ
ータに基づいてユーザプログラムが実行されるので、Ｃ
ＰＬ １がちょっとしたノイズで一時的に暴走を起こし
たような場合（こけ、上述のユーザプログラムの実行し
直しを行なえば、正しくこれを実行することができ、シ
ーケンスａ＋ｌＩ ’Ａの連続性が全く損われることが
ない。
最新の入出力データのデータを、ユーザプログラムの実
行時間が酪過するという異常でデータが破壊されている
であろう人出カメモリ４に戻１′５次のステップ１１３
でユーザプログラムの処理時間の基準時間Ｔ１をウォッ
チ（ぐグタイマ已にプリセソ１〜し、次のステップ１１
４で信＝ ｃ シ、ｐを発してゲート１２を介してフリ
ップフロップ１０をリセットする。そしてステップ１０
５−＋ １０６と進み、再びユーザプログラムを先頭か
ら実行し直さし乞 このときには、退避メモリ５に退避してあった入出力デ
ータに基づいてユーザプログラムが実行されるので、Ｃ
ＰＬ １がちょっとしたノイズで一時的に暴走を起こし
たような場合（こけ、上述のユーザプログラムの実行し
直しを行なえば、正しくこれを実行することができ、シ
ーケンスａ＋ｌＩ ’Ａの連続性が全く損われることが
ない。
なｔｊ＞、入出力更新動作あるいはデータ退避動作中に
ＣＰｕ１が暴走し、ウオッチドグタイマ８がタイムアツ
プしてフリソブフ［Ｊツブ１０がセソ１〜された場合、
このとき信号Ｓ ＣＡ＼は°“Ｏｏｏでδうるので、フ
リップフロップ１０の出力Ｑが］゛。
ＣＰｕ１が暴走し、ウオッチドグタイマ８がタイムアツ
プしてフリソブフ［Ｊツブ１０がセソ１〜された場合、
このとき信号Ｓ ＣＡ＼は°“Ｏｏｏでδうるので、フ
リップフロップ１０の出力Ｑが］゛。
になると、ゲート１５の出ノ〕が１゛°となり、ＣＰｕ
１のホル１〜人力ＨＡ Ｌ、Ｔが°］′″となってＣＰ
し１の動作が停止覆るとともに、入出力回路６の外部出
力信号が強制的レニ全てΔフにされる。つまり、入出力
更新動作中あるいｔよデータ退避動作中（二ＣＰｕ １
に暴走がｉぶこれ１ま、入出カメモリ４゜退避メモリ５
あるい（ま入出力回路６のデータが混乱させられて回復
しようがないので、プログラマブル・コン（−ローラの
制ｔＩｌ動作を全面的に停止している。
１のホル１〜人力ＨＡ Ｌ、Ｔが°］′″となってＣＰ
し１の動作が停止覆るとともに、入出力回路６の外部出
力信号が強制的レニ全てΔフにされる。つまり、入出力
更新動作中あるいｔよデータ退避動作中（二ＣＰｕ １
に暴走がｉぶこれ１ま、入出カメモリ４゜退避メモリ５
あるい（ま入出力回路６のデータが混乱させられて回復
しようがないので、プログラマブル・コン（−ローラの
制ｔＩｌ動作を全面的に停止している。
第１図はこの発明の一実施例（二よるプログラマブル・
コン（−ローラの全体構成を示（“ブロック図、第２図
は第１図に６けるＣＰｕ１のシステムプログラムの概要
を示すフローチャートである。 １ ・・・・・・ＣＰＵ ３・・・・・・ユーザプログラムメモリ４・・・・・・
入出カメモリ ５・・・・・・退避メモリ ６・・・・・・入出力回路 ８・・・・・・ウオッチドグタイマ 特許出願人 立石電機株式会社 −１゛
コン（−ローラの全体構成を示（“ブロック図、第２図
は第１図に６けるＣＰｕ１のシステムプログラムの概要
を示すフローチャートである。 １ ・・・・・・ＣＰＵ ３・・・・・・ユーザプログラムメモリ４・・・・・・
入出カメモリ ５・・・・・・退避メモリ ６・・・・・・入出力回路 ８・・・・・・ウオッチドグタイマ 特許出願人 立石電機株式会社 −１゛
Claims (1)
- （１）ユーザプログラムをメモリから順番に読出し、そ
の各命令に従って入出カメモリにストアされているデー
タについて演樟処理をし、かつその処理結果でもって上
記入出カメモリのデータを書換える命令実行手段と、外
部から入出力回路に与えられている六ツノデータを上記
人出ツノメモリの所定エリアにス１〜アするとともに、
上記入出カメモリの所定エリアの出力データを入出１９
回路に転送して外部に出力゛す゛る入出力更新手段とを
有し、上記命令実行手段によるユーザプログラムの一巡
実行と上記入出力更新手段の動作を交互に繰り返Ｊザイ
クリック実行り式のプログラマブル・コントローラにお
いて； 上記命令実行手段によるユーザプログラムの一巡実行時
間が所定の基準時間以内に収まっているか否かを各実行
動作毎に監視する実行時間監視手段と、上記入出力更新
手段の動作毎に更新された上記入出カメモリのデータを
退避メモリにストアするデータ退避手段と、上記命令実
行手段の動作中に上記監視手段にて時間超過が検出され
たとき、上記命令実行手段の動作を中断させ、上記退避
メモリのデータを上記入出カメモリに移した後、上記命
令実行手段を再起動してユーザプログラムを最初から実
行し直させる再実行制御手段とを有することを特徴とす
るプログラマブル・コントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141808A JPS5932004A (ja) | 1982-08-16 | 1982-08-16 | プログラマブル・コントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141808A JPS5932004A (ja) | 1982-08-16 | 1982-08-16 | プログラマブル・コントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5932004A true JPS5932004A (ja) | 1984-02-21 |
| JPH0375882B2 JPH0375882B2 (ja) | 1991-12-03 |
Family
ID=15300604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141808A Granted JPS5932004A (ja) | 1982-08-16 | 1982-08-16 | プログラマブル・コントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932004A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007082968A1 (es) * | 2006-01-18 | 2007-07-26 | Agueir Celeiro Francisco | Metodo para la protección del usuario en dispositivos de interacción visual |
| WO2021214973A1 (ja) | 2020-04-24 | 2021-10-28 | 株式会社Ｆｕｊｉ | 回路形成方法、および回路形成装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157059A (en) * | 1978-05-31 | 1979-12-11 | Toshiba Corp | Output control unit |
-
1982
- 1982-08-16 JP JP57141808A patent/JPS5932004A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157059A (en) * | 1978-05-31 | 1979-12-11 | Toshiba Corp | Output control unit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007082968A1 (es) * | 2006-01-18 | 2007-07-26 | Agueir Celeiro Francisco | Metodo para la protección del usuario en dispositivos de interacción visual |
| ES2278531A1 (es) * | 2006-01-18 | 2007-08-01 | Francisco Aguir Celeiro | Metodo para la proteccion del usuario en dispositivos de interaccion visual. |
| ES2278531B1 (es) * | 2006-01-18 | 2008-03-01 | Francisco Aguir Celeiro | Metodo para la proteccion del usuario en dispositivos de interaccion visual. |
| WO2021214973A1 (ja) | 2020-04-24 | 2021-10-28 | 株式会社Ｆｕｊｉ | 回路形成方法、および回路形成装置 |
| US12414240B2 (en) | 2020-04-24 | 2025-09-09 | Fuji Corporation | Circuit forming method and circuit forming device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0375882B2 (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114652A (ja) | ウォッチドッグ・タイマ回路 | |
| JPS5932004A (ja) | プログラマブル・コントロ−ラ | |
| CN209625194U (zh) | Cpu复位监控装置 | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
| JP2009053752A (ja) | ウォッチドッグ処理方法および異常検出回路 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| KR20070012351A (ko) | 전자 회로 장치 및 이 전자 회로 장치를 사전결정된 상태에이르게 하는 방법 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JPH03136153A (ja) | マイクロコントローラ | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPH0612294A (ja) | 監視装置 | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JPS63282857A (ja) | プログラムの暴走防止方式 | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JPS5990102A (ja) | プログラム制御装置 | |
| JPH02246726A (ja) | ディジタルリレーの監視不良検出方式 | |
| JPS63255742A (ja) | デ−タ処理装置 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPS63123138A (ja) | マイコン暴走検知回路 | |
| JPS6174034A (ja) | カウンタの障害回復方式 | |
| JPS59168511A (ja) | シ−ケンサの停電検出方式 | |
| JPH0683989A (ja) | シングルチップマイクロコンピュータ | |
| JPS61255445A (ja) | Ｃｐｕ監視回路 |