JPS63282857A - プログラムの暴走防止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、マイクロプロセッサの処理動作におけるプ
ログラムの暴走防止方式に関するものである。

［従来の技術］ 第３図と第４図は、従来の暴走防止方式を示すマイクロ
プログラムのフローチャートと、これを実現する構成図
を示すものである。

第４図において、（１）はマイクロプロセッサ、（３）
はデコーダ、（４）はリセット端子付のシーケンスカウ
ンタであり、そのカウンタの出力はマイクロプロセッサ
（１）のノンマスカブル割込（以下、ＮＭＩ　と称す。

：　Ｎｏｎ　Ｍａｓｋａｒａｂｌｅ　Ｉｎｔｅｒｒｕｐ
ｔ）端子に接続されている。

次に動作について説明する。マイクロプロセッサ（１）
の動作は、マイクロプログラムによって処理の順序が規
定され、第３図に示すように５ＴＡＲＴから開始され、
５ＴＯＰとなるまでそのマイクロプログラムの順序に従
って実行される。そして、このマイクロプログラム中に
ｒＯＵＴ　ＸＸＸ　Ｊで示される部分は、第４図のデコ
ーダ（３）からカウンタリセットの出力が発生するリセ
ット処理動作を行わせるものであり、このようなリセッ
ト処理動作間ｒ　ＯＵＴ　ＸＸＸ　Ｊ　〜ｒ　ＯＵＴ　
ＸＸＸ　Ｊ間の処理時間が例えば所定時間ＩＢ、６ｍｓ
　ｘ　７　＝　１１６．２ｍｓ以内で終了するようにマ
イクロプログラムを作っておくことにより、第４図のカ
ウンタ（４）の出力は、通常時常に出力されることなく
、マイクロプロセッサ（１）にはＮＭＩが発生しない。

一方、雷など各種ノイズが発生してマイクロプロセッサ
（１）の動作が一時的に不良となり、マイクロプログラ
ムの処理が異常状態（暴走状態）となることがある。こ
のような場合は、正しい処理が行われずリセット処理動
作ｒＯＵＴ　ＸＸＸ　Ｊの動作自身が行われなくなった
り、上記のリセット処理励作問、つまりｒＯＵＴ　ＸＸ
Ｘ　Ｊ　〜ｒｏｌＩＴ　ＸＸＸ　Ｊ間の処理時間が所定
時間＝　１１６．２ｍｓを越えたりすることが多い。し
たがって、デコーダ（３）の出力がカウンタ（４）のカ
ウンタ時間以内に出なくなり、カウンタ（４）の出力が
出てマイクロプロセッサ（１）に対してＮＭＩが発生す
る。すなわち、暴走が検出され、第３図に示されるＮＭ
Ｉ発生時の異常処理を行えば（例えば、プログラムの５
ＴＡＲＴに戻って初めからやり直すなど）、暴走防止を
行うことができる。

なお、このような暴走防止方式を一般に、「ウォッチ・
ドッグ・タイマによる方式」と呼んでいる。

［発明が解決しようとする問題点コ 従来の暴走防止方式は、以上のように構成されているの
で、リセット処理動作ｒｏｌ］Ｔ　ＸＸＸ　ｊのマイク
ロプログラム命令およびリセット処理動作間、つまりｒ
ｏｕＴＸＸＸ　Ｊ　〜ｒｏｌ］Ｔ　ＸＸＸ　Ｊ間の時間
が正しい状態のまま暴走した場合、例えば第５図に示す
ような永久ループで暴走している場合は、暴走を防止す
ることができない問題点があった。

この発明は、上記のような問題点を解消するためになさ
れたもので、雷などのノイズ発生によって一部の特定の
マイクロプログラム部分で永久ループ（暴走）を引起し
た際でも暴走を検出して暴走を防止することのできる信
頼性の高いプログラムの暴走防止方式を得ることを目的
とする。

［問題点を解決するための手段］ この発明に係るプログラムの暴走防止方式は、マイクロ
プロセッサによる各処理が終了する毎にカウントアツプ
またはダウンするシーケンスカウンタを備え、当該マイ
クロプロセッサに対し一定周期で割込を行ってこのシー
ケンスカウンタの内容を読むことによって各処理が順次
行われていることを検出し、順次行われていないときは
所定の異常処理を行い、マイクロプログラムの暴走を防
止することを特徴とするものである。

［作用］ この発明において、シーケンスカウンタは、処理が１つ
終了する毎にカウントアツプしていくようにしであるの
で、曇走時に処理が終了しなかったり、カウントアツプ
動作が不正となった場合には、このシーケンスカウンタ
チェックの部分で確実に暴走を検出できる。

［実施例］ 以下、この発明の一実施例を図について説明する。第１
図と第２図は、この発明のマイクロプログラムのフロー
チャートと、このマイクロプログラムを実行させるため
の構成図であり、（１）はマイクロプロセッサ、（２）
はこのマイクロプロセッサの各処理が終了する毎にカウ
ントアツプするシーケンスカウンタ、（５）は各処理が
終了する毎に実行した処理ナンバーを記憶するシーケン
スカウンタ用レジスタを示し、上記マイクロプロセッサ
（１）に対し一定周期で割込を行って上記カウンタ（２
）の内容を読むことによって各処理が順次行われている
か否かを検出し、行われていない場合には暴走を防止す
べく所定の異常処理を行うシステムを構成できるように
なっている。

上記構成の動作について説明する。

第１図のマイクロプログラムの通常時の動作は、５ＴＡ
ＲＴ　（開始）で、まずイニシャライズを行い状態を初
期化し、シーケンスカウンタ（２）をリセット後処理制
御の下で処理＃ｌ〜処理＃４のいずれかの処理を実行し
ていく。そして、この処理＃１〜処理＃４のいずれかの
処理が終了する毎にその実行した処理ナンバーを記憶し
、シーケンスカウンタ（２）をカウントアツプした状態
でマイクロプロセッサ（１）への割込が入って次の処理
を行うまで待ち状態となる。なお、このシーケンスカウ
ンタ（２）の内容は、マイクロプロセッサ（１）に割込
が入るたびにチェックされ、正しく１づつインクリメン
トされていることを確認してから次の処理に穆るように
動作する。

一方、雷など各種ノイズが発生して第２図におけるマイ
クロプロセッサ（１）の動作が一時的に不良となり、゛
マイクロプログラムの処理が異常状態（暴走状態）とな
ると、第１図における処理制御の途中でハング状態とな
ったり、処理＃ｌの途中から処理＃３に飛んだり、何を
行うかわからなくなる。このような場合でも一定周期で
割込みが発生しシーケンスナンバーをチェックするので
、マイクロプログラムの処理が異常であったことが検出
できると共に、そのときの処理ナンバーがシーケンスカ
ウンタ用レジスタ（５）に記憶されているため復帰時の
りカバリ−処置を適切に行うことができる。

なお、上記実施例では、処理＃１〜処理＃４の場合につ
いて述べたが、処理の数が異なる場合にも当然適用でき
る。そして、上記実施例では、処理制御を持つ階層構造
のプログラムについて説明を行ったが、このような構造
をとらないプログラムに対しても同様の考え方が適用で
きるのはもちろんである。

また、上記実施例では、シーケンスカウンタをカウント
アツプすることにより説明を行ったが、カウントダウン
することによっても同様の作用をする。

［発明の効果コ 以上のように、この発明によれば、マイクロプログラム
の処理が終了する毎にシーケンスカウンタをカウントア
ツプすると共にマイクロプロセッサの割込入力に定期的
に信号を入れることによってそのシーケンスカウンタを
チェックするようにしたため信頼性の高い暴走防止を行
うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による暴走防止マイクロプ
ログラムのフローチャート、第２図はこの暴走防止マイ
クロプログラムを実行させるための構成図、第３図と第
４図は従来の暴走防止方式を説明するフローチャートと
その構成図、第５図は従来例の永久ループでの暴走状態
を示す説明図である。 図中、（１）はマイクロプロセッサ、（２）はシーケン
スカウンタ、（５）はシーケンスカウンタ用レジスト。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）マイクロプロセッサによる各処理が終了する毎に
   カウントアップまたはダウンするシーケンスカウンタを
   備え、当該マイクロプロセッサに対し一定周期で割込を
   行ってこのシーケンスカウンタの内容を読むことによっ
   て各処理が順次行われていることを検出し、順次行われ
   ていないときは所定の異常処理を行い、マイクロプログ
   ラムの暴走を防止することを特徴とするプログラムの暴
   走防止方式。
2. （２）各処理が終了する毎に実行した処理ナンバーがシ
   ーケンスカウンタ用レジスタに記憶されることを特徴と
   する特許請求の範囲第１項記載のプログラムの暴走防止
   方式。