JPH044616B2 - - Google Patents
Info
- Publication number
- JPH044616B2 JPH044616B2 JP57168912A JP16891282A JPH044616B2 JP H044616 B2 JPH044616 B2 JP H044616B2 JP 57168912 A JP57168912 A JP 57168912A JP 16891282 A JP16891282 A JP 16891282A JP H044616 B2 JPH044616 B2 JP H044616B2
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- error
- address
- read
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 claims description 2
- 230000001902 propagating effect Effects 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 108091047102 miR-4 stem-loop Proteins 0.000 description 5
- 108091049748 miR-4-1 stem-loop Proteins 0.000 description 5
- 108091058497 miR-4-2 stem-loop Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 108091084679 miR-3 stem-loop Proteins 0.000 description 1
- 108091033354 miR-3-1 stem-loop Proteins 0.000 description 1
- 108091058771 miR-3-2 stem-loop Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はマイクロプログラム制御装置、特にマ
イクロプログラムによつてパイプラインを制御す
る装置における、マイクロ命令のエラー検出・訂
正方式に関する。
イクロプログラムによつてパイプラインを制御す
る装置における、マイクロ命令のエラー検出・訂
正方式に関する。
マイクロ命令の信頼性を向上するため、制御記
憶装置のマイクロ命令にエラー検出・訂正コード
(以下ECCコードと称す)を付加することが行な
われている。その場合、ECCコードの解読には
時間がかかるため、読出されたマイクロ命令の実
行とECCチエツクとを並行して行ない、もしエ
ラーが検出された場合にはその命令の実行を打ち
切り、訂正されたマイクロ命令を用いてリトライ
することが行なわれている。
憶装置のマイクロ命令にエラー検出・訂正コード
(以下ECCコードと称す)を付加することが行な
われている。その場合、ECCコードの解読には
時間がかかるため、読出されたマイクロ命令の実
行とECCチエツクとを並行して行ない、もしエ
ラーが検出された場合にはその命令の実行を打ち
切り、訂正されたマイクロ命令を用いてリトライ
することが行なわれている。
一方、パイプライン制御装置をマイクロプログ
ラムで制御する場合にはこのリトライ動作は単純
には行なえず、パイプラインの段数やマイクロプ
ログラムの構成等に応じて所定のステツプ数だけ
戻つてリトライする必要がある。そのため制御記
憶装置が1ビツトの固定障害を生じると、その部
分のマイクロ命令を実行する度に数ステツプのリ
トライとなるため、効率低下を招く。
ラムで制御する場合にはこのリトライ動作は単純
には行なえず、パイプラインの段数やマイクロプ
ログラムの構成等に応じて所定のステツプ数だけ
戻つてリトライする必要がある。そのため制御記
憶装置が1ビツトの固定障害を生じると、その部
分のマイクロ命令を実行する度に数ステツプのリ
トライとなるため、効率低下を招く。
本発明は上記の問題を解決し、固定障害を生じ
ても最小の付加時間でマイクロプログラムの処理
を可能にすることにある。
ても最小の付加時間でマイクロプログラムの処理
を可能にすることにある。
本発明は、制御記憶装置から読出されるマイク
ロ命令を順次実行するのと並行して該読出された
マイクロ命令のエラー検出を行ない、エラー検出
時には当該エラーを生じたマイクロ命令若しくは
該マイクロ命令を含む所定の範囲のマイクロ命令
についてリトライを行なうとともに、該リトライ
時には読出されたマイクロ命令のエラー検出及び
エラー時にはエラー訂正を行なつた後に該マイク
ロ命令を実行するインタロツクモードで動作する
ようにし、かつ上記エラーを生じたマイクロ命令
のアドレスを保持しておき、該制御装置のマイク
ロ命令読出しと並行して該保持したマイクロ命令
のアドレスと以後制御記憶装置のマイクロ命令を
読出すアドレスとの比較処理を行い、一致する
と、その時に該制御記憶装置から読出された該マ
イクロ命令についてインタロツクモードで動作す
るようにしたものである。
ロ命令を順次実行するのと並行して該読出された
マイクロ命令のエラー検出を行ない、エラー検出
時には当該エラーを生じたマイクロ命令若しくは
該マイクロ命令を含む所定の範囲のマイクロ命令
についてリトライを行なうとともに、該リトライ
時には読出されたマイクロ命令のエラー検出及び
エラー時にはエラー訂正を行なつた後に該マイク
ロ命令を実行するインタロツクモードで動作する
ようにし、かつ上記エラーを生じたマイクロ命令
のアドレスを保持しておき、該制御装置のマイク
ロ命令読出しと並行して該保持したマイクロ命令
のアドレスと以後制御記憶装置のマイクロ命令を
読出すアドレスとの比較処理を行い、一致する
と、その時に該制御記憶装置から読出された該マ
イクロ命令についてインタロツクモードで動作す
るようにしたものである。
図は本発明の一実施例ブロツク図であり、1は
機械語命令レジスタ、2は制御記憶アドレスレジ
スタ(CSAR)、3は制御記憶装置(CS)、4は
マイクロ命令レジスタ(MIR)、5はパイプライ
ン制御部、6はアドレス更新回路、7はECC回
路、8はタイミング制御部、9はエラーアドレス
保持レジスタ、10は比較回路、11はクロツク
制御部である。
機械語命令レジスタ、2は制御記憶アドレスレジ
スタ(CSAR)、3は制御記憶装置(CS)、4は
マイクロ命令レジスタ(MIR)、5はパイプライ
ン制御部、6はアドレス更新回路、7はECC回
路、8はタイミング制御部、9はエラーアドレス
保持レジスタ、10は比較回路、11はクロツク
制御部である。
通常は、機械語命令レジスタ1中の命令コード
により定まる初期値がCSAR2にセツトされ、以
下該機械語命令に係る一連のマイクロ命令をCS
から読出すように、アドレス更新回路6にて(若
しくはネクスト・アドレス・方式で)順次マイク
ロ命令アドレスがCSAR2にセツトされる。CS
3から読出されたマイクロ命令は直接MIR4に
セツトされ、パイプライン5の制御に用いられ
る。それと並行してMIR4の内容はECC回路7
でチエツクされる。エラーが無い場合にはMIR
4の内容はパイプライン5中のレジスタを順次伝
播しつつ、各部の制御に用いられる。
により定まる初期値がCSAR2にセツトされ、以
下該機械語命令に係る一連のマイクロ命令をCS
から読出すように、アドレス更新回路6にて(若
しくはネクスト・アドレス・方式で)順次マイク
ロ命令アドレスがCSAR2にセツトされる。CS
3から読出されたマイクロ命令は直接MIR4に
セツトされ、パイプライン5の制御に用いられ
る。それと並行してMIR4の内容はECC回路7
でチエツクされる。エラーが無い場合にはMIR
4の内容はパイプライン5中のレジスタを順次伝
播しつつ、各部の制御に用いられる。
ここでECC回路7にてエラーが検出されると
直ちに処理は中断され、リトライ動作に入る。リ
トライは当該機械語命令に係る一連のマイクロ命
令の最初から行なわれる。これは、エラー検出さ
れる前までのマイクロ命令はパイプライン5の途
中まで実行されているので、該エラーを生じたマ
イクロ命令のみをリトライするわけには行かない
ためである。またリトライ時には、クロツク制御
部11を制御してインタロックモードで動作す
る。インタロックモードとは、MIR4に読出さ
れたマイクロ命令をECチエツクし、もしエラー
があれば訂正してMIR4に書き直した後に
CSAR2、CS3、MIR4及びパイプライン5の
クロツクを1サイクル進めるようにするモードで
ある。当該機械語命令をこのようなインタロック
モードで処理した後、次の機械語命令がIRIにセ
ツトされた以後は、通常のとおりマイクロ命令の
実行はECCチエツクと並行して行なわれる。
直ちに処理は中断され、リトライ動作に入る。リ
トライは当該機械語命令に係る一連のマイクロ命
令の最初から行なわれる。これは、エラー検出さ
れる前までのマイクロ命令はパイプライン5の途
中まで実行されているので、該エラーを生じたマ
イクロ命令のみをリトライするわけには行かない
ためである。またリトライ時には、クロツク制御
部11を制御してインタロックモードで動作す
る。インタロックモードとは、MIR4に読出さ
れたマイクロ命令をECチエツクし、もしエラー
があれば訂正してMIR4に書き直した後に
CSAR2、CS3、MIR4及びパイプライン5の
クロツクを1サイクル進めるようにするモードで
ある。当該機械語命令をこのようなインタロック
モードで処理した後、次の機械語命令がIRIにセ
ツトされた以後は、通常のとおりマイクロ命令の
実行はECCチエツクと並行して行なわれる。
さらに本発明ではエラーが検出された場合、そ
のマイクロ命令のアドレスをエラーアドレス保持
レジスタ9に保持する。保持されたアドレスは常
時CSAR2の内容と比較回路10にて比較され、
もし一致がとれると、そのマイクロ命令のみはイ
ンタロックモードで実行するよう、クロツク制御
部11を制御する。
のマイクロ命令のアドレスをエラーアドレス保持
レジスタ9に保持する。保持されたアドレスは常
時CSAR2の内容と比較回路10にて比較され、
もし一致がとれると、そのマイクロ命令のみはイ
ンタロックモードで実行するよう、クロツク制御
部11を制御する。
以下の如く動作するため、初めてエラーを生じ
た命令においてはリトライのために数ステツプ戻
ることが生じるが、2度目からはリトライするこ
となくインタロックモードにするのみで、パイプ
ラインの流れをくずすことなく処理をすすめるこ
とができる。その場合インタロックモードにされ
るのはエラーを生じたマイクロ命令のみであるの
で、時間増分はECC回路による遅れ1回分のみ
で済む。
た命令においてはリトライのために数ステツプ戻
ることが生じるが、2度目からはリトライするこ
となくインタロックモードにするのみで、パイプ
ラインの流れをくずすことなく処理をすすめるこ
とができる。その場合インタロックモードにされ
るのはエラーを生じたマイクロ命令のみであるの
で、時間増分はECC回路による遅れ1回分のみ
で済む。
尚、アドレス保持レジスタ9は複数個のアドレ
スを保持するようにし、比較回路10も複数設け
て並列に比較し、いずれか1つでも一致すればイ
ンタロックモードにするようにしてもよい。
スを保持するようにし、比較回路10も複数設け
て並列に比較し、いずれか1つでも一致すればイ
ンタロックモードにするようにしてもよい。
またECC回路7でエラーが検出された時点で
は、CSAR2の内容は既に次のマイクロ命令のア
ドレスを指すように先行制御する場合には、前回
のCSアドレスを保持するレジスタを設ける等す
ればよいことは明らかである。
は、CSAR2の内容は既に次のマイクロ命令のア
ドレスを指すように先行制御する場合には、前回
のCSアドレスを保持するレジスタを設ける等す
ればよいことは明らかである。
図は本発明の一実施例ブロツク図であり、1は
機械語命令レジスタ、2は制御記憶アドレスレジ
スタ(CSAR)、3は制御記憶装置(CS)、4は
マイクロ命令レジスタ(MIR)、5はパイプライ
ン制御部、6はアドレス更新回路、7はECC回
路、8はタイミング制御部、9はエラーアドレス
保持レジスタ、10は比較回路、11はクロツク
制御回路である。
機械語命令レジスタ、2は制御記憶アドレスレジ
スタ(CSAR)、3は制御記憶装置(CS)、4は
マイクロ命令レジスタ(MIR)、5はパイプライ
ン制御部、6はアドレス更新回路、7はECC回
路、8はタイミング制御部、9はエラーアドレス
保持レジスタ、10は比較回路、11はクロツク
制御回路である。
Claims (1)
- 1 機械語命令によつて定まるアドレスを最初の
アドレスとし、前記アドレス以降のアドレスで似
て制御記憶装置から読み出される複数のマイクロ
命令をパイプライン内のレジスタを順次伝播せし
めてパイプライン内の各ステートの制御に用い、
且つ前記読み出された命令を前記パイプライン内
のレジスタに順次伝播せしめるのと並列して該読
み出されたマイクロ命令のエラー検出を行い、あ
るマイクロ命令の最初のエラー検出時には当該エ
ラーを生じたマイクロ命令が定められた前記機械
語命令に係わる一連のマイクロ命令の最初のマイ
クロ命令からリトライを行ない、前記一連のマイ
クロ命令のリトライ時には読み出されたマイクロ
命令のエラー検出を行い、エラーがあつた場合は
エラー訂正を行つた後にパイプラインのクロツク
を進め該マイクロ命令をパイプライン内のレジス
タに投入するインターロツクモードで動作するよ
うにし、且つ前記エラーが生じたマイクロ命令の
アドレスを保持しておき、以後、該制御装置のマ
イクロ命令読み出しと並行して該保持したマイク
ロ命令のアドレスと制御記憶装置のマイクロ命令
を読み出すアドレスとの比較処理を行い、一致す
ると、その時に該制御記憶装置から読み出された
該マイクロ命令についてのみインターロツクモー
ドで動作するようにしたことを特徴とするマイク
ロプログラム制御装置のエラー処理方式。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57168912A JPS5958547A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラム制御装置のエラ−処理方式 |
US06/534,134 US4566103A (en) | 1982-09-28 | 1983-09-20 | Method for recovering from error in a microprogram-controlled unit |
CA000437131A CA1200909A (en) | 1982-09-28 | 1983-09-20 | Method for recovering from error in a microprogram- controlled unit |
AU19559/83A AU540151B2 (en) | 1982-09-28 | 1983-09-26 | Error recovery in micro-program controlled unit |
ES525977A ES525977A0 (es) | 1982-09-28 | 1983-09-27 | Un metodo para recuperar desde un error en una unidad controlada por microprograma |
BR8305314A BR8305314A (pt) | 1982-09-28 | 1983-09-27 | Processo para recuperacao de um erro em uma unidade controlada por microprograma |
DE8383305828T DE3377820D1 (en) | 1982-09-28 | 1983-09-28 | Method for recovering from error in a microprogram-controlled unit |
EP83305828A EP0105710B1 (en) | 1982-09-28 | 1983-09-28 | Method for recovering from error in a microprogram-controlled unit |
KR1019830004555A KR860001476B1 (ko) | 1982-09-28 | 1983-09-28 | 마이크로 프로그램 제어장치의 에러로부터 회복하는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57168912A JPS5958547A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラム制御装置のエラ−処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5958547A JPS5958547A (ja) | 1984-04-04 |
JPH044616B2 true JPH044616B2 (ja) | 1992-01-28 |
Family
ID=15876862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57168912A Granted JPS5958547A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラム制御装置のエラ−処理方式 |
Country Status (9)
Country | Link |
---|---|
US (1) | US4566103A (ja) |
EP (1) | EP0105710B1 (ja) |
JP (1) | JPS5958547A (ja) |
KR (1) | KR860001476B1 (ja) |
AU (1) | AU540151B2 (ja) |
BR (1) | BR8305314A (ja) |
CA (1) | CA1200909A (ja) |
DE (1) | DE3377820D1 (ja) |
ES (1) | ES525977A0 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4727659B2 (ja) * | 2004-05-14 | 2011-07-20 | パイルプロ リミテッド ライアビリティー カンパニー | シートパイルを支持要素に接続するための独特な断面輪郭の連結要素と、そのような連結要素を使用した連結シートパイル壁 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60214043A (ja) * | 1984-04-09 | 1985-10-26 | Fujitsu Ltd | パイプライン制御回路 |
BR8503913A (pt) * | 1984-08-18 | 1986-05-27 | Fujitsu Ltd | Sistema e processo de recuperacao de erros em um processador de dados do tipo de canalizacao tendo um dispositivo de memoria de controle e processo de recuperacao de erros em um processador de dados do tipo de canalizacao |
US4641305A (en) * | 1984-10-19 | 1987-02-03 | Honeywell Information Systems Inc. | Control store memory read error resiliency method and apparatus |
US4751639A (en) * | 1985-06-24 | 1988-06-14 | Ncr Corporation | Virtual command rollback in a fault tolerant data processing system |
DE3678893D1 (de) * | 1985-10-03 | 1991-05-29 | Mitsubishi Electric Corp | Rechnerprogrammdebugsystem. |
JPS62204345A (ja) * | 1986-03-05 | 1987-09-09 | Oki Electric Ind Co Ltd | マイクロコンピユ−タ |
JPS6324428A (ja) * | 1986-07-17 | 1988-02-01 | Mitsubishi Electric Corp | キヤツシユメモリ |
FR2602891B1 (fr) * | 1986-08-18 | 1990-12-07 | Nec Corp | Systeme de correction d'erreur d'un systeme a multiprocesseurs pour corriger une erreur dans un processeur en mettant le processeur en condition de controle apres achevement du redemarrage du microprogramme a partir d'un point de reprise |
US4821228A (en) * | 1986-12-24 | 1989-04-11 | Hewlett-Packard Company | Method and apparatus for computation stack recovery in a calculator |
US4855947A (en) * | 1987-05-27 | 1989-08-08 | Amdahl Corporation | Microprogrammable pipeline interlocks based on the validity of pipeline states |
US5210758A (en) * | 1988-06-13 | 1993-05-11 | Unisys Corporation | Means and method for detecting and correcting microinstruction errors |
EP0365322A3 (en) * | 1988-10-19 | 1991-11-27 | Hewlett-Packard Company | Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths |
US5398265A (en) * | 1988-11-10 | 1995-03-14 | Hughes Aircraft Company | Computer subsystem reset by address dependent RC discharge |
JP3055999B2 (ja) * | 1992-03-16 | 2000-06-26 | 日本電気株式会社 | マイクロプログラム制御装置群 |
EP0596144A1 (en) * | 1992-10-07 | 1994-05-11 | International Business Machines Corporation | Hierarchical memory system for microcode and means for correcting errors in the microcode |
US20030088758A1 (en) * | 2001-11-08 | 2003-05-08 | Matthew Becker | Methods and systems for determining valid microprocessor instructions |
US7383464B2 (en) * | 2003-12-08 | 2008-06-03 | International Business Machines Corporation | Non-inline transaction error correction |
DE102005041469A1 (de) * | 2005-09-01 | 2007-03-15 | Robert Bosch Gmbh | Datenverarbeitungssystem |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54146548A (en) * | 1978-05-09 | 1979-11-15 | Nec Corp | Microprogram control unit |
JPS5595152A (en) * | 1979-01-12 | 1980-07-19 | Hitachi Ltd | Microinstruction execution control system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1315673A (en) * | 1970-06-12 | 1973-05-02 | Robotron Veb K | Digital computer installations |
US3736566A (en) * | 1971-08-18 | 1973-05-29 | Ibm | Central processing unit with hardware controlled checkpoint and retry facilities |
US4058851A (en) * | 1976-10-18 | 1977-11-15 | Sperry Rand Corporation | Conditional bypass of error correction for dual memory access time selection |
US4231089A (en) * | 1978-12-15 | 1980-10-28 | Digital Equipment Corporation | Data processing system with apparatus for correcting microinstruction errors |
US4319356A (en) * | 1979-12-19 | 1982-03-09 | Ncr Corporation | Self-correcting memory system |
JPS6053339B2 (ja) * | 1980-10-09 | 1985-11-25 | 日本電気株式会社 | 論理装置のエラ−回復方式 |
-
1982
- 1982-09-28 JP JP57168912A patent/JPS5958547A/ja active Granted
-
1983
- 1983-09-20 CA CA000437131A patent/CA1200909A/en not_active Expired
- 1983-09-20 US US06/534,134 patent/US4566103A/en not_active Expired - Lifetime
- 1983-09-26 AU AU19559/83A patent/AU540151B2/en not_active Ceased
- 1983-09-27 ES ES525977A patent/ES525977A0/es active Granted
- 1983-09-27 BR BR8305314A patent/BR8305314A/pt not_active IP Right Cessation
- 1983-09-28 KR KR1019830004555A patent/KR860001476B1/ko not_active IP Right Cessation
- 1983-09-28 DE DE8383305828T patent/DE3377820D1/de not_active Expired
- 1983-09-28 EP EP83305828A patent/EP0105710B1/en not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54146548A (en) * | 1978-05-09 | 1979-11-15 | Nec Corp | Microprogram control unit |
JPS5595152A (en) * | 1979-01-12 | 1980-07-19 | Hitachi Ltd | Microinstruction execution control system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4727659B2 (ja) * | 2004-05-14 | 2011-07-20 | パイルプロ リミテッド ライアビリティー カンパニー | シートパイルを支持要素に接続するための独特な断面輪郭の連結要素と、そのような連結要素を使用した連結シートパイル壁 |
Also Published As
Publication number | Publication date |
---|---|
JPS5958547A (ja) | 1984-04-04 |
ES8405973A1 (es) | 1984-06-16 |
EP0105710A2 (en) | 1984-04-18 |
AU1955983A (en) | 1984-04-05 |
ES525977A0 (es) | 1984-06-16 |
US4566103A (en) | 1986-01-21 |
AU540151B2 (en) | 1984-11-01 |
KR860001476B1 (ko) | 1986-09-26 |
DE3377820D1 (en) | 1988-09-29 |
BR8305314A (pt) | 1984-05-08 |
EP0105710A3 (en) | 1986-09-03 |
EP0105710B1 (en) | 1988-08-24 |
KR840006091A (ko) | 1984-11-21 |
CA1200909A (en) | 1986-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH044616B2 (ja) | ||
US4701915A (en) | Error recovery system in a data processor having a control storage | |
US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
EP0365322A2 (en) | Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths | |
US6553512B1 (en) | Method and apparatus for resolving CPU deadlocks | |
US5386549A (en) | Error recovery system for recovering errors that occur in control store in a computer system employing pipeline architecture | |
JP2004038541A (ja) | メモリチェックシステムおよびメモリチェック方法、信号処理装置および信号処理装置のメモリチェック方法、ならびに、メモリチェックプログラム | |
JPH0147818B2 (ja) | ||
JPS6158041A (ja) | マイクロ命令実行制御方式 | |
EP0655686B1 (en) | Retry control method and device for control processor | |
JPH02141833A (ja) | 情報処理装置 | |
JPS59121540A (ja) | 演算制御方式 | |
JPS6256544B2 (ja) | ||
JPH01147636A (ja) | 障害発生時の処理再試行方式 | |
JPS63142449A (ja) | 制御メモリに対するパトロ−ルチエツク方式 | |
JP2665039B2 (ja) | マイクロプログラム制御装置 | |
JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
JPS5968060A (ja) | 制御メモリの再試行方式 | |
JPS63231537A (ja) | 障害処理方式 | |
JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
JPS6012656B2 (ja) | リトライ制御方式 | |
JPS60214045A (ja) | エラ−検出方式 | |
JPS59218555A (ja) | マイクロプログラム制御装置 | |
JPS63316138A (ja) | 情報処理装置 | |
JPS63265337A (ja) | プロセツサ装置の障害検出回路 |