JPH01310422A - マイクロコンピュータのリセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータ（以下、マイコンと
も呼称する）に関し、特にマイクロコンピュータのリセ
ット回路に関するものである。

〔従来の技術〕

従来、マイクロコンピュータにおいては、いわゆるウォ
ッチドッグタイマを用いてソフトウェアの暴走やハード
ウェアの異常等を検出することが行われている。これは
、マイコンの動作が正常であれば、そのことを示すパル
ス（ウォッチドッグパルス）Ｗを所定周期で出力し、こ
れによってタイマ（ウォッチドッグタイマ）をその所定
周期毎にリセットし、このウォッチドッグパルスＷが欠
落するかまたは周期が所定値を超えると、ウォッチドッ
グタイマがタイムアツプすることによりマイコンにリセ
ット信号を出力して、マイコンにリセット／再起動、あ
るいは警報出力等、リセット割込みによる所定の動作（
例外処理）を行わせるようにしたものである。

上記のようなマイクロコンピュータにおいては、第４図
（ａ）に示すように、ウォッチドッグパルスＷを監視す
るウォッチドッグタイマ回路４１からのリセット信号は
、電源オン時にリセット信号を出力し、また電源電圧異
常時にリセット信号を出力する機能を合わせ持つパワー
オンリセット回路４２のリセット信号出力とワイヤード
オア接続されてマイコンＣＰ　Ｕ　）　４０のｋＥｓＥ
Ｔ入力端子に入力されるか、または第４図（ト）に示す
ように、ＣＰＵ４０の■百入力端子に入力されるパワー
オンリセ・ノド回路４２リセット信号出力と分離して、
ＮＭＩ　　（マスク不能割込み）入力端子に入力される
。

〔発明が解決しようとする課題〕

上記のようなウォッチドッグタイマ回路を有するマイク
ロコンピュータにあって、ウォッチドッグタイマ回路の
故障発生率は必ずしも低（ないのにかかわらず、ウォッ
チドッグタイマ回路の故障検知は今までなされていなか
った。このようにウォッチドッグタイマ回路に故障が発
生しても検知されないとすると、他の回路で故障が発生
したり、あるいはノイズ等でマイコンが暴走した時等、
そのマイコンを用いたシステムにとって不具合な出力が
長時間出力される事態を招く危険性がある。

そのため、ウォッチドッグタイマ回路の故障検知は極め
て望ましいが、上記の第４図（ａ）に示すようなウォッ
チドッグタイマ回路４１のリセット信号ヲハワーオンリ
セット回路４２の出力と共にワイヤードオア接続して、
マイコン４０のＫＥＳＥＴ　入力端子に入力するリセッ
ト回路では、ウォッチドッグタイマ回路４１の故障検出
は不可能である。

即ち、第４図（（至）の回路では、ウォッチドッグタイ
マ回路４１の故障検出を行うために、例えばウォッチド
ッグタイマ回路４１に異常なウォッチドッグパルスまた
はテスト信号を入力する等により強制的にリセット信号
を出力させると、ＣＰＵ４０にリセットが掛かり、内部
の初期化が行われるため、ウォッチドッグタイマ回路４
１の故障検出はできなくなる。

また、この回路ではウォッチドッグタイマ回路４１から
のリセット信号と他の回路からのリセット信号との識別
が不可能である。

他方、第４図（ハ）の回路では、ウォッチドッグタイマ
回路４１の故障検出は可能であるが、ＮＭＩ動作はマイ
クロプログラムレベルの暴走の場合、割込みが効かない
場合もあり得るし、さらには、ＮＭＩ動作は一般的にマ
イコン内部のノ＼−ドウエアを完全にはリセットしない
ため、ＮＭＩ動作の直後にマイコンが異常出力をしてし
まうことがあり得る等の問題がある。

この発明は、上記の事情に鑑みなされたもので、その目
的は、ウォッチドッグタイマ回路の故障検出が可能でマ
イクロコンピュータの信頼性を向上させ得るマイクロコ
ンピュータのリセット回路を提供することにある。

〔課題を解決するための手段〕

上記目的達成のため、この発明は、ウォッチドッグタイ
マ回路を有するマイクロコンピュータのリセット回路に
おいて、互いに相異なる割込みベクトルが割り当てられ
たリセット割込み用の２つのリセット入力信号線を設け
、これら２つのリセット入力信号線にウォッチドッグタ
イマ回路のリセット信号出力とウォッチドッグタイマ回
路以外のリセット信号出力をそれぞれ互いに独立に入力
するようにしたものである。

なお、ウォッチドッグタイマ回路はマイクロコンピュー
タに内蔵されたものでも外付けされたものでも良い。

〔作用〕

上記の構成を有するこの発明のマイクロコンピュータの
リセット回路にあって、ウォッチドッグタイマ回路から
のリセット信号はウォッチドッグタイマ回路以外の回路
からのリセット信号と異なるリセット入力信号線に入力
されるので、ウォッチドッグタイマ回路からのリセット
信号と他の回路からのリセット信号とを識別することが
できる。

この場合、ウォッチドッグタイマ回路用のリセット入力
信号線には他の回路用のリセット入力信号線とは異なる
割込みベクトルが与えられており、ウォッチドッグタイ
マ回路からリセット信号が入力されると、そのベクトル
へのジャンプによって独特のリセット割込み処理が実行
される。また、どちらのリセット入力信号線にリセット
信号が入力されてもマイコン内部が初期化されるので、
ＮＭ■入力端子にリセット信号を入力する場合のように
、暴走の種類次第で割込みが効かないというような事態
は解消される。

ウォッチドッグタイマ回路の故障検出を行うには、例え
ば電源オン時、パワーオンリセットが解除された後のイ
ニシャルチエツク時にマイコンの指定されたボートから
異常なウオッチド・ノグバルス信号をウォッチドッグタ
イマ回路へ入力し、ウォッチドッグタイマ回路からマイ
コンのウォッチドッグタイマ回路用のリセット入力信号
線へリセ・ノド信号を強制的に入力させ、マイコンがリ
セ・ノドされるかどうかをチエツクする。このリセ・ノ
ド入力によってマイコン内部は初期化され、レジスタ類
がクリアされると共に、所定のベクトルへのジャンプが
行われ、そのベクトルの命令が実行される。

〔実施例〕

以下、この発明によるマイクロコンピュータのリセット
回路の一実施例について第１図乃至第３図を参照しつつ
説明する。

第１図はこの発明のマイクロコンピュータノリセット回
路を組み込んだマイコンシステムの一実施例を示し、図
示実施例のシステムは、マイクロコンピュータ（ＣＰＵ
）１口、電源オン時にリセッ！・信号を出力し、また電
源電圧を常時監視１７て電源電圧異常時にはリセット信
号を出力する機能を合わせ持つパワーオンリセット回路
ＩＬ　ＣＰＵＩＱのウォッチドッグパルスＷを監視して
、その異常検出時にリセット信号を出力するウォッチド
ッグタイマ回路１２、プログラム記憶用のＲＯＭ（リー
ドオンリーメモリ）１３、データ記憶用のＲＡＭ（ラン
ダムアクセスメモリ）１４、各種センサや制御対象機器
に接続されたｌ１０（入出力）インターフェース１５等
で構成されている。

ウォッチドッグタイマ回路のリセット信号出力は、ベク
トルＯが割り当てられたパワーオンリセット回路１１の
リセット入力端子１ｊＥｓＥＴ（ｌとは別個に設けられ
、割込みベクトル１が割り当てられたリセット入力端子
１２ＥＳＥＴｌに接続されている。

この実施例のマイコンシステムは、まず電源オンによっ
てパワーオンリセット回路１１からのリセット信号出力
によりＮＥＳＥＴｏ　（第３図のフローチャートのステ
ップ３００）の割込みが行われ、ベクトルＯの命令によ
りτ。（第２図）においてマイフンが初期設定され、立
ち上がる。次に、マイコンの特定のボート（例えばボー
トＷ）が設定され（ステップ３旧　）、ウォッチドッグ
タイマをリセットするためのウォッチドッグパルスＷが
ウォッチドッグタイマ回路１２へ出力される（τ１　）
。

次に、ＣＰｔＪｌ［１側でプログラムによりウォッチド
ッグパルスＷを上記タイムアツプ時間を以上に亘って出
力しないことによって、つまり第２図のτ２のタイミン
グでのウォッチドッグパルスＷを禁止することでウォッ
チドッグタイマ回路１２が正常であれば、ウォッチドッ
グタイマ回路１２のリセット信号がＣＰＵｌ０の！！Ｅ
ＳＥＴＩの入力端子に出力され（τ３）、割込みベクト
ル１の処理を実行しくτ４　；ステップ３０４）、イニ
シャルチエツクルーチンが実行される（ステップ３０５
）。一方、ステップ３０２から上記タイムアツプ時間ｔ
を経過してもウォッチドッグタイマ回路Ｉ２よりＣＰＵ
ｌ０の１ｊＥｓＥＴＩにリセット信号が入力されないと
、ＣＰＵｌ０はウォッチドッグタイマ回路１２の機能が
異常と判定して、システムダウンモードに入る（ステッ
プ３０３）。

上記ステップ３０５のイニシャルチエツクでウォッチド
ッグタイマ回路１２以外の部分に異常があれば、やはり
システムダウンモードに入る（ステップ３０８）。この
イニシャルチエツクで異常がなければ、τ５において通
常制御のルーチンへ移行する（ステップ３０７）。この
通常制御ルーチンの実行中、ＣＰＵｌ０は、常時ウォッ
チドッグタイマ回路１２からのリセット信号出力の有無
を監視し、例えばτ６においてマイフン側の何等かの異
常によりウォッチドッグパルスＷが異常となり、ＩｊＥ
Ｓ　ＥＴ　ｌにリセット信号が入力されると（τ７）、
割込みベクトルｌの処理を再び行う（ステップ３０４）
。

〔発明の効果〕

以上説明したように、この発明のマイクロコンピュータ
のリセット回路は、ウォッチドッグタイマ回路のリセッ
ト信号用のリセット入力信号線をその他の回路用のリセ
ット入力信号線と別個に設け、それぞれ互いに異なる割
込みベクトルを割り当てたため、このように僅かの回路
及びソフトウェアの追加するだけで、ウォッチドッグタ
イマ回路の故障検出が可能となり、マイクロコンピュー
タあるいはマイコンシステムの信頼性向上に少なからず
貢献し得る。

【図面の簡単な説明】

第１図はこの発明によるマイクロコンピュータのリセッ
ト回路を適用したマイクロコンピュータシステムの一実
施例のブロック図、第２図及び第３図はそれぞれこの実
施例の動作を説明するためのタイミング図及びフローチ
ャート、第４図（ａ）及び（ハ）はそれぞれ従来技術に
よるマイクロコンピュータのリセット回路の一例を示す
ブロック図である。 ｌＯ・・・・マイクロコンピュータ（ｃｐｕ）、１１・
・・・パワーオンリセット回路、１２・・・・ウォッチ
ドッグタイマ回路、Ｗ・・・・ウォッチドッグパルス、 ＮＥＳＥＴＯ，ＩｊＥＳＥＴｌ・・リセット入力端子。 第３図 第４図（ａ） （ｂ）

Claims (3)

【特許請求の範囲】
1. （１）マイクロコンピュータのリセット回路において、
   互いに相異なる割込みベクトルが割り当てられたリセッ
   ト割込み用の２つのリセット入力信号線を設け、これら
   ２つのリセット入力信号線にウォッチドッグタイマ回路
   のリセット信号出力とウォッチドッグタイマ回路以外の
   リセット信号出力をそれぞれ互いに独立に入力するよう
   にしたことを特徴とするマイクロコンピュータのリセッ
   ト回路。
2. （２）ウォッチドッグタイマ回路をマイクロコンピュー
   タ内部に有することを特徴とする請求項１記載のマイク
   ロコンピュータのリセット回路。
3. （３）ウォッチドッグタイマ回路をマイクロコンピュー
   タに外付けしたことを特徴とする請求項１記載のマイク
   ロコンピュータのリセット回路。