JPS6252647A - マイクロプロセツサの暴走監視システム - Google Patents
マイクロプロセツサの暴走監視システムInfo
- Publication number
- JPS6252647A JPS6252647A JP60192547A JP19254785A JPS6252647A JP S6252647 A JPS6252647 A JP S6252647A JP 60192547 A JP60192547 A JP 60192547A JP 19254785 A JP19254785 A JP 19254785A JP S6252647 A JPS6252647 A JP S6252647A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- routine
- watch dog
- pulse
- watchdog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明はマイクロプロセッサの暴走監視システムに関
し、特にウォッチドッグを用いた暴走監視システムに関
する。
し、特にウォッチドッグを用いた暴走監視システムに関
する。
［従来技術とその問題点］
従来、マイクロプロセッサ等を用いたＣ Ｐ Ｕの異常
検出方法としては、ウォッチドッグ回路による方法、プ
ログラムメモリと、ファンクションレジスタを比較する
方法等が提案されている。そして前者のウォッチドッグ
パルスを用いる方法としては、異常検出時のウォッチド
ッグ出力をＣＰＵリセット端子に入力することにより、
ＣＰＵを初期状態にもどす方法、ウォッチドッグ出力に
バッファを設け、ノイズによる誤動作を防ぐ方法が提案
されている。第６図は従来の一般的なウォッチドッグ回
路のブロック図であり第７図は、その詳細回路図である
。ｌはＤ−ＴＹＰＥフリップフロップ、２．３はモノス
テーブル・マルチバイブレーク−（以下モノマルチとい
う）であり、以下に動作を説明する。
検出方法としては、ウォッチドッグ回路による方法、プ
ログラムメモリと、ファンクションレジスタを比較する
方法等が提案されている。そして前者のウォッチドッグ
パルスを用いる方法としては、異常検出時のウォッチド
ッグ出力をＣＰＵリセット端子に入力することにより、
ＣＰＵを初期状態にもどす方法、ウォッチドッグ出力に
バッファを設け、ノイズによる誤動作を防ぐ方法が提案
されている。第６図は従来の一般的なウォッチドッグ回
路のブロック図であり第７図は、その詳細回路図である
。ｌはＤ−ＴＹＰＥフリップフロップ、２．３はモノス
テーブル・マルチバイブレーク−（以下モノマルチとい
う）であり、以下に動作を説明する。
電源投入時、フリップフロップ１のζ出力は“■４”で
あり、モノマルチ３のＡ入力には“Ｈ”が入り、モノマ
ルチ３のζ出力は“Ｈ”が出力され、ＡＮＤゲート４に
入力され、これにより、パワ−０ＮＲＥＳＥＴ回路５の
出力が有効となる。パワー０ＮＲＥＳＥＴ後、フリップ
フロップ１の面入力には“■（”が入り、マイコンＩＯ
からのウォッチドッグパルスが有効となり、ウォッチド
ッグパルスの立上りでモノマルチ２のζ出力は“Ｌ“と
なりオアゲート５に印加される。モノマルチ３のλ入力
は、モノマルチ２のＱ出力に依存する。要約するとフリ
ップフロップｌは、パワーＯＮリセット時、及びマイコ
ンＩＯのイニシャル処理時、モノマルチＣ３を動作させ
ない。モノマルチ２は、τλ力へのウォッチドッグパル
スの立下りで、Ｑ出力より、１ノヨツ！・の“Ｈ”パル
スが出る。このパルスが立下る迄に、再び八人力より立
下りパルスか入るとＱ出力からは常に“■］”が出力さ
れる。この１ノヨツトの“Ｈ″パルス時間はＲ＋ 、
Ｃ＋の値により設定する。
あり、モノマルチ３のＡ入力には“Ｈ”が入り、モノマ
ルチ３のζ出力は“Ｈ”が出力され、ＡＮＤゲート４に
入力され、これにより、パワ−０ＮＲＥＳＥＴ回路５の
出力が有効となる。パワー０ＮＲＥＳＥＴ後、フリップ
フロップ１の面入力には“■（”が入り、マイコンＩＯ
からのウォッチドッグパルスが有効となり、ウォッチド
ッグパルスの立上りでモノマルチ２のζ出力は“Ｌ“と
なりオアゲート５に印加される。モノマルチ３のλ入力
は、モノマルチ２のＱ出力に依存する。要約するとフリ
ップフロップｌは、パワーＯＮリセット時、及びマイコ
ンＩＯのイニシャル処理時、モノマルチＣ３を動作させ
ない。モノマルチ２は、τλ力へのウォッチドッグパル
スの立下りで、Ｑ出力より、１ノヨツ！・の“Ｈ”パル
スが出る。このパルスが立下る迄に、再び八人力より立
下りパルスか入るとＱ出力からは常に“■］”が出力さ
れる。この１ノヨツトの“Ｈ″パルス時間はＲ＋ 、
Ｃ＋の値により設定する。
さて、モノマルチ２の八人力に、１１．、Ｃ，で設定さ
れる時間以上の開立下りパルスが入らなくなると、Ｑ出
力は“Ｌ”の安定状態になり、モノマルチ３の八人力に
“［７”が入力され、これによりモノマルチ３のσ出力
からは、Ｒ２，ｃｔで設定される時間“Ｌ”が出力され
、ＣＰＵｌ０にリセットがかかる。
れる時間以上の開立下りパルスが入らなくなると、Ｑ出
力は“Ｌ”の安定状態になり、モノマルチ３の八人力に
“［７”が入力され、これによりモノマルチ３のσ出力
からは、Ｒ２，ｃｔで設定される時間“Ｌ”が出力され
、ＣＰＵｌ０にリセットがかかる。
」二連の従来のウォッチドッグによる暴走検出方法は、
プログラム上で所定のルーチンを走らなくなった時、必
然的に、ウォッチドッグパルスを発生させるルーチンを
通らなくなるため、結果として、つオヅヂドッグパルス
が停止することにより、動作するものである。しかしな
がら、プログラム暴走には様々な状態があり、特定サブ
ルーチン内でのみ異常な流れをするが、全体としては正
常な流れを示してウォッチドッグパルスは発生ずるモー
ドもある。この様なモードでは上述のような従来のウォ
ッチドッグ回路では、ＣＰ Ｕ Ｉ−０にリセットがか
からず、暴走監視をすることができない。
プログラム上で所定のルーチンを走らなくなった時、必
然的に、ウォッチドッグパルスを発生させるルーチンを
通らなくなるため、結果として、つオヅヂドッグパルス
が停止することにより、動作するものである。しかしな
がら、プログラム暴走には様々な状態があり、特定サブ
ルーチン内でのみ異常な流れをするが、全体としては正
常な流れを示してウォッチドッグパルスは発生ずるモー
ドもある。この様なモードでは上述のような従来のウォ
ッチドッグ回路では、ＣＰ Ｕ Ｉ−０にリセットがか
からず、暴走監視をすることができない。
［発明の解決すべき課題］
本発明はこの様な欠点を改善して、ウォッチドッグパル
スの有無に係らずシステムの暴走を監視できるウォッチ
ドッグ機能を備えた監視システムを提供するものである
。
スの有無に係らずシステムの暴走を監視できるウォッチ
ドッグ機能を備えた監視システムを提供するものである
。
［問題を解決する手段］
この発明の監視システムはＣＰＵから生じるウォッチド
ッグパルスによってＣＰＵの暴走を監視するシステムに
おいて、メモリアクセス時に読み出されるデータが異常
な場合ウォッチドッグパルスを強制的にオフとすること
を特徴とする。
ッグパルスによってＣＰＵの暴走を監視するシステムに
おいて、メモリアクセス時に読み出されるデータが異常
な場合ウォッチドッグパルスを強制的にオフとすること
を特徴とする。
［実施例コ
以下に実施例を示す。第１図はタイマー割込をａするプ
ログラム処理フローチャートであり、回路構成は第２図
のものと同じである。
ログラム処理フローチャートであり、回路構成は第２図
のものと同じである。
ＣＰＵｌ０リセツト後ステツプＳ１で初期処理を行い、
ステップＳ２で内部タイマー割込を許可する。この時、
内部タイマーＴを設定する。タイマー割込がかかると、
割込ルーチンに入り、ルーチンカウントを、インクリメ
ント（＋Ｉ）ｌ、、ステップＳ９の割込サブルーチン３
を処理し、メインルーチンにもどる一方、メインルーチ
ンは、その初期にステップＳ３でボートの入出力処理を
一括して行うザブルーチン、以下サブルーチン１．２と
処理して行く。ジョブの最後にステップＳ６のウォッチ
ドッグサブルーチンを通り、この時、ウォッチドッグパ
ルスを制御する。そして、ルーチンカウントジャッジに
入りルーチンカウントが４になれば、再度ボート入出力
処理に戻り、そうでない時は、待機する。ここでは１ル
ーチンは４Ｔ時間に設定されていることになる。例えば
、Ｔ ＝ ２ ｍ５ｅａならメインルーチンは８ ｍ５
ｅｃでループすることになる。
ステップＳ２で内部タイマー割込を許可する。この時、
内部タイマーＴを設定する。タイマー割込がかかると、
割込ルーチンに入り、ルーチンカウントを、インクリメ
ント（＋Ｉ）ｌ、、ステップＳ９の割込サブルーチン３
を処理し、メインルーチンにもどる一方、メインルーチ
ンは、その初期にステップＳ３でボートの入出力処理を
一括して行うザブルーチン、以下サブルーチン１．２と
処理して行く。ジョブの最後にステップＳ６のウォッチ
ドッグサブルーチンを通り、この時、ウォッチドッグパ
ルスを制御する。そして、ルーチンカウントジャッジに
入りルーチンカウントが４になれば、再度ボート入出力
処理に戻り、そうでない時は、待機する。ここでは１ル
ーチンは４Ｔ時間に設定されていることになる。例えば
、Ｔ ＝ ２ ｍ５ｅａならメインルーチンは８ ｍ５
ｅｃでループすることになる。
この様な構成を持つプログラム（例えば複写機の制御）
では、各負荷（例えば、モータ、クラッチ）の動作時間
を、メインルーチンの１ル一ヂン通過時間で計測してい
るため、ｌルーチンの時間が狂うと、結果として異常動
作となる。そこで第［図（ａ）と第１図（ｂ）のステッ
プＳ７．Ｓ８のジョブを第２図、第３図のように変更す
る。
では、各負荷（例えば、モータ、クラッチ）の動作時間
を、メインルーチンの１ル一ヂン通過時間で計測してい
るため、ｌルーチンの時間が狂うと、結果として異常動
作となる。そこで第［図（ａ）と第１図（ｂ）のステッ
プＳ７．Ｓ８のジョブを第２図、第３図のように変更す
る。
第２図のプログラムではルーチンカウントが所定値４よ
り大きくなるとボート出力をＯＦＦとする無限ループに
入り、これによ、り機器の動作を停止させ、ウォッチド
ッグ回路によるリセットがかかるのを待つ、第３図のプ
ログラムではルーチンカウントが所定値４又はそれ以上
になると、同様の動作を行う。
り大きくなるとボート出力をＯＦＦとする無限ループに
入り、これによ、り機器の動作を停止させ、ウォッチド
ッグ回路によるリセットがかかるのを待つ、第３図のプ
ログラムではルーチンカウントが所定値４又はそれ以上
になると、同様の動作を行う。
これにより、プログラムの部分的暴走による処理タイム
の狂いを検出することができる。その結果何らかの要因
でプログラムが部分的に暴走し、所定時間内にメインル
ーチンのＥＮＤジョブが行なわれなかった時に、上記動
作が実行される。
の狂いを検出することができる。その結果何らかの要因
でプログラムが部分的に暴走し、所定時間内にメインル
ーチンのＥＮＤジョブが行なわれなかった時に、上記動
作が実行される。
らちるん、完全に暴走してしまうとウォッチドッグパル
スが停止し、リセットはかかる。上記手法は、いわば能
動的ウォッチドッグ機構である。
スが停止し、リセットはかかる。上記手法は、いわば能
動的ウォッチドッグ機構である。
第４図はこの発明の他の実施例を示している。
○以下のフローは、例えば第１図のサブルーチンｌに相
当するものであり、ステートの値により、それぞれ分岐
して処理するものである。
当するものであり、ステートの値により、それぞれ分岐
して処理するものである。
例えば、ステート０ではステップＳ２０負荷■をＯＮし
、ステップＳ２１でタイマーｔ、をセットする。そして
ステップＳ２２でステートをｌにする。ステートｌでは
ステップＳ２３でタイマーｔ１をジャッジし、タイマー
ｔ、のカウントアツプが検出されるとステップＳ２４で
負荷２をＯＮ乙、ステップＳ２５でタイマーｔ、をセッ
トする。以下同様の制御を行いステート４ではステップ
Ｓ２７でタイマー上３カウントアツプ後ステップＳ〉８
でステートをＯにもどし以下これのくり返しを行うもの
である。ここではステート数はＯから４までの範囲で動
いており、５以上の値となっている時は異常であると判
定する。そしてステートが５以上になったとき、ウォッ
チドッグパルスの出力をオフとする。
、ステップＳ２１でタイマーｔ、をセットする。そして
ステップＳ２２でステートをｌにする。ステートｌでは
ステップＳ２３でタイマーｔ１をジャッジし、タイマー
ｔ、のカウントアツプが検出されるとステップＳ２４で
負荷２をＯＮ乙、ステップＳ２５でタイマーｔ、をセッ
トする。以下同様の制御を行いステート４ではステップ
Ｓ２７でタイマー上３カウントアツプ後ステップＳ〉８
でステートをＯにもどし以下これのくり返しを行うもの
である。ここではステート数はＯから４までの範囲で動
いており、５以上の値となっている時は異常であると判
定する。そしてステートが５以上になったとき、ウォッ
チドッグパルスの出力をオフとする。
この動作によってＣＰＵＩＱにリセットをかけてＣＰＵ
ｌ０の動作を停止させる。
ｌ０の動作を停止させる。
第５図は、このようなシステムを持つ、複数のＣＰＵ２
０，３０．４０を備えたシステムの構成図であるが、１
個のＣＰＵ２０に、ウォッチドッグ回路によるリセット
がかかった時、他のＣＰＵ３０．４０は、お互いのウォ
ッチドッグパルスをウォッチドッグ回路３１．４１で監
視しているためそのＣＰＵ３０．４０を起動してＣＰＵ
２Ｏｆ７）故障を補うなどの故障に応じた動作が可能と
なる。
０，３０．４０を備えたシステムの構成図であるが、１
個のＣＰＵ２０に、ウォッチドッグ回路によるリセット
がかかった時、他のＣＰＵ３０．４０は、お互いのウォ
ッチドッグパルスをウォッチドッグ回路３１．４１で監
視しているためそのＣＰＵ３０．４０を起動してＣＰＵ
２Ｏｆ７）故障を補うなどの故障に応じた動作が可能と
なる。
なお２２，３２．４２はパワーオンリセット回路である
。
。
［発明の効果コ
以上詳述したように、この発明はウォッチドッグパルス
を用いたＣＰＵの監視システムにおいてメモリアクセス
時に出力されるデータが異常な場合にウォッチドッグパ
ルスを強制的に停止させることによりＣＰＵをリセット
するようにしたから、ＣＰＵの異常が必ず検出でき、シ
ステムの暴走を確実に検知して停止させることができる
。
を用いたＣＰＵの監視システムにおいてメモリアクセス
時に出力されるデータが異常な場合にウォッチドッグパ
ルスを強制的に停止させることによりＣＰＵをリセット
するようにしたから、ＣＰＵの異常が必ず検出でき、シ
ステムの暴走を確実に検知して停止させることができる
。
【図面の簡単な説明】
第１図（ａ）と第１図（ｂ）はこの発明の一実施例が適
用されるシステムを示すフローチャート、第２図ないし
第４図はこの発明の種々の実施例を示すフローチャート
、第５図はこの発明の応用例を示すブロック図、第６図
と第７図はウォッチドッグパルス監視システムの従来例
を示すブロック図である。
用されるシステムを示すフローチャート、第２図ないし
第４図はこの発明の種々の実施例を示すフローチャート
、第５図はこの発明の応用例を示すブロック図、第６図
と第７図はウォッチドッグパルス監視システムの従来例
を示すブロック図である。
Claims (1)
- （１）ＣＰＵから生じるウオッチドッグパルスによって
ＣＰＵの暴走を監視するシステムにおいて、メモリアク
セス時に読み出されるデータが異常な場合ウオッチドッ
グパルスを強制的にオフとすることを特徴とするＣＰＵ
暴走監視システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192547A JPS6252647A (ja) | 1985-08-30 | 1985-08-30 | マイクロプロセツサの暴走監視システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60192547A JPS6252647A (ja) | 1985-08-30 | 1985-08-30 | マイクロプロセツサの暴走監視システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252647A true JPS6252647A (ja) | 1987-03-07 |
Family
ID=16293092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60192547A Pending JPS6252647A (ja) | 1985-08-30 | 1985-08-30 | マイクロプロセツサの暴走監視システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489932B2 (en) | 2009-07-06 | 2013-07-16 | Nec Corporation | Server system and crash dump collection method |
-
1985
- 1985-08-30 JP JP60192547A patent/JPS6252647A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8489932B2 (en) | 2009-07-06 | 2013-07-16 | Nec Corporation | Server system and crash dump collection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020116670A1 (en) | Failure supervising method and apparatus | |
| JPS6252647A (ja) | マイクロプロセツサの暴走監視システム | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JP3182373B2 (ja) | マイクロコンピュータ装置 | |
| JPH0395636A (ja) | フェイルセーフ回路の診断方式 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPS6029849A (ja) | プロセツサ異常検出回路誤動作防止方式 | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JP4083954B2 (ja) | 異常監視装置及び異常監視方法 | |
| JPH03192431A (ja) | 割込み処理方式 | |
| JPH04217035A (ja) | Ｃｐｕ制御回路 | |
| JPH05120075A (ja) | Ｃｐｕの暴走検出方法 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS63280345A (ja) | プログラム異常検出方法 | |
| JPH0149975B2 (ja) | ||
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPH0477935A (ja) | 故障検出回路 | |
| JPS61145617A (ja) | 電源切断回路 | |
| JPS6295647A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 |