JP4083954B2 - 異常監視装置及び異常監視方法 - Google Patents
異常監視装置及び異常監視方法 Download PDFInfo
- Publication number
- JP4083954B2 JP4083954B2 JP2000174273A JP2000174273A JP4083954B2 JP 4083954 B2 JP4083954 B2 JP 4083954B2 JP 2000174273 A JP2000174273 A JP 2000174273A JP 2000174273 A JP2000174273 A JP 2000174273A JP 4083954 B2 JP4083954 B2 JP 4083954B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- generated
- monitoring
- cpu
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の属する技術分野】
本発明は、CPUなどの制御部の異常を監視する異常監視装置及び異常監視方法に関する。
【0002】
【従来の技術】
CPUの異常監視装置としては、図8に示すようなウォッチドッグタイマ(WDT)5が知られている。ウォッチドッグタイマ5は監視対象のCPU2と直接接続され、CPU2が正常に動作しているかどうかを監視するために、CPU2が出力ポートを制御してソフト的に作る所定周期のパルス信号を監視することにより、CPU2が異常な動作状態になってパルス信号を出力できなくなり、一定期間パルスが発生しなくなった場合にCPU2に対してリセット信号を出力することによりCPU2の動作を初期化し、CPU2が誤動作することにより制御している機器にダメージを与えることを防ぐように構成されている。
【0003】
なお、他の従来例として、例えば特開平5−120044号公報にはコンピュータが出力するパルス信号の発生周期が所定の周期から逸脱した場合と、上記の出力パルス信号の含有周波数が正規の周波数から逸脱した場合のいずれかを検出する方法が提案されている。また、例えば特開平5−313955号公報にはウォッチドッグタイマからのタイムアップ信号を2以上カウントした場合などを検出する方法が提案され、また、特開平5−173841号公報には監視対象のCPUのみならず監視側のウォッチドッグタイマを監視する方法が提案されている。
【0004】
【発明が解決しようとする課題】
ところで、近年では、CPU2の制御する機器の規模が大きくなり、複雑化することによって制御プログラムも複雑になり、プログラムを初期化するのに時間がかかるようになっている。また、初期化終了後の通常状態では、CPU2の負荷は大きくないので、通常の処理ルーチンの中でウォッチドッグタイマ5に対して所定周期のパルス信号を発生することは問題ないが、初期化の最中は特別な処理ルーチンが走っているためにCPU2の負荷が重くなり、初期化時間が所定周期を超えてしまうような場合には、初期化ルーチンを実行している間でもソフト的にパルス信号を発生するために特別にプログラムを開発する必要があり、プログラム開発をする上で手間となっていた。
【0005】
本発明は、上記の問題点に鑑み、監視対象が監視用のパルス信号を発生するためのプログラムを特別に開発する手間を省き、かつ必要な時に監視を行って機器の安全性を保つことができる異常監視装置及び異常監視方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するための第1の手段は、監視対象が正常動作時に発生する第1のパルスを監視し、一定期間入力がない場合に前記監視対象をリセットする異常監視装置において、前記監視対象により周期の制御が可能な第2のパルスを発生するパルス発生手段と、前記第1のパルスまたは前記第2のパルスを選択する選択手段と、前記選択手段により選択されたパルスの入力が一定期間ない場合に前記監視対象をリセットするリセット手段とを備え、前記監視対象は、前記第1のパルスを発生できない時に前記パルス発生手段に前記第1のパルスと同じ周期のパルスを発生させて前記第2のパルスとし、前記選択手段が当該第2のパルスを選択するように制御し、前記第1のパルスを発生できるようになった時は前記パルス発生手段に前記第1のパルスと異なる周期のパルスを発生させて前記第2のパルスとし、前記選択手段が前記第1のパルスを選択するように制御する構成とした。
【0007】
第2の手段は、第1の手段において、前記監視対象が前記第1のパルスを発生できるようになった時に前記パルス発生手段から発生される第2のパルスの周期が、異常監視手段により検出可能な周期よりも長い周期または短い周期であるこを特徴とする構成とした。
【0008】
第3の手段は、第1、第2の手段において、前記パルス発生手段は、第2のパルスを生成するパルス生成手段と、前記パルス生成手段により生成されたパルス数をカウントするパルスカウント手段と、前記パルスカウント手段によるカウント値が所定の値を超えたときに前記パルス生成手段によるパルスの生成を停止するパルス停止手段とを備えたことを特徴とする構成とした。
【0009】
第4の手段は、監視対象が正常動作時に発生する第1のパルスを監視し、一定期間入力がない場合に前記監視対象をリセットする異常監視方法において、前記監視対象により周期の制御が可能な第2のパルスを発生させ、前記第1のパルスまたは前記第2のパルスを選択し、これら第1のパルスまたは前記第2のパルスの入力が一定期間ない場合に前記監視対象をリセットさせるようにした上で、前記監視対象は、前記第1のパルスを発生できない時、前記第1のパルスと同じ周期のパルスを発生させて前記第2のパルスとし、前記第1のパルスを発生できるようになった時は前記第1のパルスと異なる周期のパルスを発生させて前記第2のパルスとすることを特徴とする構成とした。
【0010】
第5の手段は、第4の手段において、前記監視対象が前記第1のパルスを発生できるようになった時に発生される前記第2のパルスの周期が、異常監視手段により検出可能な周期よりも長い周期または短い周期であることを特徴とする構成とした。
【0011】
第6の手段は、第4の手段において、前記第2のパルスは、生成されたパルスの数をカウントし、当該カウントした値が所定の値を超えたとぎ前記パルスの生成を停止させることにより発生されることを特徴とする構成とした。
【0012】
【発明の実施の形態】
<第1の実施形態>
以下、図面を参照して本発明の実施の形態を説明する。
【0013】
図1は本発明に係る異常監視装置の一実施形態を示すブロック図、図2は図1の異常監視装置の主要信号を示すタイミングチャート、図3は図1のCPUの正常時の動作を説明するためのフローチャートである。
【0014】
図1において、本発明に係る異常監視装置(異常監視回路)1はウォッチドッグタイマ(WDT)10と、パルス発生回路20とセレクタ30とを有する。パルス発生回路20には監視対象のCPU2からチップセレクト信号CSと、アドレスADRとデータDATAが印加されるとともに、ウォッチドッグタイマ10がCPU2に対して発生するリセット信号s1が印加される。
【0015】
パルス発生回路20はこれらの入力信号に基づいてパルス信号s3をセレクタ30に出力し、セレクタ30はこのパルス信号s3またはCPU2からのパルス信号s4を、図2に示すようにパルス発生回路有効期間とCPUパルス有効期間に応じてCPU2からのパルス切り換え信号s2により選択し、この選択したパルス信号s5をウォッチドッグタイマ10に出力する。ウォッチドッグタイマ10はこのパルス信号s5の状態を監視して一定期間、パルス信号s5が発生がない時にCPU2に対してリセット信号s1を発生する。
【0016】
図2に示す動作波形、図3に示すフローチャートを参照して正常時の動作を詳しく説明する。CPU2はリセット直後、初期化処理に入る前にパルス発生回路20を制御してパルスs3を発生させる(ステップS1)。パルスs3の発生後、CPU2は切換信号s2を制御してセレクタ30を切り換えることによりパルス発生回路20の発生したパルスs3をウォッチドックタイマ10に供給する(ステップS2)。その後、CPU2は初期化処理を行い(ステップS3)、次いで初期化処理終了後、CPU2はウォッチドックタイマ10に対するパルスs4をソフト的に発生する(ステップS4)。
【0017】
CPU2はパルスs4を発生した後、更に切換信号s2を制御してセレクタ30を切り換えて、自身の発生しているパルスs4をウォッチドックタイマ10に供給し、これによりウォッチドックタイマ10によるCPU2の監視がスタートする(ステップS5)。最後に、CPU2はパルス発生回路20を制御してパルスs3の発生を停止する(ステップS6)。
【0018】
なお、最後のステップS6においてパルス発生回路20のパルスs3を止める理由は、CPU2の発生するパルスs4に切り換えた後にCPU2が異常状態になってセレクタ30を切り換え、再度パルス発生回路20のパルスs3をウォッチドックタイマ10に供給してしまう設定になってしまっても、パルスs3が停止されていることによりウォッチドックタイマ10がCPU2の動作異常を検知できるようにするためである。
【0019】
このように異常監視回路1による監視をCPU2自身が停止したり再開したりできるようにすることにより、リセット直後の初期化時などの特別な状態においては監視を一時的に停止することできるので、初期化処理中にソフト的にパルスを発生するためだけに複雑なプログラムを作る必要がなく、必要なときに異常監視を行うことが可能となる。
【0020】
<第2の実施形態>
また、ステップS6においてパルス発生回路20のパルスs3を止める代わりに、CPU2によりパルス発生回路20を制御してパルスs3の周期をウォッチドックタイマ10で検出できる周期よりも長く又は短く設定することにより同様の効果が得られる。周期を長くした場合の動作波形を図4(図のT1、T2:T1<T2参照)に示し、フローチャートを図5に示す(ステップS6’参照)。
【0021】
<第3の実施形態>
次に第3の実施形態のパルス発生回路20について図6を参照して詳細に説明する。パルス発生回路20は、CPU2に接続されてCPU2の制御にしたがってパルスs8を発生するパルス幅変調(PWM回路)21と、PWM回路21の出力するパルスs8をカウントするカウンタ22と、カウンタ22のキャリー信号s6をクロックとするフリップ・フロップ(FF)23と、フリップ・フロップ23のQB出力s7およびとPWM回路21が出力するパルスs8の論理積信号を図1に示すパルスs3としてセレクタ30に出力するアンドゲート24により構成されている。
【0022】
更に図7を参照して動作を説明する。PWM回路21はCPU2に接続されており、CPU2から設定を行うことにより出力パルスs8の周期の設定や、ON/OFF等が行われる。リセット信号sはカウンタ22とフリップ・フロップ23の各クリア入力端子CLRに印加され、このため、リセットがかかるとカウンタ22のカウント値は“0”になり、キャリー信号s7は“L”になる。また、フリップ・フロップ23のQB出力s7は“H”になる。リセット後に図3,5に示すステップS1においてPWM回路21をCPU2が制御することにより、PWM回路21の出力から所定の周期でパルスs8が発生する。そしてQB出力s7とPWM回路21のパルス出力s8をアンドゲート24でアンドすることによりアンドゲート24の出力からパルスs3が出力され、このパルスs3がセレクタ30へ供給される。
【0023】
また、PWM21の出力s8をカウンタ22のクロック入力とすることにより、カウンタ22においてパルス数のカウントを行う。カウンタ22がフルカウント(本実施例では6ビットカウンタとして63)になると、キャリー信号s6が発生して出力端子CARが“L”から“H”に変化し、また、このキャリー信号s6はフリップ・フロップ23のクロック入力となっているのでフリップ・フロップ23の出力QBs7は、D入力端子のデータ“H”をラッチすることにより“H”から“L”に変化し、その結果、PWM回路21のパルス出力s8は停止しないが、アンドゲート24の出力s3は“L”に固定され、パルス発生回路20からのパルスs3は停止する。
【0024】
例えば図3、図5に示すステップS3における初期化の途中で、CPU2が異常状態になった場合を考えると、CPU2の異常状態を検知するためのウォッチドッグタイマ10にはパルス発生回路20のパルスs8がアンドゲート24、セレクタ30を通してパルスs5として供給されるので、最初、CPU2の異常状態を検知することができないが、所定のパルス数をカウントした後に自動的にパルスs3がストップするので、その後はCPU2の異常状態を検知することが可能となる。
【0025】
またCPU2が異常状態になり、パルス発生回路20、セレクタ30を再度制御してパルスs3を発生させ、更にセレクタ30を切り換えてパルスs5をウォッチドッグタイマ10に供給してしまった場合も同様に、所定のパルス数をカウントすることにより自動的にパルスs3がストップするので、その後はCPU2の異常状態を検知することが可能となる。
【0026】
<第4の実施形態>
次に図9〜図13を参照して第4の実施形態について説明する。図9に示す異常監視装置1aでは、ウォッチドックタイマ(WDT)10は切換部30aからのパルスs5の状態を監視して一定期間パルスs5の発生がない時にCPU2に対してリセット信号s1を発生し、また、このリセット信号s1は切換部30aとパルス発生回路20にも印加される。パルス発生回路20はCPU2に制御されてパルスs3を発生し、切換部30aはリセット信号s1とCPU2の発生するパルス切換信号s2に基づいて、CPU2の発生するパルスs4とパルス発生回路20の発生するパルスs3とを切り換えてウォッチドックタイマ10にパルスs5を供給する。
【0027】
図10に示す動作波形、図11に示すフローチャートを用いて動作を説明する。CPU2はリセット直後、初期化処理に入る前にパルス発生回路20を制御してパルスs3を発生させる(ステップS11)。切換部30aはリセット直後、パルス発生回路20の発生したパルスs3をウォッチドックタイマ10に供給するように初期化されており、切換部30aはパルス発生回路20で発生したパルスs3をパルスs5として出力する(ステップS12)。
【0028】
その後、CPU2は初期化処理を行い(ステップS13)、初期化処理終了後、CPU2はウォッチドックタイマ10に対するパルスs4を発生する(ステップS14)。CPU2はパルスs4を発生した後、更にパルス切換信号s2を制御して切換部30aを切り換えて、自身の発生しているパルスs4をウォッチドックタイマ10に供給し、これによりウォッチドックタイマ10によるCPU2の監視がスタートする(ステップS15)。
【0029】
このようにリセット直後は、異常監視回路1aによる監視を止めておき、監視可能な状態になった時にCPU2自身で開始できるようにすることで、リセット直後の初期化時などの特別な状態において監視をするために複雑なプログラムを作ることなく、必要なときに異常監視を行うことが可能となる。
【0030】
次に切換部30aについて図12を用いて更に詳細に説明する。切換部30aはパルス発生回路20により発生されたパルスs3の数のカウントを行うカウンタ31と、カウンタ31のキャリー信号s9、及びCPU2のパルス切換信号s2を入力とするオア・ゲート32と、オア・ゲート32のQ出力s10をクロック入力とするフリップ・フロップ33と、フリップ・フロップ33の出力s11に基づいてパルス発生回路20により発生されたパルスs3、及びCPU2により発生されたパルスs4とを切り変えてウォッチドッグタイマ10へ監視用のパルスs5を出力するセレクタ34により構成される。
【0031】
更に図13を参照して切換部30aの動作を説明する。リセット信号s1はカウンタ31とフリップ・フロップ33の各クリア入力端子CLRに印加されており、これにより、リセットがかかるとカウンタ31のカウント値は“0”になり、キャリー信号s9は“L”になる。また、フリップ・フロップ33のQ出力s11は“L”になり、セレクタ34はパルス発生回路20が発生したパルスs3を選択してウォッチドッグタイマ10へ供給する。
【0032】
リセット後、図11に示すステップS11でCPU2によりパルス発生回路20に対して設定が行われ、パルス発生回路20からパルスs3が発生するようになると、パルス発生回路20からのパルスs3をカウンタ31のクロック入力とすることでカウンタ31においてパルス数のカウントを行う。カウンタ31がフルカウント(本実施例では6ビットカウンタとして63)になるとキャリー信号s9が発生して出力端子CARが“L”から“H”に変化するが、このキャリー信号s9はオア・ゲート32を介してフリップ・フロップ33のクロック入力s10となっているので、フリップ・フロップ33はD入力のデータ“H”をラッチすることによりQ出力s11が“L”から“H”に変化し、その結果、セレクタ34ではパルス発生回路20が発生したパルスs3を選択していたのを、CPU2で発生したパルスs4を選択するように切り換える。
【0033】
また、CPU2により意図的に切り換える場合にはパルス切換信号s2をリセット後“L”の状態から“H”を出力すると、パルス切換信号s2が同様にオア・ゲート32を介してフリップ・フロップ33のクロック入力となっているのでフリップ・フロップ33のQ出力s11が“L”から“H”に変化し、その結果、セレクタ34でパルス発生回路20が発生したパルスs3を選択していたのをCPU2で発生したパルスs4を選択するように切り換えることができる。1度、フリップ・フロップ33の出力s11“H”になると、その後はクロック入力s10がどう変化しても出力s11は“H”のまま固定となる。
【0034】
このように切換部30aでは、リセット後1度だけウォッチドッグタイマ10に供給する監視用パルスs5をパルス発生回路20の発生するパルスs3からCPU2の発生するパルスs4に変更することができる。
【0035】
いま例えば図11に示すステップS13における初期化の途中でCPU2が異常状態になってしまった場合を考えると、CPU2の異常状態を検知するためのウォッチドッグタイマ10にはパルス発生回路20のパルスs3がセレクタ34を通してパルスs5として供給されるので、最初CPU2の異常状態を検知することができないが、所定のパルス数をカウントした後で切換部30aは自動的にCPU2のパルスs4をウォッチドッグタイマ10に供給するよう切り変えるので、その後はCPU2の異常状態を検知することが可能となる。
【0036】
なお、パルス発生回路20、切換部30aで共に所定パルス数カウント後、CPU2の異常状態を検知できるようにパルス発生回路20によるパルスs3の発生を止めたり、CPU2の発生するパルスs4をウォッチドッグタイマ10で監視するように強制的に切り換えるようにしてもよい。また、これはどちら一方だけで良く、パルス発生回路20で行う場合には切換部30aはカウンタ31、オア・ゲート32を除いてフリップ・フロップ33、セレクタ34の構成のみで良く、フリップ・フロップのクロックとしてCPU2からのパルス切換信号s2を直接入力すれば良い。逆に切換部30aで行う場合には、パルス発生回路20はPWM21(図6参照)のみの構成で良く、CPU2の設定にしたがってPWM21で発生したパルスs8を直接カウンタ31に入力してカウントすれば良い。
【0037】
【発明の効果】
以上説明したように請求項1記載の発明によれば、監視対象が第1のパルスを発生できない時に第2のパルスを選択するようにしたので、監視対象が監視用のパルス信号を発生するためのプログラムを特別に開発する手間を省き、かつ必要な時に監視を行って機器の安全性を保つことができる。
【0038】
請求項2記載の発明によれば、監視対象が第1のパルスを発生できない時にパルス発生手段に第2のパルスの発生を開始させるので、監視対象が監視用のパルス信号を発生するためのプログラムを特別に開発する手間を省き、かつ必要な時に監視を行って機器の安全性を保つことができる。
【0039】
請求項3記載の発明によれば、監視対象が第1のパルスを発生できるようになった時にパルス発生手段に第2のパルスの発生を停止させるので、監視対象が異常状態になって第1のパルスから第2のパルスに切り換えても異常を検出することができる。
【0040】
請求項4記載の発明によれば、監視対象が第1のパルスを発生できない時にパルス発生手段に第1のパルスと同じ周期の第2のパルスを発生させ、第1のパルスを発生できるようになった時に第1のパルスと異なる周期の第2のパルスを発生させるので、監視対象が異常状態になって第1のパルスから第2のパルスに切り換えても異常を検出することができる。
【0041】
請求項5記載の発明によれば、パルス発生手段が第2のパルスを生成してパルス数をカウントし、カウント値が所定の値を超えときにパルスの生成を停止するので、監視対象が異常状態になって第1のパルスから第2のパルスに切り換えても異常を検出することができる。
【0042】
請求項6記載の発明によれば、切換部が監視対象のリセット後に第2のパルスのカウントを開始し、カウント値が所定の値を超えない場合に第2のパルスを選択し、超えたときに第1のパルスを選択するようにしたので、監視対象が監視用のパルス信号を発生するためのプログラムを特別に開発する手間を省き、かつ必要な時に監視を行って機器の安全性を保つことができる。
【図面の簡単な説明】
【図1】本発明に係る異常監視装置の一実施形態を示すブロック図である。
【図2】図1の異常監視装置の主要信号を示すタイミングチャートである。
【図3】図1のCPUの正常時の動作を説明するためのフローチャートである。
【図4】第2の実施形態の異常監視装置の主要信号を示すタイミングチャートである。
【図5】第2の実施形態のCPUの正常時の動作を説明するためのフローチャートである。
【図6】第3の実施形態のパルス発生回路を示すブロック図である。
【図7】第3の実施形態の異常監視装置の主要信号を示すタイミングチャートである。
【図8】従来の異常監視装置を示すブロック図である。
【図9】第4の実施形態の異常監視装置を示すブロック図である。
【図10】第4の実施形態の異常監視装置の主要信号を示すタイミングチャートである。
【図11】図10のCPUの正常時の動作を説明するためのフローチャートである。
【図12】図9の切換部を詳しく示すブロック図である。
【図13】図12の切換部の主要信号を示すタイミングチャートである。
【符号の説明】
1 異常監視装置
2 CPU
10 ウォッチドッグタイマ(WDT)
20 パルス発生回路
21 パルス幅変調(PWM回路)
22,31 カウンタ
23,33 フリップ・フロップ(FF)
24 アンドゲート
30,34 セレクタ
30a 切換部
Claims (6)
- 監視対象が正常動作時に発生する第1のパルスを監視し、一定期間入力がない場合に前記監視対象をリセットする異常監視装置において、
前記監視対象により周期の制御が可能な第2のパルスを発生するパルス発生手段と、
前記第1のパルスまたは前記第2のパルスを選択する選択手段と、
前記選択手段により選択されたパルスの入力が一定期間ない場合に前記監視対象をリセットするリセット手段とを備え、
前記監視対象は、前記第1のパルスを発生できない時に前記パルス発生手段に前記第1のパルスと同じ周期のパルスを発生させて前記第2のパルスとし、前記選択手段が当該第2のパルスを選択するように制御し、前記第1のパルスを発生できるようになった時は前記パルス発生手段に前記第1のパルスと異なる周期のパルスを発生させて前記第2のパルスとし、前記選択手段が前記第1のパルスを選択するように制御することを特徴とする異常監視装置。 - 前記監視対象が前記第1のパルスを発生できるようになった時に前記パルス発生手段から発生される第2のパルスの周期が、異常監視手段により検出可能な周期よりも長い周期または短い周期であることを特徴とする請求項1記載の異常監視装置。
- 前記パルス発生手段は、
第2のパルスを生成するパルス生成手段と、
前記パルス生成手段により生成されたパルス数をカウントするパルスカウント手段と、
前記パルスカウント手段によるカウント値が所定の値を超えたときに前記パルス生成手段によるパルスの生成を停止するパルス停止手段と、
を備えたことを特徴とする請求項1または2記載の異常監視装置。 - 監視対象が正常動作時に発生する第1のパルスを監視し、一定期間入力がない場合に前記監視対象をリセットする異常監視方法において、
前記監視対象により周期の制御が可能な第2のパルスを発生させ、前記第1のパルスまたは前記第2のパルスを選択し、これら第1のパルスまたは前記第2のパルスの入力が一定期間ない場合に前記監視対象をリセットさせるようにした上で、
前記監視対象は、前記第1のパルスを発生できない時、前記第1のパルスと同じ周期のパルスを発生させて前記第2のパルスとし、前記第1のパルスを発生できるようになった時は前記第1のパルスと異なる周期のパルスを発生させて前記第2のパルスとすることを特徴とする異常監視方法。 - 前記監視対象が前記第1のパルスを発生できるようになった時に発生される前記第2のパルスの周期が、異常監視手段により検出可能な周期よりも長い周期または短い周期であることを特徴とする請求項4記載の異常監視方法。
- 前記第2のパルスは、生成されたパルスの数をカウントし、当該カウントした値が所定の値を超えたとぎ前記パルスの生成を停止させることにより発生されることを特徴とする請求項4または5記載の異常監視方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000174273A JP4083954B2 (ja) | 1999-11-29 | 2000-06-09 | 異常監視装置及び異常監視方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33848899 | 1999-11-29 | ||
JP11-338488 | 1999-11-29 | ||
JP2000174273A JP4083954B2 (ja) | 1999-11-29 | 2000-06-09 | 異常監視装置及び異常監視方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001222449A JP2001222449A (ja) | 2001-08-17 |
JP4083954B2 true JP4083954B2 (ja) | 2008-04-30 |
Family
ID=26576108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000174273A Expired - Fee Related JP4083954B2 (ja) | 1999-11-29 | 2000-06-09 | 異常監視装置及び異常監視方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4083954B2 (ja) |
-
2000
- 2000-06-09 JP JP2000174273A patent/JP4083954B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001222449A (ja) | 2001-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0715259B1 (en) | Watchdog timer lock-up prevention circuit | |
TW201321949A (zh) | 電源開機控制方法及其系統 | |
JP4083954B2 (ja) | 異常監視装置及び異常監視方法 | |
CN114968681A (zh) | 监测i2c总线通信异常的方法及装置、i2c主设备 | |
JPH11259340A (ja) | コンピュータの再起動制御回路 | |
US11764771B2 (en) | Event detection control device and method for circuit system controlled by pulse wave modulation signal | |
JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
JP3137025B2 (ja) | データ処理システムの暴走検出方法 | |
JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
JPH064301A (ja) | 時分割割込制御方式 | |
JP2002325459A (ja) | パルス幅変調信号生成装置 | |
JPH07168740A (ja) | ウォッチドッグ方法 | |
JPH0581138A (ja) | マイクロプログラム制御装置 | |
JPH033041A (ja) | タイムアウト監視回路 | |
JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
JPS59148961A (ja) | プロセツサの動作監視方式 | |
JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
JPH1166020A (ja) | マイクロコンピュータの異常検出回路 | |
JP3124044B2 (ja) | ウォッチドックタイマ付制御処理装置 | |
JPH0635757A (ja) | Cpuの異常検出装置 | |
JPS62172569A (ja) | ハ−ドデイスクコントロ−ル回路 | |
JPH05120075A (ja) | Cpuの暴走検出方法 | |
JPH0573360A (ja) | ウオツチドツグ・タイマ | |
KR20000010094U (ko) | 씨피유 리셋장치 | |
JPH0630474A (ja) | 端末管理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |