JPH07168740A - ウォッチドッグ方法 - Google Patents

Abstract

(57)【要約】 【目的】 二つの相互結合されたマイコンを内蔵するビ
デオカセットレコーダにおいて、いずれか一つのマイコ
ンがエラー状態にある時、残りの一つのマイコンがこれ
を検出してエラー状態のマイコンを自動的にリセットさ
せる方法を提供する。 【構成】 ウォッチドッグ要請命令を第１マイコンＢか
ら第２マイコンＡへ周期的に伝送する。もし第２マイコ
ンが正常的に動作している場合、ウォッチドッグデータ
要請命令受信すると、所定の方法で発生されたウォッチ
ドッグデータを第１マイコンに伝送することによって応
答する。第１マイコンが所定の方法で発生されていない
ウォッチドッグデータを受信するか、ウォッチドッグデ
ータを全く受信しないと、第１マイコンは第２マイコン
がエラー状態にあることを認識する。第１マイコンが第
２マイコンにおけるエラー状態を検出すると、第２マイ
コンのリセットポートを通じて第２マイコンをリセット
させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオカセットレコー
ダー( 以下、「ＶＣＲ」という) に関し、特に、ＶＣＲ
内に内蔵された相互連結された二つのマイクロコンピュ
ーターの中、誤動作する一つのマイクロコンピューター
を自動的にリセットするための方法に関する。

【０００２】

【従来の技術】最近の電気/ 電子回路の発達によって、
マイクロコンピューターを用いて簡単な計量器から非常
に精密な自動車に渡るまで多様な装置を制御することが
可能になった。

【０００３】しかし、マイクロコンピューターがかかる
装置に内蔵されている場合、例えば、マイクロコンピュ
ーターに連結された外部電気/ 電子回路から発生する静
電気のような不可避なノイズに影響を受け易く、よっ
て、マイクロコンピューターが正常に作動しない場合が
度々発生する。例えば、制御プログラムを用いるマイク
ロコンピューター内蔵型装置で外部ノイズなどが発生す
ると、その制御プログラムは意図された制御ループ(con
trol loop)から脱することがある。一旦、かかる制御プ
ログラムが意図する制御ループから脱すると、マイクロ
コンピューターを内蔵している装置は意図した機能を行
わないようになり、かかる場合、使用者は例えば、図１
に示したリセットボタンを押すなどの手動作によってマ
イクロコンピューターをリセットさせる方法以外に選択
の余地がなかった。

【０００４】したがって、この技術分野の技術者は電子
装置に内蔵されたマイクロコンピューターのエラー状態
を検出して、誤動作するマイクロコンピューターを予測
し得る動作状態に再び初期化させ得る幾つかの自動的な
「ウォッチドッグ」技法を開発した。例えば、米国特許
第４９４５４６７号明細書には、マイクロコンピュータ
ーの形態のエンコーダー(encoder) を備えたキーボード
が開示されている。このキーボードは、また、キーマト
リックス回路(key matrix circuit)およびウォッチドッ
グ回路( 自動リセット回路) を含む。開示されたマイク
ロコンピューターは持続的にキースキャニング信号(key
scanning signal) をキーマトリックス回路およびウォ
ッチドッグ回路に供給する。もし、マイクロコンピュー
ターで用いられたプログラムが外部ノイズなどによって
制御を失うと、前記したキースキャニング信号はもはや
発生しない。ウォッチドッグ回路は所定の時間の間キー
スキャニング信号の中断状態が続いていることを検知す
ると、ウォッチドッグ回路はマイクロコンピューターに
リセット信号を提供してマイクロコンピューターがプロ
グラムの初期状態から再び始まるようにする。

【０００５】また、例えば、ＶＣＲのように、あるシス
テムが高性能処理、高速処理および/ または多機能を行
う必要がある場合、通常、かかるシステムは単一のマイ
クロコンピューターではなく複数のマイクロコンピュー
ターを採用しており、各マイクロコンピューターがシス
テムの個別の機能を制御している。複数のマイクロコン
ピューターが各々異なる機能を制御するように用いられ
る場合、各々のマイクロコンピューターの誤動作の状態
を検出し修正する作業は複雑で困難なものとなってい
た。

【０００６】

【発明が解決しようとする課題】したがって、本発明の
目的は、ＶＣＲに内蔵された二つの相互連結されたマイ
クロコンピューターの中、誤動作しているいずれか一つ
のマイクロコンピューターを自動的にリセットするため
の簡単な方法を提供することにある。

【０００７】本発明の他の目的は、別のウォッチドッグ
回路を用いることなく、ＶＣＲに内蔵された二つの相互
連結されたマイクロコンピューターの中、誤動作してい
るマイクロコンピューターを自動的にリセットするため
の簡単な方法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明に基づくウォッチドッグ(watchdog)方法は、
ＶＣＲを制御するための二つの相互連結されたマイクロ
コンピューターを用いて、（ａ）二つのマイクロコンピ
ューターの中、第２マイクロコンピューターから第１マ
イクロコンピューターにウォッチドッグデータ要請命令
を伝送する段階と、（ｂ）所定の方法で第１マイクロコ
ンピューターにおいてウォッチドッグデータを発生させ
る段階と、（ｃ）ウォッチドッグデータ要請命令に応答
して、第１マイクロコンピューターから第２マイクロコ
ンピューターにウォッチドッグデータを伝送する段階
と、（ｄ）ウォッチドッグデータが所定の方法で発生さ
れたかどうかを第２マイクロコンピューターで決定する
段階と、（ｅ）段階（ｄ）でウォッチドッグデータが所
定の方法で発生されなかったと決定された場合、第１マ
イクロコンピューターをリセットする段階と、（ｆ）所
定の周期で段階（ａ）から（ｅ）を繰り返す段階とを含
み、二つのマイクロコンピューターの中第１マイクロコ
ンピューターに異常状態が検出されると、第１マイクロ
コンピューターを自動的にリセットさせる。

【０００９】

【実施例】図２は、ＶＣＲ（図示せず）の制御のために
内蔵された二つの相互連結されたマイクロコンピュータ
ーＡおよびＢの例示的なブロック図であり、これらのコ
ンピューターは、以下に詳細に説明するように、本発明
に基づく自動的なリセット（ウォッチドッグ）方法を実
行するために用いられる。

【００１０】通常、関連産業分野では「タイマーマイコ
ン(timer micom) 」と呼ばれるマイクロコンピューター
Ａは、使用者と“対話”、即ち、キー(key) またはこれ
と同様な手段によって入力された使用者命令を受信し、
現在の動作モードおよび他の関連情報をモニタ上にディ
スプレーする役割を行う。また、マイクロコンピュータ
ーＡは使用者命令、例えば、再生命令、停止命令または
これと同様な命令を行うために、ＶＣＲの全般的な動作
を制御する役割を行い得る。一方、通常、関連産業分野
では「サーボ／シスコンマイコン(servo/syscon mico
m)」とも呼ばれるマイクロコンピューターＢは、例え
ば、ドラムモーター駆動用信号、キャプスタンモーター
駆動用信号、オートトラッキング回路(autotracking ci
rcuit)用信号などを発生させることによって、それぞれ
の制御段階を順次に行い得る。かかる構成において、マ
イクロコンピューターＡおよびマイクロコンピューター
Ｂ間のデータ伝送、即ち、データ交換は通常、直列伝送
手段(serial transfer means)２１１，２１２により行
われる。

【００１１】図２において、マイクロコンピューターＡ
の直列データ出力ポートＳ０はマイクロコンピューター
Ｂの直列データ入力ポートＳＩに連結され、マイクロコ
ンピューターＢの直列データ出力ポートＳＯはマイクロ
コンピューターＡの直列データ入力ポートＳＩに連結さ
れ、マイクロコンピューターＡのシフトクロックポート
ＣＬＫはマイクロコンピューターＢのシフトクロックポ
ートＣＬＫに連結される。また、図３は各々のマイクロ
コンピューターＡおよびＢの直列シフトレジスタを含む
直列伝送手段２１１，２１２をこれら間の連結の詳細と
共に示している。

【００１２】各シフトレジスタは所定の数のビット（例
えば、図３の場合、８ビット) を有しており、明確に示
されていないが、各マイクロコンピューター内の内部バ
スラインを介して累算器(accumulator）に連結されてい
る。データは累算器からシフトレジスタへ伝送すること
ができ、また、シフトレジスタから累算器へ伝送するこ
とができる。シフトレジスタはマイクロコンピューター
Ａにより発生されたシフトクロックパルスと同期して動
作する。

【００１３】マイクロコンピューター間のデータ伝送あ
るいはデータ交換は、本発明の好ましい実施例によれ
ば、マイクロコンピューターＡに対するウォッチドッグ
回路として動作するマイクロコンピューターＢからのＲ
ＥＡＤＹ信号により始まる。なお、以下、本発明の実施
例を説明するにあたって、マイクロコンピューターＢが
マイクロコンピューターＡに対するウォッチドッグ回路
として動作する場合について説明するが、本発明の思想
を外れることなくこれらのコンピュータの役割を逆にす
ることも可能であることは当業者に容易に理解されよ
う。ＲＥＡＤＹ信号は、図２に示すように、マイクロコ
ンピューターＢの出力ポートＰ１およびマイクロコンピ
ューターＡの入力ポートＰ１を通じてマイクロコンピュ
ーターＡに伝送される。マイクロコンピューターＢはマ
イクロコンピューターＡに内部データを伝送する準備が
できたかまたはマイクロコンピューターＡから外部デー
タを受信する準備ができた場合、そのシフトレジスタ内
に内部データあるいはダミーデータをセットし、マイク
ロコンピューターＡにＲＥＡＤＹ信号を伝送する。マイ
クロコンピューターＡはＲＥＡＤＹ信号の受信すると、
各シフトレジスタの貯蔵ビット数と一致する予め設定さ
れた数のシフトクロックパルスを両シフトレジスタに提
供して、マイクロコンピューターＢのシフトレジスタに
自己のシフトレジスタ内に貯蔵されたデータを出力し、
同時に、マイクロコンピューターＢのシフトレジスタに
貯蔵されたデータを自己のシフトレジスタへ入力する。
その結果、予め設定された数のシフトクロックパルスが
発生した後、マイクロコンピューターＡおよびＢのシフ
トレジスタ内の内容は互いに交換される。また、受信さ
れたデータは各マイクロコンピューター内で区別され
る。本発明の好ましい実施例によれば、もしマイクロコ
ンピューターＡのシフトレジスタ内に受信されたデータ
がウォッチドッグデータを要請する命令であれば、マイ
クロコンピューターＡは図５を参照して説明されるウォ
ッチドッグ割り込みルーチンを始めるだろう。

【００１４】また、図２にはマイクロコンピューターＡ
をリセットするための例示的なリセット回路２２０が示
されている。本発明の好ましい実施例によれば、マイク
ロコンピューターＢはマイクロコンピューターＡに対す
るウォッチドッグ回路として動作し、よって、マイクロ
コンピューターＢがマイクロコンピューターＡにおける
異常を検出すると、マイクロコンピューターＡをリセッ
トするために出力ポートＰ２で「ｈｉｇｈ」信号を印加
する。図２に示したように、リセット回路はリセットＩ
Ｃ２２１、ＰＮＰトランジスタ２２２およびＮＰＮトラ
ンジスタ２２３を含み、これらトランジスタのベース端
子はマイクロコンピューターＢの出力ポートＰ２に共通
に連結されている。トランジスタ２２２，２２３のコレ
クタはマイクロコンピューターＡの入力ポートＲＥＳＥ
Ｔに共通に連結されており、トランジスタ２２２，２２
３のエミッタはリセットＩＣ２２１の出力ポートおよび
接地に各々連結されている。このような構成によって、
マイクロコンピューターＢが出力ポートＰ２で「ｈｉｇ
ｈ」信号を印加すると、トランジスタ２２３が動作し
て、「ｌｏｗ」信号がマイクロコンピューターＡの入力
ポートＲＥＳＥＴに提供され、これによってマイクロコ
ンピューターＡは初期化される。一方、マイクロコンピ
ューターＢがディフォルト「ｌｏｗ」信号を出力ポート
Ｐ２で印加すると、トランジスタ２２２が動作して、
「ｈｉｇｈ」信号がリセットＩＣ２２１からマイクロコ
ンピューターＡの入力ポートＲＥＳＥＴに提供されるこ
とによって、マイクロコンピューターＡで現在進行され
ている動作に影響を与えない。。

【００１５】以下、本発明のウォッチドッグ方法につい
て図４、図５および図６を参照して説明する。図４は、
マイクロコンピューターＢにより行われるウォッチドッ
グプロセスを説明し、図５および図６は各々ウォッチド
ッグ割り込みルーチン(watchdog interrupt routine)お
よびマイクロコンピューターＡのメインルーチン(main
routine)を示す。本発明の好ましい実施例によれば、マ
イクロコンピューターＢはウォッチドッグプロセスを周
期的に行う。なお、かかる周期はメインルーチンがこの
周期内にマイクロコンピューターＡにより少なくとも一
回以上行われ得る十分な期間で設定されなければならな
い。ウォッチドッグプロセスは段階４１１で始まる。

【００１６】次に、段階４１２において、マイクロコン
ピューターＢはそのシフトレジスタ内にウォッチドッグ
データ要請命令をセットした後、ＲＥＡＤＹ信号をマイ
クロコンピューターＡへ伝送する。マイクロコンピュー
ターＡはウォッチドッグデータ要請命令信号を受信する
と、もし正常的に動作していれば、図５に示したウォッ
チドッグ割り込みルーチンにはいり、そのシフトレジス
タ内にウォッチドッグデータをセットする。前記マイク
ロコンピューターＡによるウォッチドッグデータのセッ
トに必要な適切な時間経過後、段階４１３において、マ
イクロコンピューターＢはそのシフトレジスタ内にダミ
ーデータを設定した後、マイクロコンピューターＡへＲ
ＥＡＤＹ信号を再び伝送してそのシフトレジスタに前記
決定されたウォッチドッグデータを入力する。その後、
段階４１４において、マイクロコンピューターＢは受信
されたウォッチドッグデータと以前に受信されたウォッ
チドッグデータを比較する。

【００１７】図５および図６を参照しつつより詳細に説
明すると、マイクロコンピューターＡは正常的に動作し
ている場合、各ウォッチドッグデータ要請命令に応答し
て、直前に発生されたウォッチドッグデータの補数(com
plement)を新しいウォッチドッグデータとして発生す
る。なお、これと関連して、明確に示されてはいない
が、マイクロコンピューターＢは図４に示されていない
初期動作段階で以前に受信されたウォッチドッグデータ
の初期値として、例えば、（０００）２のような値を割
当しており、マイクロコンピューターＡは第一ウォッチ
ドッグデータ要請命令を受信すると、ウォッチドッグデ
ータとして、例えば、（１１１）２のような前記初期値
の補数を発生させる。

【００１８】したがって、本発明の好ましい実施例によ
れば、マイクロコンピューターＢは現在受信されたウォ
ッチドッグデータと以前に受信されたウォッチドッグデ
ータを比較することによって、マイクロコンピューター
Ａが正常な状態にあるかを決定する。即ち、段階４１４
において、もし受信されたウォッチドッグデータが以前
に受信されたウォッチドッグデータの補数であれば、マ
イクロコンピューターＡが正常状態であることを認識す
ることができる。この場合、マイクロコンピューターＢ
は段階４１６に移行して次回の周期的な進入時までウォ
ッチドッグプロセスを抜けでる。

【００１９】しかし、もし受信されたデータが、以前に
受信されたデータの補数でなければ、マイクロコンピュ
ーターＡが誤動作状態にあることを認識し、したがっ
て、マイクロコンピューターＢは段階４１５に移行して
出力ポートＰ２で「ｈｉｇｈ」信号を印加することによ
って、リセット回路２２０を通じて、マイクロコンピュ
ーターＡをリセットさせる。その後、段階４１６におい
て、マイクロコンピューターＢはウォッチドッグプロセ
スを抜けでる。

【００２０】図５は、マイクロコンピューターＡがマイ
クロコンピューターＢからの各々のウォッチドッグデー
タ要請命令に応答して行うウォッチドッグ割り込みルー
チンを示す。図５に示すように、前記割り込みルーチン
は段階４２１で始まり、段階４２２において、マイクロ
コンピューターＡはマイクロコンピューターＢへ伝送さ
れるウォッチドッグデータを自分のシフトレジスタ内に
セットし、その後、段階４２３に移行してフラグ(flag)
をセットする。その後、段階４２４において、マイクロ
コンピューターＡは自分のメインルーチンに復帰する。

【００２１】図６は、マイクロコンピューターＡにより
行われるメインルーチンを示す。図６に示したように、
メインルーチンは段階４３１で始まり、段階４３２に移
行してマイクロコンピューターＡはフラグが既にセット
されているかを決定する。もし、フラグがセットされて
いなければ、以前に発生されたウォッチドッグデータが
まだマイクロコンピューターＢへ伝送されていないと認
識して、マイクロコンピューターＡは次の二つのステッ
プ、即ち、段階４３３および４３４を乗り越える。しか
し、もしフラグがセットされていると、以前に発生した
ウォッチドッグデータがマイクロコンピューターＢへ既
に伝送されていると認識して、マイクロコンピューター
Ａは、段階４３３において、既に発生したデータの補数
である新しいウォッチドッグデータとして発生させる。

【００２２】次に、段階４３４において、マイクロコン
ピューターＡは現在発生されたウォッチドッグデータが
マイクロコンピューターＢへまだ伝送されておらず、よ
って、このウォッチドッグデータが伝送されるまで現在
状態に保持されなければならないことを表すためにフラ
グをクリアーさせる。その後、段階４３５において、マ
イクロコンピューターＡは通常的なプロセスを行って使
用者の要求によってマイクロコンピューターＡおよびＢ
を内蔵しているＶＣＲの他の部分を制御する。その後、
メインルーチンは段階４３２に復帰されて繰り返して行
われる。

【００２３】従って、本発明によれば、マイクロコンピ
ューターＡが正常に動作する場合、マイクロコンピュー
ターＢは前述したような予め設定された方式で発生され
たウォッチドッグデータを受信する。しかし、もしマイ
クロコンピューターＡが、例えば、無限ループに囲まれ
ているなど、エラー状態にあると、マイクロコンピュー
ターＢは不適切に発生されたウォッチドッグデータを受
信するか、または、ウォッチドッグデータを全く受信し
得ない。マイクロコンピューターＢがマイクロコンピュ
ーターＡにおける異常状態を検出すれば、出力ポートＰ
２で「ｈｉｇｈ」信号を印加することによってマイクロ
コンピューターＡをリセットするだろう。

【００２４】

【発明の効果】以上説明した通り、本発明によれば、Ｖ
ＣＲに内蔵された二つの互いに連結されたマイクロコン
ピューターの中の一つがエラー状態にある時、特別なウ
ォッチドッグ回路などの追加がなくても、残りの一つの
正常なマイクロコンピューターがエラー状態を検出し
て、エラー状態のマイクロコンピューターを自動的にリ
セットさせることができる。

【図面の簡単な説明】

【図１】手動で作動するリセットボタンを備えたマイク
ロコンピューターを示す図面である。

【図２】ＶＣＲの多様な制御のためにＶＣＲに内蔵さ
れ、本発明の自動リセット方法を実行するために用いら
れる二つの相互結合されたマイクロコンピューターを示
すブロック図である。

【図３】マイクロコンピューターＡおよびＢの直列シフ
トレジスタを各々含む直列データ伝送手段間の連結詳細
を示した図面である。

【図４】本発明に基づくウォッチドッグプロセスを示す
制御流れ図である。

【図５】本発明に基づくウォッチドッグ割り込みルーチ
ンを示す制御流れ図である。

【図６】本発明に基づくマイクロコンピューターのメイ
ンルーチンを示す制御流れ図である。

【符号の説明】

ＳＩ 直列入力ポート ＳＯ 直列出力ポート ＣＬＫ クロックポート Ｐ１ 入力ポート Ｐ２ 出力ポート ２１１，２１２ 直列データ伝送手段 ２２１ リセット回路 ２２２ ＰＮＰトランジスタ ２２３ ＮＰＮトランジスタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ビデオカセットレコーダを制御するため
   に内蔵された二つの相互結合されたマイクロコンピュー
   ターにおいて、二つのマイクロコンピューターの中、第
   １マイクロコンピューターの異常状態を検出すると、前
   記第１マイクロコンピューターを自動的にリセットする
   ためのウォッチドッグ方法であって、 （ａ）前記二つのマイクロコンピューターの中、第２マ
   イクロコンピューターから前記第１マイクロコンピュー
   ターにウォッチドッグデータ要請命令を伝送する段階
   と、 （ｂ）前記ウォッチドッグデータ要請命令に応じて、ウ
   ォッチドッグデータを前記第１マイクロコンピューター
   から前記第２マイクロコンピューターに伝送する段階
   と、 （ｃ）前記ウォッチドッグデータが正常であるかどうか
   を前記第２マイクロコンピューターで決定する段階と、 （ｄ）前記段階（ｃ）で前記ウォッチドッグデータが異
   常であると決定された場合、第１マイクロコンピュータ
   ーをリセットさせる段階と、 （ｅ）所定の周期で前記段階（ａ）から（ｄ）を繰り返
   す段階とからなるウォッチドッグ方法。
2. 【請求項２】 前記段階（ａ）に次いで、 （ａ１）前記第１マイクロコンピューターにおいて前記
   ウォッチドッグデータを所定の方法で発生させる段階を
   さらに含み、 前記段階（ｃ）は、前記ウォッチドッグデータが前記所
   定の方法で発生された場合、前記ウォッチドッグデータ
   が正常であると決定する請求項１記載のウォッチドッグ
   方法。
3. 【請求項３】 前記段階（ａ１）は、以前に発生された
   ウォッチドッグデータの補数を前記ウォッチドッグデー
   タとして発生させる請求項２記載のウォッチドッグ方
   法。