JPH0696042A - 相互結合された２台のマイクロコンピュータ−のリセット方法 - Google Patents

Abstract

(57)【要約】 【目的】 相互結合された２台のマイクロコンピュータ
ーの簡略化された自動リセット方法を提供する。 【構成】 ２台のマイクロコンピューターのうち、たと
えば、第２マイクロコンピューターが各々固定された周
期を有し、所定の数のデータ伝送を要請するストローブ
信号を周期的に発生する。他の第１マイクロコンピュー
ターは各々のストローブ信号に応じて、既設定の数のシ
フトクロックを発生して所定数のデータ伝送が前記スト
ローブ信号の保持時間の内に行われるようにする。第１
マイクロコンピューターは、ストローブ信号などを一つ
も受信せず、一定時間の経過時、第２マイクロコンピュ
ーターのリセット回路へリセット信号を印加する。第２
マイクロコンピューターは既設定の数のシフトクロック
パルスを一つも受信せず、一定時間の経過時、他のリセ
ット回路にリセット信号を印加する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、システムに内装された
相互結合された２台のマイクロコンピューターのリセッ
ト方法に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】最
近、電子工学の分野は著しく発展してきた。とくに、電
子回路の集積度はさらに高くなり、その結果、マイクロ
コンピューターが秤から自動車に至るまで多様な形態の
装置を制御することになった。

【０００３】しかし、マイクロコンピューターはそのよ
うな装置に内装されるばあい、静電気のような、その装
置に取り付けられた外部電気／電子回路から発生してそ
のマイクロコンピューターの誤動作を誘発させる雑音を
不可避的に受けることになる。

【０００４】たとえば、プログラムを用いるマイクロコ
ンピューター化された装置において、外部の雑音などは
ときにそのプログラムの意図された制御ループを脱離さ
せることになる。ソフトウェアが一旦、制御を外れる
と、その装置はその元の機能を行わないことになり、通
常の使用者としてはそのプログラムを元の状態へ戻すこ
とはできなくなり、電源スイッチを切るしかない。さら
に、前記した誤動作がたとえば、熱を発散するプロセス
中発生しており、その誤動作が発生する状態が保持され
ると、全体システムは非常に損傷されるおそれがある。

【０００５】したがって、本技術分野の実務者らは、内
装されたマイクロコンピューターに対する種々の自動リ
セットテクニックを開発した。たとえば、米国特許第
４，９４５，４６７号明細書で、中岡はマイクロコンピ
ューターからなるエンコーダを有するキーボードを開示
している。また、キーボードは自動リセット回路および
キーマトリクス回路を備えている。マイクロコンピュー
ターは保持的にキーとなるスキャンニング信号（ｋｅｙ
ｓｃａｎｎｉｎｇ ｓｉｇｎａｌ）をキーマトリクス
回路および自動リセット回路に供給する。マイクロコン
ピューター内で用いられたプログラムが外部雑音により
元の制御を脱離すると、キーとなるスキャニング信号は
止まることになる。与えられた時間を経過するまで、そ
のキーとなるスキャニング信号の停止が保持されると、
自動リセットは回路マイクロコンピューターにリセット
信号を供給してプログラムの最初からさらに始まること
にする。

【０００６】高性能、高速または多機能が要求されるば
あいは、多数のマイクロコンピューターが装置内へ提供
されてその装置の制御機能を分担することがある。多数
のマイクロコンピューターが制御機能などを分担するば
あい、そのマイクロコンピューターのＩ／Ｏポート間の
並列および直列データの伝送を行う手段が提供される。
かかる構成の下では、いずれか一つのマイクロコンピュ
ーターが他のマイクロコンピューターから非正常的デー
タまたは信号を受信したとき、他のコンピューターの異
常を検出しうる。

【０００７】米国特許第４，７５５，９６６号明細書に
おいて、松田は二つまたはそれ以上のマイクロコンピュ
ーターとリセット回路を有する映像形成システム（複写
機）を開示している。その映像形成システムにおいて、
一つのマイクロコンピューターがそれらのマイクロコン
ピューターのあいだで伝送されたデータの異常を検出し
たばあい、そのマイクロコンピューターのリセット回路
は、映像形成システムをリセットさせて、既に決定され
た複写プロセスが行われ、かつシステムが安全に止まる
ことになる。松田はかかる特許で、マイクロコンピュー
ターなどがデータ伝送を要求するＲＥＱ．Ｏおよびデー
タが受信可能であることを知らせるＲＥＱ．Ｅを交換し
たとき、単一の直列データの伝送がそれらのあいだで行
われる環境の下の自動マイクロコンピューターリセット
方法を多数開示した。かかるデータ伝送方式は“両方向
制御”の一種と考えられる。

【０００８】しかしながら、当該技術分野で知られてい
る技術は全て、本発明のリセット方法、すなわち、２台
のマイクロコンピューターのうち、いずれか一つが供給
する各々の周期的信号に応じて、所定数のデータ伝送が
２台のマイクロコンピューターのあいだで行われる環境
下における自動マイクロコンピューターリセット方法は
開示していない。このデータ伝送方式は、“一方向制
御”の一種と考えられる。かかるデータ伝送方式の下で
は、さらに簡単な自動リセット方法を行うことができ
る。

【０００９】したがって、本発明の目的は、相互結合さ
れた２台のマイクロコンピューターの簡略化された自動
リセット方法を提供することである。

【００１０】本発明の他の目的は、２台のマイクロコン
ピューターのうち、いずれか一つにより供給された各々
の周期的信号に応じて、所定数のデータ伝送が行われる
環境の下で相互結合された２台のマイクロコンピュータ
ーのための簡略化される自動リセット方法を提供するこ
とである。

【００１１】

【課題を解決するための手段】本発明のリセット方法
は、システムに内装され、各々リセット回路を備えた第
１および第２マイクロコンピューターの自動リセット方
法であって、前記第２マイクロコンピューターから各々
固定された保持時間を有するストローブ信号を周期的に
発生する段階と；各々の前記ストローブ（ｓｔｒｏｂ
ｅ）信号に応じて、前記第１マイクロコンピューターか
ら予め決定された数のシフトクロックパルスを発生させ
て、前記各々のストローブ信号の保持時間のあいだに前
記２台のマイクロコンピューター間で所定数のデータ伝
送が行われるようにする段階と；前記第１マイクロコン
ピューターが与えられた時間のあいだ前記ストローブ信
号を一つも受信しなかったとき、前記第１マイクロコン
ピューターから前記第２マイクロコンピューターをリセ
ットするためのリセット信号を発生する段階と；前記第
２マイクロコンピューターが予め決定された数のシフト
クロックパルスを受信しなかったとき、前記第２マイク
ロコンピューターから前記第１マイクロコンピューター
をリセットするための第２リセット信号を発生する段階
を含むことを特徴としている。

【００１２】

【実施例】以下、添付図面を参照しながら本発明のリセ
ット方法について詳細に説明する。

【００１３】図１は、本発明の自動リセット方法が具現
されうる相互結合されたマイクロコンピューターＡおよ
びＢの一実施例を示したブロックダイアグラムである。

【００１４】この相互結合された２台のマイクロコンピ
ューターは、いずれかのシステムまたは装置（図示せ
ず）に装着されて、このシステムまたは装置を制御する
ために用いられる。かかる装置は、たとえば、ビデオカ
セットレコーダーであることもできる。このばあい、マ
イクロコンピューターＡは、使用者との対話、すなわち
ち、入力キーなどにより入力された使用者の命令を受信
し、現在の動作モードおよび他の関連情報をディスプレ
ーするのに用いられる。また、マイクロコンピューター
Ａは使用者の命令、たとえば、再生命令、停止命令など
を制御しうる。一方、マイクロコンピューターＢは、た
とえば、ドラムモーター、駆動信号、キャプスタンモー
ター駆動信号、オートトラッキング回路のための信号な
どの信号を発生して当該制御ステップが行われる。かか
る構成において、マイクロコンピューターＡおよびＢの
あいだのデータの伝送、すなわち、データの交換は直列
伝送の手段により行われる。

【００１５】図１に示されるように、マイクロコンピュ
ーターＡからの直列データ出力ポートＳＯは、マイクロ
コンピューターＢの直列データ入力ポートＳＩに取り付
けられ、マイクロコンピューターＢからの直列データ出
力ポートＳＯは、マイクロコンピューターＡの直列デー
タ入力ポートＳＩに取り付けられる。ストローブ信号Ｒ
ＥＡＤＹは、マイクロコンピューターＢの出力ポートＰ
Ｂ１からマイクロコンピューターＡの入力ポートＰＡ１
に供給され、マイクロコンピューターＡのシフトクロッ
ク（ｓｈｉｆｔ ｃｌｏｃｋ）出力ポートＣＬＫＡは、
マイクロコンピュータＢのシフトクロック入力ポートＣ
ＬＫＢに取り付けられる。

【００１６】本発明によると、マイクロコンピューター
Ｂは、各々論理０（“ロー”とも呼ばれる）の値と一定
の保持時間を有するストローブ信号を周期的に発生し、
各ストローブ信号ＲＥＡＤＹは、マイクロコンピュータ
ーＡにより検出または受信されたとき、マイクロコンピ
ューターＡが既に決定された数のシフトクロックパルス
を発生させて、マイクロコンピューターＡとＢのあいだ
で所定数のデータの伝送が前記ストローブ信号ＲＥＡＤ
Ｙの保持時間のあいだ行われる。かかるデータ伝送の方
法は、与えられた応用を行うことにおいて、比較的多数
のデータ伝送が周期的に要請されるとき、とくに、有用
である。

【００１７】図１は、また二つのリセット回路ＲＣＡお
よびＲＣＢを示している。リセット回路ＲＣＡは、マイ
クロコンピューターＢの出力ポートＰＢ２からの論理１
（“ハイ”とも呼ばれる）信号に応じて、マイクロコン
ピューターＡを強制的にリセットしうる。これと同様
に、リセット回路ＲＣＢはマイクロコンピューターＡの
出力ポートＰＡ２からの論理１信号に応じて、マイクロ
コンピューターＢを強制的にリセットしうる。また、リ
セット回路ＲＣＡおよびＲＣＢは、電源のターンオンの
とき、初期リセット回路として作用しうる。かかるリセ
ット回路の例は、本明細書で言及した松田の米国特許第
４，７７５，９９６号明細書にも見られる。

【００１８】図１には示されていないが、マイクロコン
ピューターＡおよびＢは各々タイマーＡおよびＢを有す
る。各タイマーは、ダウンカウントタイマーであって、
初期値が設定されうるリロードラッチ（ｒｅｌｏａｄ
ｌａｔｃｈ）を備える。タイマーが“０”になると、当
該マイクロコンピューターに内部割り込み信号が発生さ
れ、前記リロードラッチの値が次のクロックパルス発生
時に再びロードされる。

【００１９】図２は、マイクロコンピューターＡおよび
Ｂの直列伝送の手段を示すが、各々直列シフトレジスタ
ーを含む。シフトレジスターは示されたとおり、１６ビ
ットシフトレジスターであってもよい。図示されてはい
ないが、各シフトレジスターは当該マイクロコンピュー
ター内で内部バス線を通じてアキュムレータ（ａｃｃｕ
ｍｕｌａｔｏｒ）に取り付ける。データは伝送のために
アキュムレータからシフトレジスターへ設定されえ、ま
たシフトレジスターからアキュムレータまで伝送されう
る。シフトレジスターはマイクロコンピューターＡから
発生したシフトクロックパルスＣＬＫに同期して作動す
る。図３は、直列データ伝送などのタイミングチャート
を示す。前述したとおり、マイクロコンピューターＡと
Ｂのあいだで所定数のデータの伝送が各々のストローブ
信号ＲＥＡＤＹの保持時間のあいだに行われる。

【００２０】図４には、本発明の方法の一実施例を示し
たフローチャートが示されている。まず、マイクロコン
ピューターＡを参照すれば、電源を入れるとブロック１
０１から論理０が出力ポートＰＡ２に設定されて、意図
されなかったマイクロコンピューターＢのリセットを防
止する。ブロック１０２および１０３で、論理１および
“０”が変数ＰＡ１ ＯＬＤおよびＣＯＵＮＴＥＲ Ａ
に各々初期値として設定される。ＰＡ１ ＯＬＤは入力
ポートＰＡ１から直前に入力された値を貯蔵するに役立
つ。ＣＯＵＮＴＥＲ ＡはマイクロコンピューターＡの
タイマーＡから発生される割り込みの数を計数する。前
記のごとく、タイマーＡが“０”になるとき、すなわ
ち、タイマーＡに初期に設定された所定時間（ＴＡ）が
経過するごとに、内部割り込みが発生する。また、ＣＯ
ＵＮＴＥＲ Ａは後述するごとく、各々のストローブ信
号ＲＥＡＤＹが検出されるごとにクリアされる。ブロッ
ク１０４で既に設定された時間（ＴＡ）がタイマーＡに
設定される。

【００２１】ブロック１０５で、たとえば、マイクロコ
ンピューターＡおよびＢを備えた装置の一部の制御に関
連された他のプロセスが行われる。ブロック１０５で行
われるプロセスはマイクロコンピューターＢからストロ
ーブ信号ＲＥＡＤＹが発生される前に完了するように設
定される。したがって、マイクロコンピューターＡはマ
イクロコンピューターＢに次いで発生されるストローブ
信号ＲＥＡＤＹを初期に検出しうる。ブロック１０６
で、入力ポートＰＡ１の現在値が変数ＰＡ１ ＣＵＲＲ
ＥＮＴに入力される。そののち、決定ブロック１０７
で、ＰＡ１ ＣＵＲＲＥＮＴがＰＡ１ ＯＬＤと同じで
あるかが検査される。同一であれば、まずブロック１０
８で次の検査のために、ＰＡ１ ＣＵＲＲＥＮＴ値をＰ
Ａ１ ＯＬＤに設定したのち、流れはブロック１０９へ
進行する。決定ブロック１０９で、ＣＯＵＮＴＥＲ Ａ
が定数ＴＨＲＥＳＨＡ以内であるかが検査される。ＣＯ
ＵＮＴＥＲ ＡがＴＨＲＥＳＨＡ以内であれば、流れは
ブロック１０６へ進行して繰り返す。しかし、ＣＯＵＮ
ＴＥＲ ＡがＴＨＲＥＳＨＡを超過するばあいには、本
発明によりストローブ信号ＲＥＡＤＹに異常、すなわ
ち、最小限（（タイマーＡに初期に設定された所定時間
（ＴＡ））＊（ＴＨＲＥＳＨＡ）により決定される時間
のあいだストローブ信号ＲＥＡＤＹが発生しなかったと
決定する。本発明によると、これはマイクロコンピュー
ターが正しく動作していないことを示す。したがって、
ブロック１１０でマイクロコンピューターＡは出力ポー
トＰＡ２に論理１を設定してマイクロコンピューターＢ
をリセットする。そののち、流れはブロック１０１へ進
行して繰り返す。

【００２２】一方、ブロック１０７でＰＡ１ ＣＵＲＲ
ＥＮＴおよびＰＡ１ ＯＬＤが同一でなければ、ブロッ
ク１１１で次の検査のためにＰＡ１ ＣＵＲＲＥＮＴ値
をＰＡ１ ＯＬＤに設定したのち、流れはブロック１１
２へ進行する。ブロック１１２では再びＰＡ１ ＣＵＲ
ＲＥＮＴが論理０であるかを検査する。ＰＡ１ ＣＵＲ
ＲＥＮＴが論理０であるばあい、これはマイクロコンピ
ューターＢからストローブ信号ＲＥＡＤＹが発生された
ことを意味し、本発明によると、マイクロコンピュータ
ーＢが適切に動作していることを示す。したがって、ブ
ロック１１３でＣＯＵＮＴＥＲ Ｂがクリアされ、ブロ
ック１１４でマイクロコンピューターＡは既に設定され
た数のシフトクロックパルスを発生してマイクロコンピ
ューターＡおよびＢのあいだで前記ストローブ信号の保
持時間のあいだに所定数のデータの伝送が行われること
にする。そののち、流れはブロック１０６へ進行してそ
れから繰り返して行われる。しかし、ブロック１１２で
ＰＡ１ ＣＵＲＲＥＮＴが論理０でないばあい、これは
ストローブ信号ＲＥＡＤＹがターンオフされたことを示
し、したがって、流れはブロック１０５へ進行して他の
プロセスを行う。

【００２３】結果的に、前記他の機能のプロセスとデー
タ伝送プロセスは図３に示されたとおり、交互に繰り返
して行う。

【００２４】マイクロコンピューターＢと関連して説明
すれば、電源を入れたのち、ブロック２０１で論理０が
出力ポートＰＢ２に設定されて、意図されなかったマイ
クロコンピューターＡのリセットを防止する。ブロック
２０２および２０３で、変数ＣＯＵＮＴＥＲ Ｂおよび
ＣＯＵＮＴＥＲ Ｃは“０”へ初期化される。ＣＯＵＮ
ＴＥＲ Ａのばあいと同様に、ＣＯＵＮＴＥＲ Ｂおよ
びＣＯＵＮＴＥＲ ＣはマイクロコンピューターＢのタ
イマーＢからの割り込みの回数を計数する。タイマーＢ
が“０”になるとき、すなわち、タイマーＢに初期に設
定された所定の時間（ＴＢ）が経過するごとに、内部割
り込みが発生する。また、ＣＯＵＮＴＥＲ Ｂは、マイ
クロコンピューターＡからマイクロコンピューターＢの
受信されたいずれかのストローブ信号ＲＥＡＤＹに応じ
て、そのストローブ信号ＲＥＡＤＹの保持時間のあいだ
に所定の数のクロックパルスが発生したばあいクリアさ
れる。一方、ＣＯＵＮＴＥＲ Ｃは、また各々のストロ
ーブ信号ＲＥＡＤＹのターンオンおよびターンオフ時間
を示すのに役立つ。すなわち、ＣＯＵＮＴＥＲ Ｃがた
とえば、Ｎに至ったとき、出力ポートＰＢ１にはストロ
ーブ信号ＲＥＡＤＹが設定され、この信号はＣＯＵＮＴ
ＥＲ ＣがＮ＋Ｍ（このばあい、Ｍはストローブ信号Ｒ
ＥＡＤＹの保持時間）に至るまで保持される。ＣＯＵＮ
ＴＥＲ ＣがＮ＋Ｍに至ったばあいには、ＣＯＵＮＴＥ
Ｒ Ｃの値は“０”にクリアされ、ＣＯＵＮＴＥＲ Ｃ
の計数動作はさらに始まる。結果的に、マイクロコンピ
ューターＢにより一列のストローブ信号ＲＥＡＤＹが図
３に示されたとおり発生する。ブロック２０４で、所定
の時間（ＴＢ）がタイマーＢにより設定される。ブロッ
ク２０５で、出力ポートＰＢ１は初期値、即ち、論理１
と設定される。

【００２５】そののち、ブロック２０６で、ＣＯＵＮＴ
ＥＲ ＣがＮと同一であるかが検査される。Ｎと同一で
あれば、ブロック２０７で論理０、すなわち、ストロー
ブ信号ＲＥＡＤＹが出力ポートＰＢ１にセットされる。
そののち、ブロック２０８では、マイクロコンピュータ
ーＡからの所定数のシフトクロックパルスに同期され
て、マイクロコンピューターＡとＢのあいだで所定数の
データ伝送が前記ストローブ信号ＲＥＡＤＹの保持時間
のあいだに行われるように設定される。そののち、ブロ
ック２０９で、前記ストローブ信号ＲＥＡＤＹに応じて
マイクロコンピューターＡから所定数のシフトクロック
が前記ストローブ信号ＲＥＡＤＹの保持時間のあいだに
発生されたか否かが検査される。所定数のシフトクロッ
クが発生したら、マイクロコンピューターＡは正常に動
作していることと認められて、ブロック２１０でＣＯＵ
ＮＴＥＲ Ｂがクリアされ、そののち、流れは２０６へ
進行して繰り返される。しかし、所定数のシフトクロッ
クが発生しなかったら、ブロック２１１でＣＯＵＮＴＥ
Ｒ Ｂが定数ＴＨＲＥＳＨＢより大きいか否かがさらに
検査される。ＣＯＵＮＴＥＲ ＢがＴＨＲＥＳＨＢ以内
であれば、流れはブロック２０６へ進行して繰り返され
る。ＣＯＵＮＴＥＲ ＢがＴＨＲＥＳＨＢより大きけれ
ば、本発明によりシフトクロックに異常がある、すなわ
ち、マイクロコンピューターＡが（（タイマーＢに最初
に設定された所定時間（ＴＢ））＊（ＴＨＲＥＳＨ
Ｂ））により決定される時間のあいだ、そのような所定
数のシフトクロックパルスを一つも発生しなかったと決
定される。したがって、ＣＯＵＮＴＥＲ ＢがＴＨＲＥ
ＳＨＢより大きければ、ブロック２１２でマイクロコン
ピューターＢは出力ポートＰＢ２に論理１を設定してマ
イクロコンピューターＡをリセットする。リセットの動
作ののち、流れはブロック２０１へ進行して最初から繰
り返す。

【００２６】一方、ブロック２０６でＣＯＵＮＴＥＲ
ＣがＮでなければ、ブロック２１３でＣＯＵＮＴＥＲ
ＣがＮ＋Ｍと同一であるかがさらに検査される。同一で
あれば、ブロック２１４で論理１が出力ポートＰＢ１に
設定される。そののち、ブロック２１５でＣＯＵＮＴＥ
Ｒ Ｃがクリアされる。ブロック２１６では、たとえ
ば、マイクロコンピューターＡおよびＢを備えた装置の
他の部分の制御を行うプロセスが行われる。ブロック２
１６で行われるプロセスは次のストローブ信号ＲＥＡＤ
Ｙが発生される前、完了するように設定される。ブロッ
ク２１６ののち、流れはブロック２０６へ進行して繰り
返される。しかし、ブロック２１３でＣＯＵＮＴＥＲ
ＣがＮ＋Ｍでなければ、流れは直接ブロック２０６へ進
行する。

【００２７】次に、マイクロコンピューターＡおよびＢ
で行われる各割り込みルーティンをより詳細に説明す
る。マイクロコンピューターＡにおいて、マイクロコン
ピューターＡのタイマーＡが“０”に至るごとに、内部
割り込みが発生してマイクロコンピューターＡの割り込
みルーティンが開始する。そののち、ブロック３０１で
ＣＯＵＮＴＥＲ Ａが１だけ増加され、フローは割り込
みルーティンを抜け出る。その結果、タイマーＡに初期
に設定された所定時間（ＴＡ）が経過するごとに、ＣＯ
ＵＮＴＥＲ Ａは１だけ増加する。これと同様に、マイ
クロコンピューターＢの割り込みルーティンで、タイマ
ーＢに初期に設定された所定時間（ＴＢ）が経過するご
とに、ＣＯＵＮＴＥＲ ＢおよびＣＯＵＮＴＥＲ Ｃは
ブロック４０１および４０２で１だけ増加する。したが
って、計数器であるＣＯＵＮＴＥＲ Ａ、ＣＯＵＮＴＥＲ
ＢおよびＣＯＵＮＴＥＲ Ｃは時間の推移を記録しう
る。

【００２８】

【発明の効果】以上説明したとおり、本発明の相互結合
された２台のマイクロコンピューターのためのリセット
方法は、いずれか一つのコンピューターのストローブ信
号により所定数のデータの伝送が行われる伝送方法を採
用した相互結合された２台のマイクロコンピューターに
おいて、迅速に２台のコンピューター中、いずれか一つ
の異常を検出して異常があるコンピューターをリセット
しうる。

【図面の簡単な説明】

【図１】本発明の自動リセット方法を具現しうる２台の
相互結合されたマイクロコンピューターのブロックダイ
アグラムである。

【図２】各々マイクロコンピューターＡおよびＢのシフ
トレジスターを備えた直列伝送の手段の連結状態を示し
た図である。

【図３】本発明による直列データ伝送のタイミングチャ
ートである。

【図４】本発明の方法による自動リセット方法の実施例
を示したフローチャートである。

【図５】本発明の方法による自動リセット方法の実施例
を示したフローチャートである。

【図６】本発明の方法による自動リセット方法の実施例
を示したフローチャートである。

【符号の説明】

ＲＥＡＤＹ ストローブ信号 ＣＬＫ クロックパルス ＤＡＴＡ データ ＰＡ１、ＳＩ、ＣＬＫＢ 入力ポート ＰＢ１、ＳＯ、ＣＬＫＡ、 ＰＡ２、ＰＢ２ 出力ポート ＲＣＡ マイクロコンピューターＡのリセット回路 ＲＣＢ マイクロコンピューターＢのリセット回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 システムに内装され、各々リセット回路
   を備えた第１および第２マイクロコンピューターの自動
   リセット方法であって、 前記第２マイクロコンピューターから各々固定された保
   持時間を有するストローブ信号を周期的に発生する段階
   と；各々の前記ストローブ信号に応じて、前記第１マイ
   クロコンピューターから予め決定された数のシフトクロ
   ックパルスを発生させて、前記各々のストローブ信号の
   保持時間のあいだに前記２台のマイクロコンピューター
   間で所定数のデータ伝送が行われるようにする段階と；
   前記第１マイクロコンピューターが与えられた時間のあ
   いだ前記ストローブ信号を一つも受信しなかったとき、
   前記第１マイクロコンピューターから前記第２マイクロ
   コンピューターをリセットするためのリセット信号を発
   生する段階と；前記第２マイクロコンピューターが予め
   決定された数のシフトクロックパルスを受信しなかった
   とき、前記第２マイクロコンピューターから前記第１マ
   イクロコンピューターをリセットするための第２リセッ
   ト信号を発生する段階を含む、相互結合された２台のマ
   イクロコンピューターのリセット方法。
2. 【請求項２】 各々リセット回路を有する第１および第
   ２マイクロコンピューターならびに自動制御手段を備え
   ており、該自動制御手段が、 前記第２マイクロコンピューターから各々固定された保
   持時間を有するストローブ信号を周期的に発生し；各々
   の前記ストローブ信号に応じて、前記第１マイクロコン
   ピューターから予め決定された数のシフトクロックパル
   スを発生させて前記各々のストローブ信号の保持時間の
   あいだに前記２台のマイクロコンピューター間で所定数
   のデータ伝送が行われるようにし；前記第１マイクロコ
   ンピューターが与えられた時間のあいだ前記ストローブ
   信号を一つも受信しなかったとき、前記第２マイクロコ
   ンピューターから第２マイクロコンピューターをリセッ
   トするためのリセット信号を発生し；前記第２マイクロ
   コンピューターが予め決定された数のシフトクロックパ
   ルスを受信しなかったとき、前記第２マイクロコンピュ
   ーターから前記第１マイクロコンピューターをリセット
   するための第２リセット信号を発生し；前記２台のマイ
   クロコンピューターをリセットするよう構成されてなる
   システム。