JP2001331440A - データ受信処理装置 - Google Patents
データ受信処理装置Info
- Publication number
- JP2001331440A JP2001331440A JP2000149920A JP2000149920A JP2001331440A JP 2001331440 A JP2001331440 A JP 2001331440A JP 2000149920 A JP2000149920 A JP 2000149920A JP 2000149920 A JP2000149920 A JP 2000149920A JP 2001331440 A JP2001331440 A JP 2001331440A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- data reception
- dma
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 外部からの送信データをメモリに転送するた
めのデータ受信処理装置において転送効率を向上する。 【解決手段】 ＤＭＡ部２が、送信データをバースト単
位毎にまとめ、バースト転送によってメモリ３に保存す
る。タイマ２８を備え、受信バイト数がシステムのバー
スト数に達しなくともタイマ２８のタイムアップにより
データをバースト転送する。これにより、メモリへのア
クセス回数を減らす。すなわち、本装置では、転送数が
決まってなく、かつ１回のデータ受信バイト数がシステ
ムのバースト転送数と異なるデータを受信するようにな
っており、バースト単位で効率よくデータ転送の処理を
行う。
めのデータ受信処理装置において転送効率を向上する。 【解決手段】 ＤＭＡ部２が、送信データをバースト単
位毎にまとめ、バースト転送によってメモリ３に保存す
る。タイマ２８を備え、受信バイト数がシステムのバー
スト数に達しなくともタイマ２８のタイムアップにより
データをバースト転送する。これにより、メモリへのア
クセス回数を減らす。すなわち、本装置では、転送数が
決まってなく、かつ１回のデータ受信バイト数がシステ
ムのバースト転送数と異なるデータを受信するようにな
っており、バースト単位で効率よくデータ転送の処理を
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、データ受信処理装
置に関し、より詳細には、外部から送信されてくるデー
タをメモリにＤＭＡバースト転送するためのデータ受信
処理装置に関する。
置に関し、より詳細には、外部から送信されてくるデー
タをメモリにＤＭＡバースト転送するためのデータ受信
処理装置に関する。
【０００２】
【従来の技術】従来、パソコンやワークステーション等
の端末装置とプリンタとをネットワーク接続してなる印
刷システムが利用されている。そして、このようなシス
テムにおいて、プリンタが受信した印刷データをメモリ
に高速転送するために、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
ｏｒｙ Ａｃｃｅｓｓ）転送技術を用いている。ＤＭＡ
を用いれば、内部メモリと外部の周辺装置との間で、Ｃ
ＰＵを介することなくデータの転送を行えるので、ＣＰ
Ｕの処理（ソフト処理）を軽減できる。
の端末装置とプリンタとをネットワーク接続してなる印
刷システムが利用されている。そして、このようなシス
テムにおいて、プリンタが受信した印刷データをメモリ
に高速転送するために、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍ
ｏｒｙ Ａｃｃｅｓｓ）転送技術を用いている。ＤＭＡ
を用いれば、内部メモリと外部の周辺装置との間で、Ｃ
ＰＵを介することなくデータの転送を行えるので、ＣＰ
Ｕの処理（ソフト処理）を軽減できる。
【０００３】特開平１０−３２６２４７号公報に記載の
発明において課題として提示しているように、データ転
送はハードウェアが処理するが、受信データの解析は、
ソフトウェアにて行うため、一定量のデータ受信毎にハ
ードウェア（ＤＭＡ）がソフトウェア（ＣＰＵ）に対し
て割り込みを発生したり、ソフトウェアが一定時間毎に
ハードウェアを調べる（ポーリング）処理を従来技術と
して実施していた。しかしながら、上記の方法ではソフ
トウェアで一定時間毎にハードウェアの状態を監視しな
くてはならないので、ＣＰＵの処理が煩雑となり、プリ
ンタ全体の処理能力を低下させてしまう。
発明において課題として提示しているように、データ転
送はハードウェアが処理するが、受信データの解析は、
ソフトウェアにて行うため、一定量のデータ受信毎にハ
ードウェア（ＤＭＡ）がソフトウェア（ＣＰＵ）に対し
て割り込みを発生したり、ソフトウェアが一定時間毎に
ハードウェアを調べる（ポーリング）処理を従来技術と
して実施していた。しかしながら、上記の方法ではソフ
トウェアで一定時間毎にハードウェアの状態を監視しな
くてはならないので、ＣＰＵの処理が煩雑となり、プリ
ンタ全体の処理能力を低下させてしまう。
【０００４】そこで、特開平１０−３２６２４７号公報
に記載のＤＭＡでは、印刷データの受信が所定時間以上
継続して停止している場合（タイムアップ）、印刷デー
タに代えて、ゼロクリアデータ（ブランクデータ）を転
送するように設定されている。すなわち、この構成で
は、ゼロクリアデータによって転送量を補うことで、Ｃ
ＰＵにデータの終了を検知させるようになっている。
に記載のＤＭＡでは、印刷データの受信が所定時間以上
継続して停止している場合（タイムアップ）、印刷デー
タに代えて、ゼロクリアデータ（ブランクデータ）を転
送するように設定されている。すなわち、この構成で
は、ゼロクリアデータによって転送量を補うことで、Ｃ
ＰＵにデータの終了を検知させるようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
特開平１０−３２６２４７号公報に記載のＤＭＡでは、
印刷データに代えてゼロクリアデータを転送するため、
メモリ内にゼロクリアデータが記憶されることになる。
このため、転送終了以外の原因でタイムアップした場
合、単純に転送を再開すると、印刷データ中にゼロクリ
アデータが混入してしまう。従って、ゼロクリアデータ
を上書きするように転送を行う必要があるが、この場合
には、メモリのアドレスをゼロクリアデータの分だけ調
節する必要があり、処理が煩雑となる。
特開平１０−３２６２４７号公報に記載のＤＭＡでは、
印刷データに代えてゼロクリアデータを転送するため、
メモリ内にゼロクリアデータが記憶されることになる。
このため、転送終了以外の原因でタイムアップした場
合、単純に転送を再開すると、印刷データ中にゼロクリ
アデータが混入してしまう。従って、ゼロクリアデータ
を上書きするように転送を行う必要があるが、この場合
には、メモリのアドレスをゼロクリアデータの分だけ調
節する必要があり、処理が煩雑となる。
【０００６】また、上記のＤＭＡでは、バス単位でデー
タ転送を行うように設定されている。このため、ＳＤＲ
ＡＭ等のバースト転送可能なメモリにデータ転送を行う
場合には、アクセス効率が悪くなるという問題もある。
タ転送を行うように設定されている。このため、ＳＤＲ
ＡＭ等のバースト転送可能なメモリにデータ転送を行う
場合には、アクセス効率が悪くなるという問題もある。
【０００７】本発明は、上述のごとき実情に鑑みてなさ
れたものであり、外部から送信されてくるデータをメモ
リに転送するためのデータ受信処理装置において、
（１）バースト転送を行うことで転送効率を向上するこ
と、（２）受信バイト数とＤＭＡのバースト転送バイト
数が異なる場合のＤＭＡバースト転送を可能にするこ
と、（３）バースト数に満たない半端なデータの転送を
可能にすること、をその主な目的とする。
れたものであり、外部から送信されてくるデータをメモ
リに転送するためのデータ受信処理装置において、
（１）バースト転送を行うことで転送効率を向上するこ
と、（２）受信バイト数とＤＭＡのバースト転送バイト
数が異なる場合のＤＭＡバースト転送を可能にするこ
と、（３）バースト数に満たない半端なデータの転送を
可能にすること、をその主な目的とする。
【０００８】
【課題を解決するための手段】本発明は、以下の技術手
段より構成される。本発明の第１の技術手段は、外部か
ら送信されてくるデータを受信しメモリに転送するため
のデータ受信処理装置であって、該データ受信処理装置
は、データをバースト転送単位で蓄積するためのデータ
受信バッファ手段と、該データ受信バッファ手段に蓄積
されたデータをバースト転送可能なＤＭＡ転送手段と、
前記データ受信バッファ手段に所定時間データ受信がな
いことを管理するタイマ手段と、前記データ受信バッフ
ァ手段に蓄積されているデータ量を測定するバッファ有
効カウント手段と、ＤＭＡ転送後に新規で前記データ受
信バッファ手段に入ったデータ量を測定する受信カウン
ト手段と、ＤＭＡデータ転送数を管理するＤＭＡ転送数
カウント手段と、前記の各手段を統合制御する制御手段
とを有し、受信したデータを前記メモリにＤＭＡバース
ト転送を行うことを特徴としたものである。
段より構成される。本発明の第１の技術手段は、外部か
ら送信されてくるデータを受信しメモリに転送するため
のデータ受信処理装置であって、該データ受信処理装置
は、データをバースト転送単位で蓄積するためのデータ
受信バッファ手段と、該データ受信バッファ手段に蓄積
されたデータをバースト転送可能なＤＭＡ転送手段と、
前記データ受信バッファ手段に所定時間データ受信がな
いことを管理するタイマ手段と、前記データ受信バッフ
ァ手段に蓄積されているデータ量を測定するバッファ有
効カウント手段と、ＤＭＡ転送後に新規で前記データ受
信バッファ手段に入ったデータ量を測定する受信カウン
ト手段と、ＤＭＡデータ転送数を管理するＤＭＡ転送数
カウント手段と、前記の各手段を統合制御する制御手段
とを有し、受信したデータを前記メモリにＤＭＡバース
ト転送を行うことを特徴としたものである。
【０００９】本発明の第２の技術手段は、第１の技術手
段において、前記制御手段は、前記データ受信バッファ
手段に蓄積されたデータが前記バースト転送単位となっ
たときに、全データを前記メモリに対してＤＭＡバース
ト転送するよう指示することを特徴としたものである。
段において、前記制御手段は、前記データ受信バッファ
手段に蓄積されたデータが前記バースト転送単位となっ
たときに、全データを前記メモリに対してＤＭＡバース
ト転送するよう指示することを特徴としたものである。
【００１０】本発明の第３の技術手段は、第１の技術手
段において、前記制御手段は、前記データ受信バッファ
手段のデータが前記バースト転送単位に達していなくて
も、前記タイマ手段のタイムアップにより、前記データ
を前記メモリに対してＤＭＡバースト転送するよう指示
することを特徴としたものである。
段において、前記制御手段は、前記データ受信バッファ
手段のデータが前記バースト転送単位に達していなくて
も、前記タイマ手段のタイムアップにより、前記データ
を前記メモリに対してＤＭＡバースト転送するよう指示
することを特徴としたものである。
【００１１】本発明の第４の技術手段は、第２又は第３
の技術手段において、前記制御手段は、前記バースト転
送単位に達してからＤＭＡバースト転送を行った場合
は、前記バッファ有効カウント手段のバッファ有効カウ
ンタをリセットする一方、前記タイマ手段のタイムアッ
プによりＤＭＡバースト転送を行った場合は、前記バッ
ファ有効カウンタの値を保持するよう指示することを特
徴としたものである。
の技術手段において、前記制御手段は、前記バースト転
送単位に達してからＤＭＡバースト転送を行った場合
は、前記バッファ有効カウント手段のバッファ有効カウ
ンタをリセットする一方、前記タイマ手段のタイムアッ
プによりＤＭＡバースト転送を行った場合は、前記バッ
ファ有効カウンタの値を保持するよう指示することを特
徴としたものである。
【００１２】本発明の第５の技術手段は、第３の技術手
段において、前記制御手段は、前記タイマ手段のタイム
アップによりＤＭＡバースト転送を行った場合、当該デ
ータ受信処理装置を含む装置におけるＣＰＵに対してイ
ンタラプトを発生させることを特徴としたものである。
段において、前記制御手段は、前記タイマ手段のタイム
アップによりＤＭＡバースト転送を行った場合、当該デ
ータ受信処理装置を含む装置におけるＣＰＵに対してイ
ンタラプトを発生させることを特徴としたものである。
【００１３】本発明の第６の技術手段は、第２又は第３
の技術手段において、前記ＤＭＡ転送数カウント手段の
ＤＭＡ転送数カウンタは、ＤＭＡバースト転送した中の
有効バイト数を示すことを特徴としたものである。
の技術手段において、前記ＤＭＡ転送数カウント手段の
ＤＭＡ転送数カウンタは、ＤＭＡバースト転送した中の
有効バイト数を示すことを特徴としたものである。
【００１４】本発明の第７の技術手段は、第１の技術手
段において、前記制御手段は、バースト転送終了後、前
記タイマ手段をリセットするように設定されていること
を特徴としたものである。
段において、前記制御手段は、バースト転送終了後、前
記タイマ手段をリセットするように設定されていること
を特徴としたものである。
【００１５】本発明の第８の技術手段は、第１の技術手
段において、当該データ受信処理装置を含む装置におけ
るＣＰＵが前記タイマ手段にＮＵＬＬ設定し、該タイマ
手段がＮＵＬＬをロードしたとき、該タイマ手段は、停
止したことを前記制御手段に示し、該制御手段は、前記
ＤＭＡ転送手段に転送処理の停止を指示することを特徴
としたものである。
段において、当該データ受信処理装置を含む装置におけ
るＣＰＵが前記タイマ手段にＮＵＬＬ設定し、該タイマ
手段がＮＵＬＬをロードしたとき、該タイマ手段は、停
止したことを前記制御手段に示し、該制御手段は、前記
ＤＭＡ転送手段に転送処理の停止を指示することを特徴
としたものである。
【００１６】本発明の第９の技術手段は、第１の技術手
段において、前記制御手段が前記ＤＭＡ転送手段のＤＭ
ＡコントローラよりＤＭＡの終了通知を受けた場合、前
記制御手段は、前記タイマ手段にタイマ処理の停止を指
示することを特徴としたものである。
段において、前記制御手段が前記ＤＭＡ転送手段のＤＭ
ＡコントローラよりＤＭＡの終了通知を受けた場合、前
記制御手段は、前記タイマ手段にタイマ処理の停止を指
示することを特徴としたものである。
【００１７】本発明の第１０の技術手段は、第３の技術
手段において、前記制御手段は、前記バースト転送単位
に達していないときにＤＭＡバースト転送を行った場
合、前記バッファ有効カウント手段のバッファ有効カウ
ンタの値を保持し、前記データ受信バッファ手段内の転
送したデータを消去せず、新規で送信されたデータを既
存のデータにつなげて前記データ受信バッファ手段に蓄
積することを特徴としたものである。
手段において、前記制御手段は、前記バースト転送単位
に達していないときにＤＭＡバースト転送を行った場
合、前記バッファ有効カウント手段のバッファ有効カウ
ンタの値を保持し、前記データ受信バッファ手段内の転
送したデータを消去せず、新規で送信されたデータを既
存のデータにつなげて前記データ受信バッファ手段に蓄
積することを特徴としたものである。
【００１８】本発明の第１１の技術手段は、第３又は第
１０の技術手段において、前記制御手段は、前記バース
ト転送単位に達していないときにＤＭＡバースト転送を
行った場合、転送先アドレスを直前にバースト転送を開
始した転送先アドレスに戻すことを特徴としたものであ
る。
１０の技術手段において、前記制御手段は、前記バース
ト転送単位に達していないときにＤＭＡバースト転送を
行った場合、転送先アドレスを直前にバースト転送を開
始した転送先アドレスに戻すことを特徴としたものであ
る。
【００１９】
【発明の実施の形態】図１は、本発明の一実施形態にか
かるプリンタ（本プリンタ）の構成を示すブロック図で
ある。本プリンタは、パーソナルコンピュータ等の外部
装置１から送信される画像データを印刷するものであ
り、図１に示すように、ＤＭＡ部２，メモリ３，ＣＰＵ
４，ＲＯＭ５，プリント部６を備えた構成である。
かるプリンタ（本プリンタ）の構成を示すブロック図で
ある。本プリンタは、パーソナルコンピュータ等の外部
装置１から送信される画像データを印刷するものであ
り、図１に示すように、ＤＭＡ部２，メモリ３，ＣＰＵ
４，ＲＯＭ５，プリント部６を備えた構成である。
【００２０】メモリ３は、外部装置１から送信された画
像データを記憶するためのものである。プリント部６
は、メモリ３に記憶された画像データに応じてトナー像
を生成し、これをシート（記録用紙）に転写して外部に
排出するプリントエンジンである。ＲＯＭ５は、ＣＰＵ
４の使用するプログラムを記憶するためのメモリであ
る。ＤＭＡ部２は、セントロインタフェース等を介して
外部装置１から送信された画像データをバースト単位毎
に転送を行い、メモリ３に記憶させるためのものであ
る。このＤＭＡ部２については後述する。
像データを記憶するためのものである。プリント部６
は、メモリ３に記憶された画像データに応じてトナー像
を生成し、これをシート（記録用紙）に転写して外部に
排出するプリントエンジンである。ＲＯＭ５は、ＣＰＵ
４の使用するプログラムを記憶するためのメモリであ
る。ＤＭＡ部２は、セントロインタフェース等を介して
外部装置１から送信された画像データをバースト単位毎
に転送を行い、メモリ３に記憶させるためのものであ
る。このＤＭＡ部２については後述する。
【００２１】ＣＰＵ４は、上記の各部材を制御して画像
データの印刷処理を実行する、本プリンタにおける中枢
部である。すなわち、ＣＰＵ４は、ＤＭＡ部２を制御し
て、画像データをメモリ３に記憶させる。そして、プリ
ント部６を制御して、メモリ３内の画像データをシート
に印刷させるように設定されている。また、ＣＰＵ４
は、画像データに対して所定の画像処理を行う機能も有
している。
データの印刷処理を実行する、本プリンタにおける中枢
部である。すなわち、ＣＰＵ４は、ＤＭＡ部２を制御し
て、画像データをメモリ３に記憶させる。そして、プリ
ント部６を制御して、メモリ３内の画像データをシート
に印刷させるように設定されている。また、ＣＰＵ４
は、画像データに対して所定の画像処理を行う機能も有
している。
【００２２】ここで、本プリンタの特徴的な構成である
ＤＭＡ部２について説明する。ＤＭＡ部２は、外部から
送信されてきた画像データを、メモリ３にバースト転送
するためのものである。すなわち、ＤＭＡ部２は、画像
データを、一旦蓄積し、転送を行うバーストサイズ（本
プリンタでは３２バイト）毎の単位データに区切る。そ
して、メモリ３に対し、単位データをバースト転送する
ように設定されている。図１に示すように、ＤＭＡ部２
は、データ受信バッファ２１，ＤＭＡ転送回路２２，制
御回路２５，バッファ有効カウンタ２６，受信カウンタ
２７，タイマ２８を備えている。
ＤＭＡ部２について説明する。ＤＭＡ部２は、外部から
送信されてきた画像データを、メモリ３にバースト転送
するためのものである。すなわち、ＤＭＡ部２は、画像
データを、一旦蓄積し、転送を行うバーストサイズ（本
プリンタでは３２バイト）毎の単位データに区切る。そ
して、メモリ３に対し、単位データをバースト転送する
ように設定されている。図１に示すように、ＤＭＡ部２
は、データ受信バッファ２１，ＤＭＡ転送回路２２，制
御回路２５，バッファ有効カウンタ２６，受信カウンタ
２７，タイマ２８を備えている。
【００２３】データ受信バッファ２１は、８ビットのパ
ラレルデータとして外部装置１から送信されてくる画像
データを蓄積するための一時的なメモリである。また、
データ受信バッファ２１は、バースト転送分のデータを
蓄積したときに、ＤＭＡ転送回路２２に対してＤＭＡリ
クエストを出力するように設定されている。
ラレルデータとして外部装置１から送信されてくる画像
データを蓄積するための一時的なメモリである。また、
データ受信バッファ２１は、バースト転送分のデータを
蓄積したときに、ＤＭＡ転送回路２２に対してＤＭＡリ
クエストを出力するように設定されている。
【００２４】ＤＭＡ転送回路２２は、データ受信バッフ
ァ２１のＤＭＡリクエストに応じて、データ受信バッフ
ァ２１における３２バイトのデータをメモリ３にバース
ト転送するものである。また、ＤＭＡ転送回路２２の設
定部２４は、転送元（データ受信バッファ２１）および
転送先（メモリ３）のアドレスを設定するものである。
さらに、ＤＭＡ転送回路２２のＤＭＡ転送数カウント手
段としてのＤＭＡ転送数カウンタ２３は、ＤＭＡ転送回
路２２の総転送数（ＤＭＡ転送カウント値）をカウント
するものである。
ァ２１のＤＭＡリクエストに応じて、データ受信バッフ
ァ２１における３２バイトのデータをメモリ３にバース
ト転送するものである。また、ＤＭＡ転送回路２２の設
定部２４は、転送元（データ受信バッファ２１）および
転送先（メモリ３）のアドレスを設定するものである。
さらに、ＤＭＡ転送回路２２のＤＭＡ転送数カウント手
段としてのＤＭＡ転送数カウンタ２３は、ＤＭＡ転送回
路２２の総転送数（ＤＭＡ転送カウント値）をカウント
するものである。
【００２５】バッファ有効カウンタ２６は、バッファ内
に残存している画像データのサイズ（バースト転送によ
って転送されるデータにおける有効データ（不定データ
ではないデータ）のサイズ）をカウントするものであ
る。受信カウンタ２７は、処理の開始直後あるいはバー
スト転送後に、外部装置１からデータ受信バッファ２１
に新たに送信されてくる画像データのサイズをカウント
するものである。
に残存している画像データのサイズ（バースト転送によ
って転送されるデータにおける有効データ（不定データ
ではないデータ）のサイズ）をカウントするものであ
る。受信カウンタ２７は、処理の開始直後あるいはバー
スト転送後に、外部装置１からデータ受信バッファ２１
に新たに送信されてくる画像データのサイズをカウント
するものである。
【００２６】タイマ２８は、本プリンタのクロック信号
に基づいて、ＤＭＡ転送回路２２によるバースト転送が
行われた後、次のバースト転送までの時間を計測するも
のである。タイマ２８の設定部２９は、タイマ２８，分
周比，カウント値をリセットおよびスタートさせるもの
である。なお、本プリンタにおいてタイマ２８は、スタ
ート後、経過時間に基づいてカウント値を初期値Ｔから
０に向かって減少させていくようになっている。そし
て、カウント値が０となったとき（タイムアップ）に、
制御回路２５にその旨を伝達するように設定されてい
る。制御回路２５は、ＤＭＡ部２の各部材を制御してバ
ースト転送を適切に実行するための、ＤＭＡ部２の中枢
部である。
に基づいて、ＤＭＡ転送回路２２によるバースト転送が
行われた後、次のバースト転送までの時間を計測するも
のである。タイマ２８の設定部２９は、タイマ２８，分
周比，カウント値をリセットおよびスタートさせるもの
である。なお、本プリンタにおいてタイマ２８は、スタ
ート後、経過時間に基づいてカウント値を初期値Ｔから
０に向かって減少させていくようになっている。そし
て、カウント値が０となったとき（タイムアップ）に、
制御回路２５にその旨を伝達するように設定されてい
る。制御回路２５は、ＤＭＡ部２の各部材を制御してバ
ースト転送を適切に実行するための、ＤＭＡ部２の中枢
部である。
【００２７】次に、ＤＭＡ部２におけるバースト転送の
動作について説明する。図２乃至図５は、図１のＤＭＡ
部２におけるバースト転送処理を説明するためのフロー
図で、図４は図２におけるＤＭＡ転送／タイマ処理中止
指示に伴う処理を説明するためのフロー図、図５は図３
におけるＤＭＡ転送処理を説明するためのフロー図であ
る。また、図６および図７，図８および図９は、図１の
ＤＭＡ部２におけるバースト転送の一例を示す図で、Ｄ
ＭＡ部２の各構成要素の状態をそれぞれ別の一連の例と
して示す図である。図６および図７は、データ受信バッ
ファ２１がいっぱいになり、バッファ有効カウンタ２６
がバースト数に達してバースト転送を行い、その後、タ
イマ２８のタイムアップによりバースト転送を行う一連
の状態を示しており、図８および図９は、その逆の例を
示している。
動作について説明する。図２乃至図５は、図１のＤＭＡ
部２におけるバースト転送処理を説明するためのフロー
図で、図４は図２におけるＤＭＡ転送／タイマ処理中止
指示に伴う処理を説明するためのフロー図、図５は図３
におけるＤＭＡ転送処理を説明するためのフロー図であ
る。また、図６および図７，図８および図９は、図１の
ＤＭＡ部２におけるバースト転送の一例を示す図で、Ｄ
ＭＡ部２の各構成要素の状態をそれぞれ別の一連の例と
して示す図である。図６および図７は、データ受信バッ
ファ２１がいっぱいになり、バッファ有効カウンタ２６
がバースト数に達してバースト転送を行い、その後、タ
イマ２８のタイムアップによりバースト転送を行う一連
の状態を示しており、図８および図９は、その逆の例を
示している。
【００２８】図２に示すように、バースト転送処理の開
始時、ＣＰＵ４によって、タイマ２８にタイムアウトの
時間設定が行なわれ、ＤＭＡ転送回路２２に転送元（デ
ータ受信バッファ２１）および転送先（メモリ３）のア
ドレス，ＤＭＡ転送を起動する設定が行なわれ（ステッ
プＳ１）、制御回路２５が起動される（ステップＳ
２）。
始時、ＣＰＵ４によって、タイマ２８にタイムアウトの
時間設定が行なわれ、ＤＭＡ転送回路２２に転送元（デ
ータ受信バッファ２１）および転送先（メモリ３）のア
ドレス，ＤＭＡ転送を起動する設定が行なわれ（ステッ
プＳ１）、制御回路２５が起動される（ステップＳ
２）。
【００２９】その後、制御回路２５は、ＣＰＵ４によっ
て設定された初期値（０あるいはＴ）を用いて、タイマ
２８をリセットする（ステップＳ３）。このとき、ＣＰ
Ｕ４は、バースト転送を停止する場合には０を、続行す
る場合にはＴを初期値として選択するように設定されて
いる。
て設定された初期値（０あるいはＴ）を用いて、タイマ
２８をリセットする（ステップＳ３）。このとき、ＣＰ
Ｕ４は、バースト転送を停止する場合には０を、続行す
る場合にはＴを初期値として選択するように設定されて
いる。
【００３０】次に、制御回路２５は、初期値に基づい
て、バースト転送を行うか否か判断する（ステップＳ
４；タイマイネーブル）。すなわち、ＣＰＵ４がタイマ
２８にＮＵＬＬ設定し、タイマ２８がＮＵＬＬをロード
した場合、タイマ２８は停止したことを制御手段として
の制御回路２５に示し、制御回路２５はＤＭＡ転送手段
としてのＤＭＡ転送回路２２に転送処理の停止を示す。
つまり、制御回路２５は、タイマ２８の初期値が０であ
る場合には、ステップＳ５に進みＤＭＡ転送処理中止指
示を出力し、バースト転送の停止処理を行う（この停止
処理については後述する）。
て、バースト転送を行うか否か判断する（ステップＳ
４；タイマイネーブル）。すなわち、ＣＰＵ４がタイマ
２８にＮＵＬＬ設定し、タイマ２８がＮＵＬＬをロード
した場合、タイマ２８は停止したことを制御手段として
の制御回路２５に示し、制御回路２５はＤＭＡ転送手段
としてのＤＭＡ転送回路２２に転送処理の停止を示す。
つまり、制御回路２５は、タイマ２８の初期値が０であ
る場合には、ステップＳ５に進みＤＭＡ転送処理中止指
示を出力し、バースト転送の停止処理を行う（この停止
処理については後述する）。
【００３１】一方、タイマ２８の初期値がＴである場合
には、制御回路２５は、タイマ２８をスタートさせる。
そして、データ受信バッファ（データバッファ）２１を
受信できるように設定し（ステップＳ６；図６（Ａ），
図８（Ａ））、外部装置１から送信される画像データの
受信を待つ（ステップＳ７，Ｓ１９）。
には、制御回路２５は、タイマ２８をスタートさせる。
そして、データ受信バッファ（データバッファ）２１を
受信できるように設定し（ステップＳ６；図６（Ａ），
図８（Ａ））、外部装置１から送信される画像データの
受信を待つ（ステップＳ７，Ｓ１９）。
【００３２】画像データを受信したか否かを確認し（ス
テップＳ７）、画像データを受信すると、制御回路２５
は、バッファ有効カウンタ２６および受信カウンタ２７
をインクリメントし（ステップＳ９）、データ受信バッ
ファ２１に蓄積されたデータが所定量（バースト数）に
達したか否か、すなわち、バッファ有効カウンタ２６の
値がバースト転送バイト数であるバースト数（３２バイ
ト）に到達したか否かを確認する（ステップＳ１０）。
そして、３２バイトに到達していない場合には、ステッ
プＳ７に戻り、再び画像データの受信を待つ。
テップＳ７）、画像データを受信すると、制御回路２５
は、バッファ有効カウンタ２６および受信カウンタ２７
をインクリメントし（ステップＳ９）、データ受信バッ
ファ２１に蓄積されたデータが所定量（バースト数）に
達したか否か、すなわち、バッファ有効カウンタ２６の
値がバースト転送バイト数であるバースト数（３２バイ
ト）に到達したか否かを確認する（ステップＳ１０）。
そして、３２バイトに到達していない場合には、ステッ
プＳ７に戻り、再び画像データの受信を待つ。
【００３３】一方、３２バイトに到達した場合、制御回
路２５は、データ受信バッファ２１を受信できないよう
に設定する（ステップＳ１１）とともに、ＤＭＡ転送回
路２２にＤＭＡバースト転送指示を出力し（ステップＳ
１２）、ＤＭＡ転送回路２２を制御して、データ受信バ
ッファ２１内の画像データをバースト転送させる（ステ
ップＳ１３；図６（Ｂ））。これにより、図６（Ｃ）に
示すように、メモリ３における画像データを記憶すべき
アドレスＮ（転送先アドレス：Ｎ番地）に、画像データ
がバースト転送される。なお、ＤＭＡ転送回路２２のバ
ースト転送処理については後述する。
路２５は、データ受信バッファ２１を受信できないよう
に設定する（ステップＳ１１）とともに、ＤＭＡ転送回
路２２にＤＭＡバースト転送指示を出力し（ステップＳ
１２）、ＤＭＡ転送回路２２を制御して、データ受信バ
ッファ２１内の画像データをバースト転送させる（ステ
ップＳ１３；図６（Ｂ））。これにより、図６（Ｃ）に
示すように、メモリ３における画像データを記憶すべき
アドレスＮ（転送先アドレス：Ｎ番地）に、画像データ
がバースト転送される。なお、ＤＭＡ転送回路２２のバ
ースト転送処理については後述する。
【００３４】その後、制御回路２５は、ＤＭＡ転送回路
２２中のＤＭＡコントローラからＤＭＡ終了通知（後
述）が伝達されているか否かに従って、転送処理を続行
するか否かを判断する（ステップＳ１４）。そして、停
止する場合には、ＣＰＵ４がタイマ２８にＮＵＬＬ
（０）設定することにより、タイマ処理中止指示を出力
し（ステップＳ１８）、タイマ２８をリセットするとと
もに、停止処理を行う。
２２中のＤＭＡコントローラからＤＭＡ終了通知（後
述）が伝達されているか否かに従って、転送処理を続行
するか否かを判断する（ステップＳ１４）。そして、停
止する場合には、ＣＰＵ４がタイマ２８にＮＵＬＬ
（０）設定することにより、タイマ処理中止指示を出力
し（ステップＳ１８）、タイマ２８をリセットするとと
もに、停止処理を行う。
【００３５】ここでの停止処理およびステップＳ５の後
の停止処理において、制御回路２５は、バッファ有効カ
ウンタ２６および受信カウンタ２７をリセットするとと
もに、データ受信バッファ２１内のデータを全て消去
し、処理を終了する（ステップＳ３１〜Ｓ３３）。
の停止処理において、制御回路２５は、バッファ有効カ
ウンタ２６および受信カウンタ２７をリセットするとと
もに、データ受信バッファ２１内のデータを全て消去
し、処理を終了する（ステップＳ３１〜Ｓ３３）。
【００３６】一方、転送処理を続行する場合、制御回路
２５は、バッファ有効カウンタ２６および受信カウンタ
２７をリセットするとともに、データ受信バッファ２１
内のデータを全て消去し（ステップＳ１５〜Ｓ１７）、
ステップＳ３に戻る。
２５は、バッファ有効カウンタ２６および受信カウンタ
２７をリセットするとともに、データ受信バッファ２１
内のデータを全て消去し（ステップＳ１５〜Ｓ１７）、
ステップＳ３に戻る。
【００３７】また、ステップＳ１〜Ｓ１０，Ｓ１９にお
いて、データ受信バッファ２１に３２バイトの画像デー
タが蓄積される前に、タイマ２８の値が０、すなわちタ
イムアップとなった場合、制御回路２５は、受信カウン
タ２７の値から、データ受信バッファ２１に新たに送信
されてきた画像データ（３２バイト未満）があるか否か
を判断する（ステップＳ２０）。
いて、データ受信バッファ２１に３２バイトの画像デー
タが蓄積される前に、タイマ２８の値が０、すなわちタ
イムアップとなった場合、制御回路２５は、受信カウン
タ２７の値から、データ受信バッファ２１に新たに送信
されてきた画像データ（３２バイト未満）があるか否か
を判断する（ステップＳ２０）。
【００３８】そして、あると判断した場合、制御回路２
５は、データ受信バッファ２１を受信できないように設
定する（ステップＳ２１）。そして、ＤＭＡ転送回路２
２にＤＭＡバースト転送を指示し（ステップＳ２２）、
ＤＭＡ転送回路２２を制御して、データ受信バッファ２
１内の画像データに不定データを組み合わせることによ
って３２バイトのデータを作成させ、それをバースト転
送させる（ステップＳ２３；図７（Ｄ），図８
（Ｂ））。ここで、不定データとは、データ受信バッフ
ァ２１内において画像データに隣接して記憶されている
不特定のデータのことである。
５は、データ受信バッファ２１を受信できないように設
定する（ステップＳ２１）。そして、ＤＭＡ転送回路２
２にＤＭＡバースト転送を指示し（ステップＳ２２）、
ＤＭＡ転送回路２２を制御して、データ受信バッファ２
１内の画像データに不定データを組み合わせることによ
って３２バイトのデータを作成させ、それをバースト転
送させる（ステップＳ２３；図７（Ｄ），図８
（Ｂ））。ここで、不定データとは、データ受信バッフ
ァ２１内において画像データに隣接して記憶されている
不特定のデータのことである。
【００３９】その後、上記の処理と同様に、制御回路２
５は、ＤＭＡ転送回路２２からのＤＭＡ終了通知の有無
に応じて、転送処理を続行するか否かを判断する（ステ
ップＳ２４）。そして、続行すると判断した場合、およ
び、ステップＳ２０において新たに送信された画像デー
タがない場合、制御回路２５は、タイマ２８がタイムア
ップしたことをＣＰＵ４に伝達し（ステップＳ２６）、
ステップＳ３に戻る。なお、ステップＳ２４において続
行すると判断した場合には、ステップＳ２６でＣＰＵ４
にインタラプトする前に受信カウンタ２７をリセットす
る（ステップＳ２５）。
５は、ＤＭＡ転送回路２２からのＤＭＡ終了通知の有無
に応じて、転送処理を続行するか否かを判断する（ステ
ップＳ２４）。そして、続行すると判断した場合、およ
び、ステップＳ２０において新たに送信された画像デー
タがない場合、制御回路２５は、タイマ２８がタイムア
ップしたことをＣＰＵ４に伝達し（ステップＳ２６）、
ステップＳ３に戻る。なお、ステップＳ２４において続
行すると判断した場合には、ステップＳ２６でＣＰＵ４
にインタラプトする前に受信カウンタ２７をリセットす
る（ステップＳ２５）。
【００４０】ＣＰＵ４は、メモリ３内のデータをチェッ
クして、データ転送が完全に終了したか否かを判断す
る。そして、終了したと判断した場合、タイマ２８の初
期値として０を設定し（図７（Ｅ））、処理を終了す
る。
クして、データ転送が完全に終了したか否かを判断す
る。そして、終了したと判断した場合、タイマ２８の初
期値として０を設定し（図７（Ｅ））、処理を終了す
る。
【００４１】一方、データ転送が終了していないと判断
したときには、ＣＰＵは、タイマ２８の初期値としてＴ
を設定し、転送処理を続行させる（図８（Ｃ））。そし
て、制御回路２５は、上記したように、データ受信バッ
ファ２１内に３２バイトのデータが蓄積されるまで待機
する（ステップＳ７〜Ｓ１０，Ｓ１９）。このとき、制
御回路２５は、ステップＳ２３において転送したデータ
を消去せず、データ受信バッファ２１内に格納してお
く。そして、新たに送信されてきた画像データを、既存
のデータにつなげて記憶させるように設定されている
（図９（Ｄ））。
したときには、ＣＰＵは、タイマ２８の初期値としてＴ
を設定し、転送処理を続行させる（図８（Ｃ））。そし
て、制御回路２５は、上記したように、データ受信バッ
ファ２１内に３２バイトのデータが蓄積されるまで待機
する（ステップＳ７〜Ｓ１０，Ｓ１９）。このとき、制
御回路２５は、ステップＳ２３において転送したデータ
を消去せず、データ受信バッファ２１内に格納してお
く。そして、新たに送信されてきた画像データを、既存
のデータにつなげて記憶させるように設定されている
（図９（Ｄ））。
【００４２】次に、ステップＳ１３，Ｓ２３として示し
たＤＭＡ転送回路２２によるバースト転送処理について
説明する。図５はこの処理の流れを示すフローチャート
である。ＤＭＡ転送回路２２は、データ受信バッファ２
１内の３２バイトの画像データ（あるいは画像データと
不定データとの組み合わせ）を、３２ビットずつのデー
タを８回連続でバースト転送するように設定されてい
る。
たＤＭＡ転送回路２２によるバースト転送処理について
説明する。図５はこの処理の流れを示すフローチャート
である。ＤＭＡ転送回路２２は、データ受信バッファ２
１内の３２バイトの画像データ（あるいは画像データと
不定データとの組み合わせ）を、３２ビットずつのデー
タを８回連続でバースト転送するように設定されてい
る。
【００４３】すなわち、ＤＭＡ転送回路２２は、３２ビ
ットのデータを転送し（ステップＳ４１）、その後、転
送先のアドレス（メモリ３のアドレス）をインクリメン
トする（ステップＳ４２）。その後、ＤＭＡ転送回路２
２は、データ受信バッファ２１内のリードポインタ（次
に転送するべきデータにおけるバッファ内での位置を示
すポインタ）をインクリメントし（ステップＳ４３）、
次のデータを転送する。そして、バースト数の転送が終
了したかを判断し（ステップＳ４４）、３２バイトの転
送が終了した後、ＤＭＡ転送回路２２は、上記したリー
ドポインタをリセットする（ステップＳ４５）。
ットのデータを転送し（ステップＳ４１）、その後、転
送先のアドレス（メモリ３のアドレス）をインクリメン
トする（ステップＳ４２）。その後、ＤＭＡ転送回路２
２は、データ受信バッファ２１内のリードポインタ（次
に転送するべきデータにおけるバッファ内での位置を示
すポインタ）をインクリメントし（ステップＳ４３）、
次のデータを転送する。そして、バースト数の転送が終
了したかを判断し（ステップＳ４４）、３２バイトの転
送が終了した後、ＤＭＡ転送回路２２は、上記したリー
ドポインタをリセットする（ステップＳ４５）。
【００４４】なお、本プリンタでは、不定データを含む
データをバースト転送（第１バースト転送）した後で
は、転送したデータを消去せず、データ受信バッファ２
１内に格納しておく。そして、新たに送信されてきた画
像データを、既存のデータにつなげて記憶させるように
設定されている。そして、図９（Ｄ），（Ｅ）に示すよ
うに、次に行なうバースト転送（第２バースト転送）に
おいて、第１バースト転送によって記憶したデータを上
書きして消去するように設定されている。これは、以下
の理由による。
データをバースト転送（第１バースト転送）した後で
は、転送したデータを消去せず、データ受信バッファ２
１内に格納しておく。そして、新たに送信されてきた画
像データを、既存のデータにつなげて記憶させるように
設定されている。そして、図９（Ｄ），（Ｅ）に示すよ
うに、次に行なうバースト転送（第２バースト転送）に
おいて、第１バースト転送によって記憶したデータを上
書きして消去するように設定されている。これは、以下
の理由による。
【００４５】すなわち、本プリンタでは、データ受信バ
ッファ２１に３２バイトのデータが蓄積されたときに、
データ転送が行われるようになっている。このため、上
記のように構成すれば、タイマ２８の設定によって、デ
ータ受信バッファ２１内のデータが３２バイトに達して
いなくても、データ転送をより早いタイミングで行うこ
とが可能となり、また不定データを挿入した次の転送に
おいてアドレスを不定データ挿入位置にずらすといった
煩わしい操作を行なう必要がなくなる。
ッファ２１に３２バイトのデータが蓄積されたときに、
データ転送が行われるようになっている。このため、上
記のように構成すれば、タイマ２８の設定によって、デ
ータ受信バッファ２１内のデータが３２バイトに達して
いなくても、データ転送をより早いタイミングで行うこ
とが可能となり、また不定データを挿入した次の転送に
おいてアドレスを不定データ挿入位置にずらすといった
煩わしい操作を行なう必要がなくなる。
【００４６】ステップＳ４５の後、ＤＭＡ転送回路２２
におけるＤＭＡ転送数カウンタ２３が、ＤＭＡ転送回路
２２の総転送数（ＤＭＡ転送カウント値）に受信カウン
タ２７の値（初めて転送されたデータのサイズ；受信カ
ウント値）を足すことによって、ＤＭＡ転送カウント値
（転送数）を更新する（ステップＳ４６；図６（Ｃ），
図７（Ｅ），図８（Ｃ），図９（Ｅ））。
におけるＤＭＡ転送数カウンタ２３が、ＤＭＡ転送回路
２２の総転送数（ＤＭＡ転送カウント値）に受信カウン
タ２７の値（初めて転送されたデータのサイズ；受信カ
ウント値）を足すことによって、ＤＭＡ転送カウント値
（転送数）を更新する（ステップＳ４６；図６（Ｃ），
図７（Ｅ），図８（Ｃ），図９（Ｅ））。
【００４７】その後、ＤＭＡ転送回路２２は、バッファ
有効カウンタ２６の値（バッファ有効カウント値）が３
２バイトであるか否かを確認する（ステップＳ４７）。
すなわち、ＤＭＡ転送回路２２は、バースト転送したデ
ータに不定データが含まれているか否かを判断する。そ
して、バッファ有効カウンタ２６の値が３２バイトでは
なく、不定データをバースト転送したと判断した場合、
転送先アドレスから、バースト数を差し引く（ステップ
Ｓ５１）。
有効カウンタ２６の値（バッファ有効カウント値）が３
２バイトであるか否かを確認する（ステップＳ４７）。
すなわち、ＤＭＡ転送回路２２は、バースト転送したデ
ータに不定データが含まれているか否かを判断する。そ
して、バッファ有効カウンタ２６の値が３２バイトでは
なく、不定データをバースト転送したと判断した場合、
転送先アドレスから、バースト数を差し引く（ステップ
Ｓ５１）。
【００４８】その後、ＤＭＡ転送回路２２は、総転送数
（ＤＭＡ転送カウント値）の値が、ＣＰＵによって定め
られた最終値に達しているか否かを判断する（ステップ
Ｓ４８）。そして、最終値に達している場合、ＤＭＡ転
送回路２２は、制御回路２５にＤＭＡ終了通知を伝達す
る（ステップＳ４９）とともに、ＣＰＵにＤＭＡインタ
ラプト（割り込み）を発生させる（ステップＳ５０）。
（ＤＭＡ転送カウント値）の値が、ＣＰＵによって定め
られた最終値に達しているか否かを判断する（ステップ
Ｓ４８）。そして、最終値に達している場合、ＤＭＡ転
送回路２２は、制御回路２５にＤＭＡ終了通知を伝達す
る（ステップＳ４９）とともに、ＣＰＵにＤＭＡインタ
ラプト（割り込み）を発生させる（ステップＳ５０）。
【００４９】以上のように、本プリンタでは、ＤＭＡ部
２が、外部から送信されてきたデータをバースト単位
（３２バイト）毎にまとめ、バースト転送によってメモ
リ３に保存するようになっている。これにより、メモリ
へのアクセス回数を減らすことができるためシステム全
体の効率が上がり、さらにバースト転送を行なう場合、
バーストを行わない転送をバースト単位分のデータを転
送するのに必要な回数（３２ビット単位では８回の転
送）を行なう場合に比べ転送速度が速いため、データ受
信バッファ２１からメモリ３への転送速度を向上でき
る。
２が、外部から送信されてきたデータをバースト単位
（３２バイト）毎にまとめ、バースト転送によってメモ
リ３に保存するようになっている。これにより、メモリ
へのアクセス回数を減らすことができるためシステム全
体の効率が上がり、さらにバースト転送を行なう場合、
バーストを行わない転送をバースト単位分のデータを転
送するのに必要な回数（３２ビット単位では８回の転
送）を行なう場合に比べ転送速度が速いため、データ受
信バッファ２１からメモリ３への転送速度を向上でき
る。
【００５０】すなわち、本プリンタでは、セントロイン
タフェースのように転送数が決まってなく、かつ１回の
データ受信バイト数が、システムのバースト転送数と異
なるデータを受信するようになっており、バースト単位
で効率よくデータ転送の処理を行うことが可能である
（セントロインタフェースの１回のデータ受信数は１バ
イトで、システムのバースト転送数は、例えば、３２ビ
ット×８＝３２バイトバーストといった場合、３２バイ
ト単位でデータ転送処理を行える）。
タフェースのように転送数が決まってなく、かつ１回の
データ受信バイト数が、システムのバースト転送数と異
なるデータを受信するようになっており、バースト単位
で効率よくデータ転送の処理を行うことが可能である
（セントロインタフェースの１回のデータ受信数は１バ
イトで、システムのバースト転送数は、例えば、３２ビ
ット×８＝３２バイトバーストといった場合、３２バイ
ト単位でデータ転送処理を行える）。
【００５１】
【発明の効果】本発明によれば、ＤＭＡ部が、外部から
送信されてきたデータをバースト単位毎にまとめ、バー
スト転送によってメモリに保存するようになっているの
で、メモリへのアクセス回数を減らすことができるため
システム全体の効率が上がり、さらにバースト転送を行
なう場合、バーストを行わない転送をバースト単位分の
データを転送するのに必要な回数を行なう場合に比べ転
送速度が速いため、データ受信バッファからメモリへの
転送速度を向上できる。
送信されてきたデータをバースト単位毎にまとめ、バー
スト転送によってメモリに保存するようになっているの
で、メモリへのアクセス回数を減らすことができるため
システム全体の効率が上がり、さらにバースト転送を行
なう場合、バーストを行わない転送をバースト単位分の
データを転送するのに必要な回数を行なう場合に比べ転
送速度が速いため、データ受信バッファからメモリへの
転送速度を向上できる。
【００５２】すなわち、本発明によれば、セントロイン
タフェースのように転送数が決まってなく、かつ１回の
データ受信バイト数が、システムのバースト転送数と異
なるデータを受信するようになっており、バースト単位
で効率よくデータ転送の処理を行うことが可能である。
タフェースのように転送数が決まってなく、かつ１回の
データ受信バイト数が、システムのバースト転送数と異
なるデータを受信するようになっており、バースト単位
で効率よくデータ転送の処理を行うことが可能である。
【００５３】本発明によれば、以下の効果がある。： （１）バースト転送を行うことで転送効率を向上でき
る。 （２）受信バイト数とＤＭＡのバースト転送バイト数が
異なる場合のＤＭＡバースト転送を可能にする。 （３）バースト数に満たない半端なデータも、シングル
転送に切り替えることなくバースト転送することが可能
になり、回路もシンプルになる。
る。 （２）受信バイト数とＤＭＡのバースト転送バイト数が
異なる場合のＤＭＡバースト転送を可能にする。 （３）バースト数に満たない半端なデータも、シングル
転送に切り替えることなくバースト転送することが可能
になり、回路もシンプルになる。
【００５４】（４）受信バッファに入っている有効なデ
ータ数を管理できる。 （５）データ受信が終了した可能性があること、および
ソフト処理する際にデータが半端であることを知らせる
ことができる。通常、タイマインタラプトは、タイマの
タイムアップ時に行われるが、ＤＭＡのバースト転送終
了後にインタラプトを発生させることで、ソフト（ＣＰ
Ｕ）は正しくデータをリードし処理できる。 （６）通常、ＤＭＡ転送数カウンタは、ＤＭＡが転送し
たバイト数を示すが、上記（３）の場合、無効なデータ
を転送するのでソフト処理する際に有効なデータ数を知
ることができる。
ータ数を管理できる。 （５）データ受信が終了した可能性があること、および
ソフト処理する際にデータが半端であることを知らせる
ことができる。通常、タイマインタラプトは、タイマの
タイムアップ時に行われるが、ＤＭＡのバースト転送終
了後にインタラプトを発生させることで、ソフト（ＣＰ
Ｕ）は正しくデータをリードし処理できる。 （６）通常、ＤＭＡ転送数カウンタは、ＤＭＡが転送し
たバイト数を示すが、上記（３）の場合、無効なデータ
を転送するのでソフト処理する際に有効なデータ数を知
ることができる。
【００５５】（７）ソフトによりタイマを再設定する必
要がない。 （８）タイマにＮＵＬＬ（０）を設定するだけで、中途
のＤＭＡ処理を停止できる。ソフトでＤＭＡを停止する
必要がない。 （９）ソフトでタイマを停止する必要がない。 （１０）バースト転送によるアドレス境界が複雑になら
ない。
要がない。 （８）タイマにＮＵＬＬ（０）を設定するだけで、中途
のＤＭＡ処理を停止できる。ソフトでＤＭＡを停止する
必要がない。 （９）ソフトでタイマを停止する必要がない。 （１０）バースト転送によるアドレス境界が複雑になら
ない。
【図１】本発明の一実施形態にかかるプリンタ（本プリ
ンタ）の構成を示すブロック図である。
ンタ）の構成を示すブロック図である。
【図２】図１のＤＭＡ部におけるバースト転送処理を説
明するためのフロー図である。
明するためのフロー図である。
【図３】図１のＤＭＡ部におけるバースト転送処理を説
明するためのフロー図である。
明するためのフロー図である。
【図４】図２におけるＤＭＡ転送／タイマ処理中止指示
に伴う処理を説明するためのフロー図である。
に伴う処理を説明するためのフロー図である。
【図５】図３におけるＤＭＡ転送処理を説明するための
フロー図である。
フロー図である。
【図６】図１のＤＭＡ部におけるバースト転送の一例を
示す図である。
示す図である。
【図７】図１のＤＭＡ部におけるバースト転送の一例を
示す図である。
示す図である。
【図８】図１のＤＭＡ部におけるバースト転送の一例を
示す図である。
示す図である。
【図９】図１のＤＭＡ部におけるバースト転送の一例を
示す図である。
示す図である。
１…外部装置、２…ＤＭＡ部、３…メモリ、４…ＣＰ
Ｕ、５…ＲＯＭ、６…プリント部、２１…データ受信バ
ッファ、２２…ＤＭＡ転送回路、２３…ＤＭＡ転送数カ
ウンタ、２４…ＤＭＡ転送回路の設定部、２５…制御回
路、２６…バッファ有効カウンタ、２７…受信カウン
タ、２８…タイマ、２９…タイマの設定部。
Ｕ、５…ＲＯＭ、６…プリント部、２１…データ受信バ
ッファ、２２…ＤＭＡ転送回路、２３…ＤＭＡ転送数カ
ウンタ、２４…ＤＭＡ転送回路の設定部、２５…制御回
路、２６…バッファ有効カウンタ、２７…受信カウン
タ、２８…タイマ、２９…タイマの設定部。
Claims (11)
- 【請求項１】 外部から送信されてくるデータを受信し
メモリに転送するためのデータ受信処理装置であって、
該データ受信処理装置は、データをバースト転送単位で
蓄積するためのデータ受信バッファ手段と、該データ受
信バッファ手段に蓄積されたデータをバースト転送可能
なＤＭＡ転送手段と、前記データ受信バッファ手段に所
定時間データ受信がないことを管理するタイマ手段と、
前記データ受信バッファ手段に蓄積されているデータ量
を測定するバッファ有効カウント手段と、ＤＭＡ転送後
に新規で前記データ受信バッファ手段に入ったデータ量
を測定する受信カウント手段と、ＤＭＡデータ転送数を
管理するＤＭＡ転送数カウント手段と、前記の各手段を
統合制御する制御手段とを有し、受信したデータを前記
メモリにＤＭＡバースト転送を行うことを特徴とするデ
ータ受信処理装置。 - 【請求項２】 請求項１に記載のデータ受信処理装置に
おいて、前記制御手段は、前記データ受信バッファ手段
に蓄積されたデータが前記バースト転送単位となったと
きに、全データを前記メモリに対してＤＭＡバースト転
送するよう指示することを特徴とするデータ受信処理装
置。 - 【請求項３】 請求項１に記載のデータ受信処理装置に
おいて、前記制御手段は、前記データ受信バッファ手段
のデータが前記バースト転送単位に達していなくても、
前記タイマ手段のタイムアップにより、前記データを前
記メモリに対してＤＭＡバースト転送するよう指示する
ことを特徴とするデータ受信処理装置。 - 【請求項４】 請求項２又は３に記載のデータ受信処理
装置において、前記制御手段は、前記バースト転送単位
に達してからＤＭＡバースト転送を行った場合は、前記
バッファ有効カウント手段のバッファ有効カウンタをリ
セットする一方、前記タイマ手段のタイムアップにより
ＤＭＡバースト転送を行った場合は、前記バッファ有効
カウンタの値を保持するよう指示することを特徴とする
データ受信処理装置。 - 【請求項５】 請求項３に記載のデータ受信処理装置に
おいて、前記制御手段は、前記タイマ手段のタイムアッ
プによりＤＭＡバースト転送を行った場合、当該データ
受信処理装置を含む装置におけるＣＰＵに対してインタ
ラプトを発生させることを特徴とするデータ受信処理装
置。 - 【請求項６】 請求項２又は３に記載のデータ受信処理
装置において、前記ＤＭＡ転送数カウント手段のＤＭＡ
転送数カウンタは、ＤＭＡバースト転送した中の有効バ
イト数を示すことを特徴とするデータ受信処理装置。 - 【請求項７】 請求項１に記載のデータ受信処理装置に
おいて、前記制御手段は、バースト転送終了後、前記タ
イマ手段をリセットするように設定されていることを特
徴とするデータ受信処理装置。 - 【請求項８】 請求項１に記載のデータ受信処理装置に
おいて、当該データ受信処理装置を含む装置におけるＣ
ＰＵが前記タイマ手段にＮＵＬＬ設定し、該タイマ手段
がＮＵＬＬをロードしたとき、該タイマ手段は、停止し
たことを前記制御手段に示し、該制御手段は、前記ＤＭ
Ａ転送手段に転送処理の停止を指示することを特徴とす
るデータ受信処理装置。 - 【請求項９】 請求項１に記載のデータ受信処理装置に
おいて、前記制御手段が前記ＤＭＡ転送手段のＤＭＡコ
ントローラよりＤＭＡの終了通知を受けた場合、前記制
御手段は、前記タイマ手段にタイマ処理の停止を指示す
ることを特徴とするデータ受信処理装置。 - 【請求項１０】 請求項３に記載のデータ受信処理装置
において、前記制御手段は、前記バースト転送単位に達
していないときにＤＭＡバースト転送を行った場合、前
記バッファ有効カウント手段のバッファ有効カウンタの
値を保持し、前記データ受信バッファ手段内の転送した
データを消去せず、新規で送信されたデータを既存のデ
ータにつなげて前記データ受信バッファ手段に蓄積する
ことを特徴とするデータ受信処理装置。 - 【請求項１１】 請求項３又は１０に記載のデータ受信
処理装置において、前記制御手段は、前記バースト転送
単位に達していないときにＤＭＡバースト転送を行った
場合、転送先アドレスを直前にバースト転送を開始した
転送先アドレスに戻すことを特徴とするデータ受信処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149920A JP2001331440A (ja) | 2000-05-22 | 2000-05-22 | データ受信処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000149920A JP2001331440A (ja) | 2000-05-22 | 2000-05-22 | データ受信処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001331440A true JP2001331440A (ja) | 2001-11-30 |
Family
ID=18655704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000149920A Pending JP2001331440A (ja) | 2000-05-22 | 2000-05-22 | データ受信処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001331440A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182505A (ja) * | 2003-12-19 | 2005-07-07 | Kyocera Mita Corp | データ転送制御装置および画像形成装置 |
| JP2007189550A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 無線通信処理装置 |
| JP2008510246A (ja) * | 2004-08-17 | 2008-04-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バーストリードライト動作による処理装置 |
| JP2009048298A (ja) * | 2007-08-15 | 2009-03-05 | Sony Corp | 情報処理装置、情報処理方法、当該情報処理方法を実行するためのプログラム及び当該プログラムを記録した媒体、並びにｄｍａコントローラ、ｄｍａ転送方法、当該ｄｍａ転送方法を実行するためのプログラム及び当該プログラムを記録した媒体 |
-
2000
- 2000-05-22 JP JP2000149920A patent/JP2001331440A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182505A (ja) * | 2003-12-19 | 2005-07-07 | Kyocera Mita Corp | データ転送制御装置および画像形成装置 |
| JP2008510246A (ja) * | 2004-08-17 | 2008-04-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バーストリードライト動作による処理装置 |
| JP4813485B2 (ja) * | 2004-08-17 | 2011-11-09 | シリコン ハイブ ビー・ヴィー | バーストリードライト動作による処理装置 |
| JP2007189550A (ja) * | 2006-01-13 | 2007-07-26 | Ricoh Co Ltd | 無線通信処理装置 |
| JP2009048298A (ja) * | 2007-08-15 | 2009-03-05 | Sony Corp | 情報処理装置、情報処理方法、当該情報処理方法を実行するためのプログラム及び当該プログラムを記録した媒体、並びにｄｍａコントローラ、ｄｍａ転送方法、当該ｄｍａ転送方法を実行するためのプログラム及び当該プログラムを記録した媒体 |
| US8151015B2 (en) | 2007-08-15 | 2012-04-03 | Sony Corporation | Systems and methods for effecting DMA data transfers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050204189A1 (en) | Network apparatus, method for controlling the same, and program for the same | |
| EP1063594A2 (en) | An interrupt controller and a microcomputer incorporating this controller | |
| US20130335769A1 (en) | Control device and image forming apparatus | |
| US6952276B2 (en) | Printer detecting data precisely in response to change in data transmission speed | |
| JP2001331440A (ja) | データ受信処理装置 | |
| US8786891B2 (en) | Apparatus, method, and storage medium for transferring data to a buffer | |
| JP3276844B2 (ja) | 多機能周辺装置 | |
| JP6136754B2 (ja) | 通信制御装置及び画像形成装置 | |
| US6050732A (en) | Double-side printing control method | |
| JP4211375B2 (ja) | データ転送制御方法、データ転送回路装置およびこれを備えた印刷装置 | |
| JP2004287654A (ja) | Ｄｍａ転送装置 | |
| JPH1065847A (ja) | 多機能周辺装置および記憶媒体 | |
| JP4328223B2 (ja) | データ送信装置およびデータ受信装置 | |
| JP2006195607A (ja) | バルクアウト転送終了判定方法および回路 | |
| JP2004519032A (ja) | プロセッサの介入あり又はなしでのハードウェアの初期化 | |
| JP2560476B2 (ja) | 通信制御装置 | |
| JP6833491B2 (ja) | 情報処理装置 | |
| JP2021174018A (ja) | 情報処理装置、インタフェース制御回路および情報処理装置の制御方法 | |
| JP3367949B2 (ja) | 画像データ処理装置 | |
| JP6213003B2 (ja) | 通信制御装置、画像処理装置、通信制御プログラム | |
| JP4151449B2 (ja) | チャネルコントロール装置、データ転送装置、チャネルコントロール方法 | |
| JP6163941B2 (ja) | 制御装置及び画像形成装置 | |
| JP2004355041A (ja) | Ｄｍａ転送中継装置，ｄｍａ転送方法，及びｄｍａ転送システム | |
| JP2005182505A (ja) | データ転送制御装置および画像形成装置 | |
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060907 |