JP3367949B2 - 画像データ処理装置 - Google Patents
画像データ処理装置Info
- Publication number
- JP3367949B2 JP3367949B2 JP27506590A JP27506590A JP3367949B2 JP 3367949 B2 JP3367949 B2 JP 3367949B2 JP 27506590 A JP27506590 A JP 27506590A JP 27506590 A JP27506590 A JP 27506590A JP 3367949 B2 JP3367949 B2 JP 3367949B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- dma
- shift register
- image data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Bus Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、プリンタコントローラ等の画像データ処
理装置に関する。
理装置に関する。
［従来の技術］
プリンタコントローラにおいて、ビットマップメモリ
からプリンタエンジンへのビットマップデータの転送
は、DMA転送によって行われている。
からプリンタエンジンへのビットマップデータの転送
は、DMA転送によって行われている。
［発明が解決しようとする課題］
従来のプリンタコントローラでは、常に一定のタイミ
ングでDMA転送要求が出されているため、CPUがバスサイ
クルであるときにDMA転送が行なわれることも多かっ
た。したがって、CPUの稼働効率がよくないという問題
がある。
ングでDMA転送要求が出されているため、CPUがバスサイ
クルであるときにDMA転送が行なわれることも多かっ
た。したがって、CPUの稼働効率がよくないという問題
がある。
この発明は、CPUがバスサイクルでない間に、できる
だけDMA転送が行なわれるようにし、CPUの稼働効率の向
上が図れる画像データ処理装置を提供することを目的と
する。
だけDMA転送が行なわれるようにし、CPUの稼働効率の向
上が図れる画像データ処理装置を提供することを目的と
する。
［課題を解決するための手段］
この発明による第１の画像データ処理装置は、ビット
マップメモリからプリンタエンジンにビデオ信号を転送
するための２つのビデオ信号出力用シフトレジスタを備
え、一方のシフトレジスタからビデオ信号がプリンタエ
ンジンに出力されている間に他方のシフトレジスタに画
像データをDMA転送する画像データ処理装置において、
一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、
CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、およびビデ
オ信号出力期間の開始時点から予め定められた一定時間
経過後の時点であって、当該ビデオ信号出力期間内に上
記他方のシフトレジスタに転送すべき全ての画像データ
をDMA転送しうる最終DMA転送開始時点までに、CPUがバ
スアイドル状態にならなかったときには、当該最終DMA
転送開始時点から、上記ビデオ信号出力期間内に転送す
べき全ての画像データをビットマップメモリから上記他
方のシフトレジスタにDMA転送するために、上記最終DMA
転送開始時点でDMA転送要求信号を出力する手段を備え
ていることを特徴とする。
マップメモリからプリンタエンジンにビデオ信号を転送
するための２つのビデオ信号出力用シフトレジスタを備
え、一方のシフトレジスタからビデオ信号がプリンタエ
ンジンに出力されている間に他方のシフトレジスタに画
像データをDMA転送する画像データ処理装置において、
一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、
CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、およびビデ
オ信号出力期間の開始時点から予め定められた一定時間
経過後の時点であって、当該ビデオ信号出力期間内に上
記他方のシフトレジスタに転送すべき全ての画像データ
をDMA転送しうる最終DMA転送開始時点までに、CPUがバ
スアイドル状態にならなかったときには、当該最終DMA
転送開始時点から、上記ビデオ信号出力期間内に転送す
べき全ての画像データをビットマップメモリから上記他
方のシフトレジスタにDMA転送するために、上記最終DMA
転送開始時点でDMA転送要求信号を出力する手段を備え
ていることを特徴とする。
この発明による第２の画像データ処理装置は、ビット
マップメモリからプリンタエンジンにビデオ信号を転送
するための２つのビデオ信号出力用シフトレジスタを備
え、一方のシフトレジスタからビデオ信号がプリンタエ
ンジンに出力されている間に他方のシフトレジスタに画
像データをDMA転送する画像データ処理装置において、
一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、
CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、ビデオ信号
出力期間において、CPUが制御対象別バスサイクルを開
始するごとに、当該ビデオ信号出力期間の開始時点から
予め定められた一定時間経過後の時点であって、当該ビ
デオ信号出力期間内に上記他方のシフトレジスタに転送
すべき全ての画像データをDMA転送しうる最終DMA転送開
始時点までに、そのバスサイクルが終了するかしないか
を判別し、終了しないと判別したときには、緊急DMA信
号を出力する手段、および上記ビデオ信号出力期間にお
いて既にDMA転送要求信号が出力されていなければ、上
記緊急DMA信号の出力時点から、上記ビデオ信号出力期
間内に転送すべき全ての画像データをビットマップメモ
リから上記他方のシフトレジスタにDMA転送するため
に、DMA転送要求信号を出力する手段を備えていること
を特徴とする。
マップメモリからプリンタエンジンにビデオ信号を転送
するための２つのビデオ信号出力用シフトレジスタを備
え、一方のシフトレジスタからビデオ信号がプリンタエ
ンジンに出力されている間に他方のシフトレジスタに画
像データをDMA転送する画像データ処理装置において、
一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、
CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、ビデオ信号
出力期間において、CPUが制御対象別バスサイクルを開
始するごとに、当該ビデオ信号出力期間の開始時点から
予め定められた一定時間経過後の時点であって、当該ビ
デオ信号出力期間内に上記他方のシフトレジスタに転送
すべき全ての画像データをDMA転送しうる最終DMA転送開
始時点までに、そのバスサイクルが終了するかしないか
を判別し、終了しないと判別したときには、緊急DMA信
号を出力する手段、および上記ビデオ信号出力期間にお
いて既にDMA転送要求信号が出力されていなければ、上
記緊急DMA信号の出力時点から、上記ビデオ信号出力期
間内に転送すべき全ての画像データをビットマップメモ
リから上記他方のシフトレジスタにDMA転送するため
に、DMA転送要求信号を出力する手段を備えていること
を特徴とする。
この発明による第１の画像データ処理装置では、一方
のシフトレジスタからビデオ信号が出力されるビデオ信
号出力期間に、CPUの状態がバスサイクル状態であるか
またはバスアイドル状態であるかが判別される。
のシフトレジスタからビデオ信号が出力されるビデオ信
号出力期間に、CPUの状態がバスサイクル状態であるか
またはバスアイドル状態であるかが判別される。
CPUの状態がバスアイドル状態のときに、上記ビデオ
信号出力期間内に転送すべき全ての画像データを、ビッ
トマップメモリから他方のシフトレジスタにDMA転送す
るために、DMA転送要求信号が出力される。
信号出力期間内に転送すべき全ての画像データを、ビッ
トマップメモリから他方のシフトレジスタにDMA転送す
るために、DMA転送要求信号が出力される。
ビデオ信号出力期間の開始時点から予め定められた一
定時間経過後の時点であって、当該ビデオ信号出力期間
内に上記他方のシフトレジスタに転送すべき全ての画像
データをDMA転送しうる最終DMA転送開始時点までに、CP
Uがバスアイドル状態にならなかったときには、当該最
終DMA転送開始時点から、上記ビデオ信号出力期間内に
転送すべき全ての画像データをビットマップメモリから
上記他方のシフトレジスタにDMA転送するために、上記
最終DMA転送開始時点でDMA転送要求信号が出力される。
定時間経過後の時点であって、当該ビデオ信号出力期間
内に上記他方のシフトレジスタに転送すべき全ての画像
データをDMA転送しうる最終DMA転送開始時点までに、CP
Uがバスアイドル状態にならなかったときには、当該最
終DMA転送開始時点から、上記ビデオ信号出力期間内に
転送すべき全ての画像データをビットマップメモリから
上記他方のシフトレジスタにDMA転送するために、上記
最終DMA転送開始時点でDMA転送要求信号が出力される。
この発明による第２の画像データ処理装置では、一方
のシフトレジスタからビデオ信号が出力されるビデオ信
号出力期間に、CPUの状態がバスサイクル状態であるか
またはバスアイドル状態であるかが判別される。
のシフトレジスタからビデオ信号が出力されるビデオ信
号出力期間に、CPUの状態がバスサイクル状態であるか
またはバスアイドル状態であるかが判別される。
CPUの状態がバスアイドル状態のときに、上記ビデオ
信号出力期間内に転送すべき全ての画像データを、ビッ
トマップメモリから他方のシフトレジスタにDMA転送す
るために、DMA転送要求信号が出力される。
信号出力期間内に転送すべき全ての画像データを、ビッ
トマップメモリから他方のシフトレジスタにDMA転送す
るために、DMA転送要求信号が出力される。
ビデオ信号出力期間において、CPUが制御対象別バス
サイクルを開始するごとに、当該ビデオ信号出力期間の
開始時点から予め定められた一定時間経過後の時点であ
って、当該ビデオ信号出力期間内に上記他方のシフトレ
ジスタに転送すべき全ての画像データをDMA転送しうる
最終DMA転送開始時点までに、そのバスサイクルが終了
するかしないかが判別され、終了しないと判別されたと
きには、緊急DMA信号が出力される。
サイクルを開始するごとに、当該ビデオ信号出力期間の
開始時点から予め定められた一定時間経過後の時点であ
って、当該ビデオ信号出力期間内に上記他方のシフトレ
ジスタに転送すべき全ての画像データをDMA転送しうる
最終DMA転送開始時点までに、そのバスサイクルが終了
するかしないかが判別され、終了しないと判別されたと
きには、緊急DMA信号が出力される。
上記ビデオ信号出力期間において既にDMA転送要求信
号が出力されていなければ、上記緊急DMA信号の出力時
点から、上記ビデオ信号出力期間内に転送すべき全ての
画像データをビットマップメモリから上記他方のシフト
レジスタにDMA転送するために、DMA転送要求信号が出力
される。
号が出力されていなければ、上記緊急DMA信号の出力時
点から、上記ビデオ信号出力期間内に転送すべき全ての
画像データをビットマップメモリから上記他方のシフト
レジスタにDMA転送するために、DMA転送要求信号が出力
される。
［実施例］
以下、図面を参照してこの発明の実施例について説明
する。
する。
第１図〜第３図は、この発明の第１実施例を示してい
る。
る。
第１図は、プリンタコントローラの電気的概略構成を
示している。
示している。
プリンタコントローラは、CPU1によつて制御される。
CPU1には、バスを介してROM2、RAM3、EEPROM4、パネル
５、プリンタエンジンインターフェース６等が接続され
ている。プリンタエンジンインターフェース６には、プ
リンタエンジン７が接続されている。上記バスには、さ
らにDMA制御回路８が接続されている。
CPU1には、バスを介してROM2、RAM3、EEPROM4、パネル
５、プリンタエンジンインターフェース６等が接続され
ている。プリンタエンジンインターフェース６には、プ
リンタエンジン７が接続されている。上記バスには、さ
らにDMA制御回路８が接続されている。
ROM2には、CPU1のプログラム等が記憶される。RAM3に
は必要なデータが記憶される。このRAM3は、ビットマッ
プメモリとしても用いられている。EEPROM4には所定の
設定内容が記憶される。パネル５は、各種操作キー、表
示器等を備えている。
は必要なデータが記憶される。このRAM3は、ビットマッ
プメモリとしても用いられている。EEPROM4には所定の
設定内容が記憶される。パネル５は、各種操作キー、表
示器等を備えている。
第ピッマップデータ転送制御回路は、第１および第２
のシフトレジスタ11および12、カウンタ13、ビデオ信号
セレクタ14ならびにDMA転送要求決定回路15を備えてい
る。
のシフトレジスタ11および12、カウンタ13、ビデオ信号
セレクタ14ならびにDMA転送要求決定回路15を備えてい
る。
第１および第２のシフトレジスタ11および12ならびに
ビデオ信号セレクタ14は、プリンタエンジンインターフ
ェース６（第１図参照）内に設けられている。カウンタ
13およびDMA転送要求決定回路15は、DMA制御回路８（第
１図参照）内に設けられている。
ビデオ信号セレクタ14は、プリンタエンジンインターフ
ェース６（第１図参照）内に設けられている。カウンタ
13およびDMA転送要求決定回路15は、DMA制御回路８（第
１図参照）内に設けられている。
各シフトレジスタ11および12は、RAM3からDMA転送さ
れる16ビット分のビットマップデータを一時的に記憶
し、記憶したデータをビデオクロック（VCLK）に同期し
て出力する。２つのシフトレジスタ11および12のうちの
一方のシフトレジスタ11または12がビデオ信号を出力し
ている間に、他方のシフトレジスタ11または12にRMA3か
らビットマップデータがDMA転送される。
れる16ビット分のビットマップデータを一時的に記憶
し、記憶したデータをビデオクロック（VCLK）に同期し
て出力する。２つのシフトレジスタ11および12のうちの
一方のシフトレジスタ11または12がビデオ信号を出力し
ている間に、他方のシフトレジスタ11または12にRMA3か
らビットマップデータがDMA転送される。
カウンタ13は、ビデオクロック（VCLK）に基づいて、
両シフトレジスタ11および12のうちのいずれのシフトレ
ジスタ11または12がプリンタエンジン７に送出すべきビ
デオ信号を出力する順番であるかを判別し、判別したシ
フトレジスタを示すレジスタ選択信号を出力する。さら
に、カウンタ13は、ビデオクロック（VCLK）に基づい
て、所定のタイミングで緊急DMA信号を出力する。
両シフトレジスタ11および12のうちのいずれのシフトレ
ジスタ11または12がプリンタエンジン７に送出すべきビ
デオ信号を出力する順番であるかを判別し、判別したシ
フトレジスタを示すレジスタ選択信号を出力する。さら
に、カウンタ13は、ビデオクロック（VCLK）に基づい
て、所定のタイミングで緊急DMA信号を出力する。
ビデオ信号セレクタ14は、カウンタ13からのレジスタ
選択信号に基づいて、両シフトレジスタ11および12のう
ちビデオ信号を送出すべきシフトレジスタ11または12に
記憶されているビットマップデータをビデオ信号として
プリンタエンジン７に送る。
選択信号に基づいて、両シフトレジスタ11および12のう
ちビデオ信号を送出すべきシフトレジスタ11または12に
記憶されているビットマップデータをビデオ信号として
プリンタエンジン７に送る。
DMA転送要求決定回路15には、CPU1からCPU1の状態、
たとえばリード、ライト、割込等の状態を示すステータ
ス信号、カウンタ13からのレジスタ選択信号およびカウ
ンタ13からの緊急DMA信号に基づいて、DMA転送要求信号
を出力する。
たとえばリード、ライト、割込等の状態を示すステータ
ス信号、カウンタ13からのレジスタ選択信号およびカウ
ンタ13からの緊急DMA信号に基づいて、DMA転送要求信号
を出力する。
次に、第２図および第３図を参照して、ピッマップデ
ータ転送制御回路の動作について説明する。
ータ転送制御回路の動作について説明する。
カウンタ13は、ビデオクロック（VCLK）が16個入力す
るごとに、レジスタ選択信号を出力する。また、カウン
タ13は、レジスタ選択信号を出力してから所定時間T3が
経過すると、DMA緊急信号を出力する。時間T3について
は後述する。
るごとに、レジスタ選択信号を出力する。また、カウン
タ13は、レジスタ選択信号を出力してから所定時間T3が
経過すると、DMA緊急信号を出力する。時間T3について
は後述する。
レジスタ選択信号は、ビデオ信号セレクタ14およびDM
A転送要求決定回路15に送られる。ビデオ信号セレクタ1
4は、レジスタ選択信号に基づいて、ビデオ信号を出力
すべきシフトレジスタ11または12を選択する。これによ
り、選択されたシフトレジスタ11または12の内容がビデ
オクロックに同期して読み出されてプリンタエンジンに
出力される。
A転送要求決定回路15に送られる。ビデオ信号セレクタ1
4は、レジスタ選択信号に基づいて、ビデオ信号を出力
すべきシフトレジスタ11または12を選択する。これによ
り、選択されたシフトレジスタ11または12の内容がビデ
オクロックに同期して読み出されてプリンタエンジンに
出力される。
今、たとえば、時点t1でカウンタ13からレジスタ選択
信号が出力され、今回ビデオ信号を出力すべきシフトレ
ジスタが第１シフトレジスタ11であるとすると、時点t1
からビデオクロックが入力されるごとに第１シフトレジ
スタ11からビットマップデータが１ビットずつ読み出さ
れ、プリンタエンジン７にビデオ信号として出力され
る。
信号が出力され、今回ビデオ信号を出力すべきシフトレ
ジスタが第１シフトレジスタ11であるとすると、時点t1
からビデオクロックが入力されるごとに第１シフトレジ
スタ11からビットマップデータが１ビットずつ読み出さ
れ、プリンタエンジン７にビデオ信号として出力され
る。
そして、時点t1から17個目のクロックが出力されるま
でに（時点t5までに）、第１シフトレジスタ11の内容全
てがプリンタエンジン７に送られる。
でに（時点t5までに）、第１シフトレジスタ11の内容全
てがプリンタエンジン７に送られる。
DMA転送要求決定回路15は、時点t1でレジスタ選択信
号が送られてくると、CPU1からのCPUステータス信号に
基づいて、CPU1の状態がバスアイドル状態になったか否
かを判別する。そして、CPU1の状態がバスアイドル状態
になると（時点t2）、DMA転送要求信号を出力する。
号が送られてくると、CPU1からのCPUステータス信号に
基づいて、CPU1の状態がバスアイドル状態になったか否
かを判別する。そして、CPU1の状態がバスアイドル状態
になると（時点t2）、DMA転送要求信号を出力する。
このDMA転送要求信号は、CPU1および今回ビットマッ
プデータが転送されるべきシフトレジスタである第２シ
フトレジスタ12に送られる。
プデータが転送されるべきシフトレジスタである第２シ
フトレジスタ12に送られる。
時点t2でCPU1にDMA転送要求信号が入力すると、CPU1
はバスと切り離される。この場合においても、CPU1は、
命令の解読等のバスを使用しない処理を実行することは
可能である。
はバスと切り離される。この場合においても、CPU1は、
命令の解読等のバスを使用しない処理を実行することは
可能である。
時点t2で第２シフトレジスタ12にDMA転送要求信号が
入力するとRAM3から第２シフトレジスタ12に16ビット分
のビットマップデータが転送される。この転送時間T2は
シフトレジスタ11または12から16ビット分のビットマッ
プデータが読み出される時間T1より短く、時点t3で転送
が完了する。
入力するとRAM3から第２シフトレジスタ12に16ビット分
のビットマップデータが転送される。この転送時間T2は
シフトレジスタ11または12から16ビット分のビットマッ
プデータが読み出される時間T1より短く、時点t3で転送
が完了する。
ところで、RAM3から第２シフトレジスタ12へのビッマ
ップデータの転送は、プリンタエンジン７にビデオ信号
がとぎれなく送出されるように、第１シフトレジスタ11
からビットマップデータが読み出されてプリンタエンジ
ン７に出力される間（時点t1〜t5）に行わなければなら
ない。したがって、遅くとも時点t5から転送時間T2だけ
前の時点t4（最終DMA転送開始時点）までにDMA転送要求
信号が出力されなければならない。
ップデータの転送は、プリンタエンジン７にビデオ信号
がとぎれなく送出されるように、第１シフトレジスタ11
からビットマップデータが読み出されてプリンタエンジ
ン７に出力される間（時点t1〜t5）に行わなければなら
ない。したがって、遅くとも時点t5から転送時間T2だけ
前の時点t4（最終DMA転送開始時点）までにDMA転送要求
信号が出力されなければならない。
しかしながら、時点t1から時点t4までの間にCPU1がバ
スアイドル状態にならないこともある。この様な場合に
は、以下のような動作により時点t4またはその直前の時
点においてDMA転送要求信号が出力される。
スアイドル状態にならないこともある。この様な場合に
は、以下のような動作により時点t4またはその直前の時
点においてDMA転送要求信号が出力される。
すなわち、時間T1とT2との差（T1−T2）を時間T3とす
ると、カウンタ13から、レジスタ選択信号を出力した時
点t1から時間T3が経過したときに（時点t4）、緊急DMA
信号が出力される。このDMA緊急信号は、DMA転送要求決
定回路15に送られ、第３図に破線で示すように、DMA転
送要求決定回路15からDMA転送要求信号が出力される。
ると、カウンタ13から、レジスタ選択信号を出力した時
点t1から時間T3が経過したときに（時点t4）、緊急DMA
信号が出力される。このDMA緊急信号は、DMA転送要求決
定回路15に送られ、第３図に破線で示すように、DMA転
送要求決定回路15からDMA転送要求信号が出力される。
この場合には、第３図に破線で示すように、時点t4か
ら時点t5までの間に、RAM3から16ビット分のビットマッ
プデータが第２シフトレジスタ12にDMA転送される。
ら時点t5までの間に、RAM3から16ビット分のビットマッ
プデータが第２シフトレジスタ12にDMA転送される。
DMA転送要求決定回路15に緊急DMA信号が送られてきて
も、時点t1から緊急DMA信号が送られてきた時（時点t
4）までに、既にDMA転送要求信号が出力されているとき
には、すなわちその間にCPU1がバスアイドル状態になっ
ていたときには、DMA転送要求決定回路15からDMA転送要
求信号は出力されない。
も、時点t1から緊急DMA信号が送られてきた時（時点t
4）までに、既にDMA転送要求信号が出力されているとき
には、すなわちその間にCPU1がバスアイドル状態になっ
ていたときには、DMA転送要求決定回路15からDMA転送要
求信号は出力されない。
時点t5でビデオクロックがカウンタ13に入力すると、
カウンタ13からレジスタ選択信号が出力され、第２シフ
トレジスタ12からビッマップデータが読み出されてプリ
ンタエンジン７に送られる。
カウンタ13からレジスタ選択信号が出力され、第２シフ
トレジスタ12からビッマップデータが読み出されてプリ
ンタエンジン７に送られる。
そして、第２シフトレジスタ12から16ビット分のビッ
トマップデータが読み出されるまでの間に、DMA転送要
求決定回路15からのDMA転送要求信号に基づいて、第１
シフトレジスタ11にRAM3から16ビット分のビットマップ
データがDMA転送される。
トマップデータが読み出されるまでの間に、DMA転送要
求決定回路15からのDMA転送要求信号に基づいて、第１
シフトレジスタ11にRAM3から16ビット分のビットマップ
データがDMA転送される。
第４図および第５図は、この発明の第２実施例を示し
ている。
ている。
第４図はビットマップデータ転送制御回路を示してい
る。第４図において第２図と同じものには同じ符号を付
してその説明を省略する。
る。第４図において第２図と同じものには同じ符号を付
してその説明を省略する。
このビットマップデータ転送制御回路では、緊急DMA
信号の発生タイミングを制御する緊急DMA制御回路16が
設けられている。そして、緊急DMA信号は、カウンタ13
からではなく緊急DMA制御回路16から出力される。
信号の発生タイミングを制御する緊急DMA制御回路16が
設けられている。そして、緊急DMA信号は、カウンタ13
からではなく緊急DMA制御回路16から出力される。
緊急DMA制御回路16には、図示しないアドレスデコー
ダから、現在実行されているバスサイクルにおいてCPU1
が制御している機器（ROM2、ROM3、その他の入出力機
器）を表す制御対象ステータス信号が入力する。さら
に、緊急DMA制御回路16には、カウンタ13からレジスタ
選択信号およびカウント値を示す信号が入力する。
ダから、現在実行されているバスサイクルにおいてCPU1
が制御している機器（ROM2、ROM3、その他の入出力機
器）を表す制御対象ステータス信号が入力する。さら
に、緊急DMA制御回路16には、カウンタ13からレジスタ
選択信号およびカウント値を示す信号が入力する。
緊急DMA制御回路16は、CPU1が制御対象別バスサイク
ルを開始するごとに、開始されたバスサイクルが最終DM
A転送開始時点までに終了するかしないかを判別し、終
了しないと判別した場合には、DMA緊急信号を出力す
る。
ルを開始するごとに、開始されたバスサイクルが最終DM
A転送開始時点までに終了するかしないかを判別し、終
了しないと判別した場合には、DMA緊急信号を出力す
る。
第４図および第５図を参照して、このビットマップデ
ータ転送制御回路の動作について説明する。
ータ転送制御回路の動作について説明する。
カウンタ13は、ビデオクロック（VCLK）が16個入力す
るごとに、レジスタ選択信号を出力する。レジスタ選択
信号は、ビデオ信号セレクタ14およびDMA転送要求決定
回路15に送られる。ビデオ信号セレクタ14は、レジスタ
選択信号に基づいて、ビデオ信号を出力すべきシフトレ
ジスタ11または12を選択する。これにより、選択され
た、シフトレジスタ11または12の内容がビデオクロック
に同期して読み出されてプリンタエンジンに出力され
る。
るごとに、レジスタ選択信号を出力する。レジスタ選択
信号は、ビデオ信号セレクタ14およびDMA転送要求決定
回路15に送られる。ビデオ信号セレクタ14は、レジスタ
選択信号に基づいて、ビデオ信号を出力すべきシフトレ
ジスタ11または12を選択する。これにより、選択され
た、シフトレジスタ11または12の内容がビデオクロック
に同期して読み出されてプリンタエンジンに出力され
る。
今、たとえば、時点t1でカウンタ13からレジスタ選択
信号が出力され、今回ビデオ信号を出力すべきシフトレ
ジスタが第１シフトレジスタ11であるとすると、時点t1
からビデオクロックが入力されるごとに第１シフトレジ
スタ11からビットマップデータが１ビットずつ読み出さ
れ、プリンタエンジン７にビデオ信号として出力され
る。
信号が出力され、今回ビデオ信号を出力すべきシフトレ
ジスタが第１シフトレジスタ11であるとすると、時点t1
からビデオクロックが入力されるごとに第１シフトレジ
スタ11からビットマップデータが１ビットずつ読み出さ
れ、プリンタエンジン７にビデオ信号として出力され
る。
そして、時点t1から17個目のクロックが出力されるま
でに（時点t5までに）、第１シフトレジスタ11の内容全
てがプリンタエンジン７に送られる。
でに（時点t5までに）、第１シフトレジスタ11の内容全
てがプリンタエンジン７に送られる。
DMA転送要求決定回路15は、時点t1でレジスタ選択信
号が送られてくると、CPU1からのCPUステータス信号に
基づいて、CPU1の状態がバスアイドル状態になったか否
かを判別する。そして、CPU1の状態がバスアイドル状態
になると（時点t2）、DMA転送要求信号を出力する。
号が送られてくると、CPU1からのCPUステータス信号に
基づいて、CPU1の状態がバスアイドル状態になったか否
かを判別する。そして、CPU1の状態がバスアイドル状態
になると（時点t2）、DMA転送要求信号を出力する。
このDMA転送要求信号は、CPU1および今回ビットマッ
プデータが転送されるべきシフトレジスタである第２シ
フトレジスタ12に送られる。
プデータが転送されるべきシフトレジスタである第２シ
フトレジスタ12に送られる。
時点t2でCPU1にDMA転送要求信号が入力すると、CPU1
はバスと切り離される。この場合においても、CPU1は、
命令の解読等のバスを使用ない処理を実行することは可
能である。
はバスと切り離される。この場合においても、CPU1は、
命令の解読等のバスを使用ない処理を実行することは可
能である。
時点t2で第２シフトレジスタ12にDMA転送要求信号が
入力するとRAM3から第２シフトレジスタ12に16ビット分
のビットマップデータが転送される。この転送時間T2は
シフトレジスタ11または12から16ビット分のビットマッ
プデータが読み出される時間T1より短く、時点t3で転送
が完了する。
入力するとRAM3から第２シフトレジスタ12に16ビット分
のビットマップデータが転送される。この転送時間T2は
シフトレジスタ11または12から16ビット分のビットマッ
プデータが読み出される時間T1より短く、時点t3で転送
が完了する。
ところで、RAM3から第２シフトレジスタ12へのビッマ
ップデータの転送は、プリンタエンジン７にビデオ信号
がとぎれなく送出されるように、第１シフトレジスタ11
からビットマップデータが読み出されてプリンタエンジ
ン７に出力される間（時点t1〜t5）に行わなければなら
ない。したがって、遅くとも時点t5から転送時間T2だけ
前の時点t4（最終DMA転送開始時点）までにDMA転送要求
信号が出力されなければならない。
ップデータの転送は、プリンタエンジン７にビデオ信号
がとぎれなく送出されるように、第１シフトレジスタ11
からビットマップデータが読み出されてプリンタエンジ
ン７に出力される間（時点t1〜t5）に行わなければなら
ない。したがって、遅くとも時点t5から転送時間T2だけ
前の時点t4（最終DMA転送開始時点）までにDMA転送要求
信号が出力されなければならない。
しかしながら、時点t1から時点t4までの間にCPU1がバ
スアイドル状態にならないこともある。この様な場合に
は、以下のような動作により時点t4までの時点において
DMA転送要求信号が出力される。
スアイドル状態にならないこともある。この様な場合に
は、以下のような動作により時点t4までの時点において
DMA転送要求信号が出力される。
すなわち、緊急DMA制御回路16は、制御対象ステータ
ス信号に基づいて、CPU1が実行を開始した制御対象別バ
スサイクルのバスサイクル継続時間Txを求める。そし
て、そのバスサイクルが時点t4までに終了するか否かを
判別し、時点t4までに終了しないと判別した場合には、
DMA緊急信号を出力する。
ス信号に基づいて、CPU1が実行を開始した制御対象別バ
スサイクルのバスサイクル継続時間Txを求める。そし
て、そのバスサイクルが時点t4までに終了するか否かを
判別し、時点t4までに終了しないと判別した場合には、
DMA緊急信号を出力する。
より具体的に説明すると、たとえば第５図に破線で示
すように、時点t1からバスサイクルが継続しており、時
点t3でCPU1の新たなバスサイクル、すなわち制御対象が
異なるバスサイクルが開始されたとする。
すように、時点t1からバスサイクルが継続しており、時
点t3でCPU1の新たなバスサイクル、すなわち制御対象が
異なるバスサイクルが開始されたとする。
緊急DMA制御回路16は、制御対象ステータス信号に基
づいて、CPU1が実行を開始したバスサイクルのバスサイ
クル継続時間Txを求める。バスサイクル継続時間Txは、
バスを介してCPU1とやりとりしている制御対象によって
定まっているので、制御対象ステータス信号に基づい
て、サイクル時間Txが求められる。
づいて、CPU1が実行を開始したバスサイクルのバスサイ
クル継続時間Txを求める。バスサイクル継続時間Txは、
バスを介してCPU1とやりとりしている制御対象によって
定まっているので、制御対象ステータス信号に基づい
て、サイクル時間Txが求められる。
次に、緊急DMA制御回路16は、時点t3から時点t5まで
の時間T4をカウンタ13の出力により算出し、時間T4とTx
との差T5｛＝（T4−Tx）｝がDMA転送時間T2より長いか
短いかを判別する。そして、時間T5がDMA転送時間T2よ
り短かいとき（T5＜T2）に緊急DMA信号を出力する。
の時間T4をカウンタ13の出力により算出し、時間T4とTx
との差T5｛＝（T4−Tx）｝がDMA転送時間T2より長いか
短いかを判別する。そして、時間T5がDMA転送時間T2よ
り短かいとき（T5＜T2）に緊急DMA信号を出力する。
このDMA緊急信号は、DMA転送要求決定回路15に送ら
れ、第５図に破線で示すように、DMA転送要求決定回路1
5からDMA転送要求信号が出力される。
れ、第５図に破線で示すように、DMA転送要求決定回路1
5からDMA転送要求信号が出力される。
この場合には、第５図に破線で示すように、時点t3の
時点から時間T2が経過するまでの間に、RAM3から16ビッ
ト分のビットマップデータが第２シフトレジスタ12にDM
A転送される。
時点から時間T2が経過するまでの間に、RAM3から16ビッ
ト分のビットマップデータが第２シフトレジスタ12にDM
A転送される。
DMA転送要求決定回路15に緊急DMA信号が送られてきて
も、時点t1から緊急DMA信号が送らてきた時までに、既
にDMA転送要求信号が出力されているときには、すなわ
ちその間にCPU1がバスアイドル状態になっていたときに
は、DMA転送要求信号は出力されない。
も、時点t1から緊急DMA信号が送らてきた時までに、既
にDMA転送要求信号が出力されているときには、すなわ
ちその間にCPU1がバスアイドル状態になっていたときに
は、DMA転送要求信号は出力されない。
時点t5でビデオクロックがカウンタ13に入力すると、
カウンタ13からレジスタ選択信号が出力され、第２シフ
トレジスタ12からビッマップデータが読み出されてプリ
ンタエンジン７に送られる。
カウンタ13からレジスタ選択信号が出力され、第２シフ
トレジスタ12からビッマップデータが読み出されてプリ
ンタエンジン７に送られる。
そして、第２シフトレジスタ12から16ビット分のビッ
マップデータが読み出されるまでの間に、DMA転送要求
決定回路15からのDMA転送要求信号に基づいて、第１シ
フトレジスタ11にRAM3から16ビット分のビットマップデ
ータがDMA転送される。
マップデータが読み出されるまでの間に、DMA転送要求
決定回路15からのDMA転送要求信号に基づいて、第１シ
フトレジスタ11にRAM3から16ビット分のビットマップデ
ータがDMA転送される。
上記第２実施例では、時点t1からバスサイクルが継続
しており、時点t3でCPU1の新たなバスサイクルが開始さ
れ、時点t3から時点t5までの時間T4とバスサイクル継続
時間Txとの差T5がDMA転送時間T2より短いときに、DMA転
送要求信号が出力されている。このため、第１実施例に
比べて、時点t3で開始されかつDMA転送のために中止さ
れるバスサイクルを早い時点で中止できるので、このよ
うな場合のCPU1の稼働効率が良くなる。
しており、時点t3でCPU1の新たなバスサイクルが開始さ
れ、時点t3から時点t5までの時間T4とバスサイクル継続
時間Txとの差T5がDMA転送時間T2より短いときに、DMA転
送要求信号が出力されている。このため、第１実施例に
比べて、時点t3で開始されかつDMA転送のために中止さ
れるバスサイクルを早い時点で中止できるので、このよ
うな場合のCPU1の稼働効率が良くなる。
［発明の効果］
この発明による第１および第２画像データ処理装置に
よれば、CPUがバスサイクルでない間に、できるだけDMA
転送を行えるようになるので、CPUの稼働効率の向上が
図れる。
よれば、CPUがバスサイクルでない間に、できるだけDMA
転送を行えるようになるので、CPUの稼働効率の向上が
図れる。
第１図〜第３図はこの発明の第１実施例を示し、第１図
はプリンタコントローラの電気的概略構成を示すブロッ
ク図、第２図はビットマップデータ転送制御回路を示す
ブロック図、第３図は第２図の各部の信号および状態を
示すタイムチャート、第４図および第５図はこの発明の
第２実施例を示し、第４図はビットマップデータ転送制
御回路を示すブロック図、第５図は第４図の各部の信号
および状態を示すタイムチャートである。 １……CPU、２……ROM、３……RAM、６……プリンタエ
ンジンインターフェース、７……プリンタエンジン、８
……DMA制御回路、11……第１シフトレジスタ、12……
第２シフトレジスタ、13……カウンタ、14……ビデオ信
号セレクタ、15……DMA転送要求決定回路、16……緊急D
MA制御回路。
はプリンタコントローラの電気的概略構成を示すブロッ
ク図、第２図はビットマップデータ転送制御回路を示す
ブロック図、第３図は第２図の各部の信号および状態を
示すタイムチャート、第４図および第５図はこの発明の
第２実施例を示し、第４図はビットマップデータ転送制
御回路を示すブロック図、第５図は第４図の各部の信号
および状態を示すタイムチャートである。 １……CPU、２……ROM、３……RAM、６……プリンタエ
ンジンインターフェース、７……プリンタエンジン、８
……DMA制御回路、11……第１シフトレジスタ、12……
第２シフトレジスタ、13……カウンタ、14……ビデオ信
号セレクタ、15……DMA転送要求決定回路、16……緊急D
MA制御回路。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/28 310
B41J 29/38
H04N 1/40
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】ビットマップメモリからプリンタエンジン
にビデオ信号を転送するための２つのビデオ信号出力用
シフトレジスタを備え、一方のシフトレジスタからビデ
オ信号がプリンタエンジンに出力されている間に他方の
シフトレジスタに画像データをDMA転送する画像データ
処理装置において、 一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、 CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、および ビデオ信号出力期間の開始時点から予め定められた一定
時間経過後の時点であって、当該ビデオ信号出力期間内
に上記他方のシフトレジスタに転送すべき全ての画像デ
ータをDMA転送しうる最終DMA転送開始時点までに、CPU
がバスアイドル状態にならなかったときには、当該最終
DMA転送開始時点から、上記ビデオ信号出力期間内に転
送すべき全ての画像データをビットマップメモリから上
記他方のシフトレジスタにDMA転送するために、上記最
終DMA転送開始時点でDMA転送要求信号を出力する手段、 を備えていることを特徴とする画像データ処理装置。 - 【請求項２】ビットマップメモリからプリンタエンジン
にビデオ信号を転送するための２つのビデオ信号出力用
シフトレジスタを備え、一方のシフトレジスタからビデ
オ信号がプリンタエンジンに出力されている間に他方の
シフトレジスタに画像データをDMA転送する画像データ
処理装置において、 一方のシフトレジスタからビデオ信号が出力されるビデ
オ信号出力期間に、CPUの状態がバスサイクル状態であ
るかまたはバスアイドル状態であるかを判別する手段、 CPUの状態がバスアイドル状態のときに、上記ビデオ信
号出力期間内に転送すべき全ての画像データを、ビット
マップメモリから他方のシフトレジスタにDMA転送する
ために、DMA転送要求信号を出力する手段、 ビデオ信号出力期間において、CPUが制御対象別バスサ
イクルを開始するごとに、当該ビデオ信号出力期間の開
始時点から予め定められた一定時間経過後の時点であっ
て、当該ビデオ信号出力期間内に上記他方のシフトレジ
スタに転送すべき全ての画像データをDMA転送しうる最
終DMA転送開始時点までに、そのバスサイクルが終了す
るかしないかを判別し、終了しないと判別したときに
は、緊急DMA信号を出力する手段、および 上記ビデオ信号出力期間において既にDMA転送要求信号
が出力されていなければ、上記緊急DMA信号の出力時点
から、上記ビデオ信号出力期間内に転送すべき全ての画
像データをビットマップメモリから上記他方のシフトレ
ジスタにDMA転送するために、DMA転送要求信号を出力す
る手段、 を備えていることを特徴とする画像データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506590A JP3367949B2 (ja) | 1990-10-12 | 1990-10-12 | 画像データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27506590A JP3367949B2 (ja) | 1990-10-12 | 1990-10-12 | 画像データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04149758A JPH04149758A (ja) | 1992-05-22 |
| JP3367949B2 true JP3367949B2 (ja) | 2003-01-20 |
Family
ID=17550353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27506590A Expired - Fee Related JP3367949B2 (ja) | 1990-10-12 | 1990-10-12 | 画像データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367949B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114900390B (zh) * | 2022-03-28 | 2024-05-14 | 深圳市元征科技股份有限公司 | 数据传输方法、装置、电子设备及存储介质 |
-
1990
- 1990-10-12 JP JP27506590A patent/JP3367949B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04149758A (ja) | 1992-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3699806B2 (ja) | 割込みコントローラ及び制御システム | |
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| JPH01277928A (ja) | 印刷装置 | |
| US6581119B1 (en) | Interrupt controller and a microcomputer incorporating this controller | |
| US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
| JP3367949B2 (ja) | 画像データ処理装置 | |
| JPH1069470A (ja) | マルチプロセッサシステム | |
| JP2577023B2 (ja) | 情報処理装置のアドレス拡張制御方式 | |
| JP2512119B2 (ja) | マイクロプロセッサ | |
| JP7482751B2 (ja) | レジスタ制御装置 | |
| US5999993A (en) | Data transfer system having function of preventing error caused by suspension of data transfer to immediately service transfer interrupted request | |
| JP2001331440A (ja) | データ受信処理装置 | |
| JPH10254721A (ja) | 印刷装置、その割込要求処理方法、及び記憶媒体 | |
| JP2638888B2 (ja) | シリアルデータ送信装置 | |
| JP3292447B2 (ja) | 多機能並行処理型情報処理装置 | |
| JP3259503B2 (ja) | データ処理装置 | |
| JPH02133833A (ja) | インサーキツトエミユレータ制御装置 | |
| JP3803500B2 (ja) | データ転送装置および方法 | |
| JPH10116245A (ja) | Ｄｍａ制御装置 | |
| JP2000172629A (ja) | データ転送方法およびデータ転送装置 | |
| JPH03250968A (ja) | 入出力機器 | |
| JPH06214947A (ja) | 情報処理装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPS5854418B2 (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |