JPH04149758A - 画像データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プリンタコントローラ等の画像データ処理
装置に関する。

［従来の技術］ プリンタコントローラにおいて、ビットマツプメモリか
らブリ〉タエンジンへのビットマ・ンブデータの転送は
、ＤＭＡ転送によって行われている。

［発明が解決しようとする課題］ 従来のプリンタコントローラでは、常に一定のタイミン
グでＤＭＡ転送要求が出されているため、ＣＰＵがバス
サイクルであるときにＤＭＡ転送が行なわれることも多
かった。し、たかって、ＣＰ　Ｌｉの稼働効率かよくな
いという問題かある。

コノ発明は、ＣＰＵかバスサイクルでない間に、できる
だけＤ　Ｍ　Ａ転送が行なわれるようにし、ＣＰＵの稼
働効率の向」二か図れる画像データ処理装置を提供する
ことを目的とする。

［課題を解決するための手段］ この発明による第１の画像データ処理装置は、２つのビ
デオ信号出力用シフトレジスタを備え、一方のシフトレ
ジスタからビデオ信号かプリンタエンジンに出力されて
いる間に他方のシフトレジスタに画像データをＤ　Ｍ　
Ａ転送する画像データ処理装置において、一方のシフト
レジスタからビデオ信号か出力されるビデオ信号出力期
間に、ＣＰＵの状態かバスサイクル状態であるかまたは
バスアイドル状態であるかを判別する手段、ＣＰＵの状
態がバスアイドル状態のときにＤＭＡ転送要求信号を出
力する手段、およびビデオ信号出力期間の開始時点から
、当該ビデオ信号出力期間内に他方のシフトレジスタに
画像データをＤＭＡ転送しうる最終ＤＭＡ転送開始時点
まてに、ＣＰＵの状態がバスアイドル状態にならなかっ
たときに、最終ＤＭＡ転送開始時期にＤＭＡ転送要求信
号を出力する手段を備えていることを特徴とする。

この発明による第２の画像データ処理装置は、２つのビ
デオ信号出力用シフトレジスタを備え、一方のシフトレ
ジスタからビデオ信号かプリンタエンジンに出力され一
〇いる間に他方のシフトレジスタに画像データをＤ　Ｍ
　Ａ転送する画像データ処理装置において、一方のシフ
トレジスタからビデオ信号か出力されるビデオ信号出力
期間に、ＣＰＵの状態がバスサイクル状態であるかまた
はバスアイドル状態であるかを判別する手段、ＣＰＵの
状態がバスアイドル状態のときにＤＭＡ転送要求信号を
出力する手段、およびビデオ信号出力期間においてＣＰ
Ｕが制御対象別バスサイクルを開始するごとに、当該ビ
デオ信号出力期間内に他方のシフトレジスタに画像デー
タをＤＭＡ転送しうる最終ＤＭＡ転送開始時点までにそ
のバスサイクルが終了するかし、ないかを判別し、終了
しないと判別したときに緊急ＤＭＡ信号を出力する［段
、およびビデオ信号出力期間において緊３．　Ｄ　Ｍ　
Ａ信号か出力されたときに、当該ビデオ信号出力期間に
おいて既にＤＭＡ転送要求信号か出力されていなければ
、Ｄ　Ｍ　Ａ転送要求信号を出力する手段を備えている
ことを特徴とする。

［発明の作用］ この発明による第１の画像データ処理装置では、一方の
シフトレジスタからビデオ伝号か出力されるビデオ信号
出力期間に、ＣＰＵの状態かノ〈スサイクル状聾である
かまたはバスアイドル状態であるかがｆＩＩ別される。

ＣＰＵの状態がバスアイドル状態のときにＤ　ＭＡ転送
要求信号が出力され、他方のンフｉ・レジスタに画像デ
ータかＤＭＡ転送される。

ビデオ信号出力期間の開始時点から、〒ｊ１該ビデオ信
号出力期間内に他方のンフトレジスタに画像データをＤ
　Ｍ　Ａ転送しうる最終ＤＭＡ転送開始時点までに、Ｃ
ＰＵの状態がバスアイドル状態にならなかったときには
、最終Ｄ　Ｍ　Ａ転送開始時点にＤＭＡ転送要求信号か
出力され、他方のシフトレジスタに画像データがＤＭＡ
転送される。

この発明による第２の画像データ処理装置では、一方の
シフトレジスタからビデオ信号が出力されるビデオ信号
出力期間に、ＣＰＵの状態がバスサイクル状態であるか
またはバスアイドル状態であるかが判別される。

ＣＰＵの状態がバスアイドル状態のときにＤＭＡ転送要
求信号か出力され、他方のシフトレジスタに画像データ
がＤＭＡ転送される。

ビデオ信号出力期間においてＣＰＵが制御対象別バスサ
イクルを開始するごとに、当該ビデオ信号出力期間内に
他方のシフトレジスタに画像データをＤＭＡ転送しうる
最終ＤＭＡ転送開始時点までにそのバスサイクルが終了
するかしないかが判別される。そして、開始されたバス
サイクルが最終ＤＭＡ転送開始時点までに終了しないと
判別されたときに緊急ＤＭＡ信号が出力される。

ビデオ信号出力期間において緊急ＤＭＡ信号が出力され
たときに、当該ビデオ信号出力期間において既にＤＭＡ
転送要求、信号か出力されていなければ、ＤＭＡ転送要
求信号が出力され、他方のシフトレジスタに画像データ
がＤＭＡ転送される。

［実施例］ 以下、図面を参照してこの発明の実施例について説明す
る。

第１図〜第３図は、この発明の第１実施例を示している
。

第１図は、プリンタコントローラの電気的概略構成を示
している。

プリンタコントローラは、ＣＰＵ１によって制御される
。ＣＰＵＩには、ハスを介してＲＯＭ２、ＲＡＭ３、Ｅ
ＥＰＲＯＭ４、パネル５、プリンタエンジンインターフ
ェース６等が接続されている。

プリンタエンジンインターフェース６には、プリンタエ
ンジン７が接続されている。上記バスには、さらにＤＭ
Ａ制御回路８が接続されている。

ＲＯＭ２には、ＣＰＵＩのプログラム等が記憶される。

ＲＡＭ３には必要なデータが記憶される。

このＲＡＭ３は、ビットマツプメモリとしても用いられ
ている。ＥＥＰＲＯＭ４には所定の設定内容が記憶され
る。パネル５は、各種操作キー、表示器等を備えている
。

第２図はビットマツプデータ転送制御回路を示している
。

ピッマツプデータ転送制御回路は、第１および第２のシ
フトレジスタ１１および１２、カウンタ１３、ビデオ信
号セレクタ１４ならびにＤＭＡ転送要求決定回路１５を
備えている。

第１および第２のシフトレジスタ１１および１２ならび
にビデオ信号セレクタ１４は、プリンタエンジンインタ
ーフェース６（第１図参照）内に設けられている。カウ
ンタ１３およびＤＭＡ転送要求決定回路１５は、ＤＭＡ
制御回路８（第１図参照）内に設けられている。

各シフトレジスタ１１および１２は、ＲＡＭ３からＤＭ
Ａ転送される１６ビツト分のビットマツプデータを一時
的に記憶し、記憶したデータをビデオクロック（Ｖ　Ｃ
Ｌ　Ｋ）に同期して出力する。

２つのシフトレジスタ１１および１２のうちの一方のシ
フトレジスタ１１または１２がビデオ信号を出力してい
る間に、他方のシフトレジスタ１１または１２にＲＡＭ
３からビットマツプデータがＤＭＡ転送される。

カウンタ１３は、ビデオクロック（ＶＣＬＫ）に基づい
て、両シフトレジスタ１１および１２のうちのいずれの
シフトレジスタ１１または１２がプリンタエンジン７に
送出すべきビデオ信号を出力する順番であるかを判別し
、判別したシフトレジスタを示すレジスタ選択信号を出
力する。さらに、カウンタ１３は、ビデオクロック（Ｖ
ＣＬＫ）に基づいて、所定のタイミングで緊急ＤＭＡ信
号を出力する。

ビデオ信号セレクタ１４は、カウンタ１３からのレジス
タ選択信号に基づいて、両シフトレジスタ１１および１
２のうちビデオ信号を送出すべきシフトレジスタ１１ま
たは１２に記憶されているビットマツプデータをビデオ
信号としてプリンタエンジン７に送る。

ＤＭＡ転送要求決定回路１５には、ＣＰＵＩがらＣＰＵ
１の状態、たとえばＩｌ　−ド、ライト、割込等の状態
を小すステータス信号、カウンタ１３からのし・デスタ
選択信号およびカウンタ１３からの緊急Ｄ　Ｎｉ　Ａ信
号に基づいて、ＤＭＡ転送要求信号を出力する。

次に、第２図および第３図を参照［７て、ビッツ１．ブ
データ転送制御回路の動ｆ［について説明する。

カウータ１３は、ビデオクロック（ＶＣＬＫ）か１６個
人力するごとに、レジスタ選択信号を出力する。また、
カウンタ〕３は、レジスタ選択信号を出力してから所定
時間Ｔ３か経過すると、ＤＭ　Ａ緊急信号を出力する。

時間Ｔ３については後述する。

レジスタ選択信号は、ビデオ信号セレクタ１４およびＤ
　Ｍ　Ａ転送要求決定回路１５に送られる。

ビデオ信号セレクタ１４は、レジスタ選択信号に基づい
−Ｃ゛、ビデオ信号を出力すべきシフトレジスタ］１ま
たは〕２を選択する。これにより、選択されたシフトレ
ジスタ１１または１２の内容がビデオクロックに同期し
て読み出されてプリンタエフ・シニに出力される。

今、たとえば、時ａｔｌてカウンタ１３からレジスタ選
択信号か出力され、今回ビデオ信号を出力すべきシフト
レジスタが第１シフトレジスタ１１であるとすると、時
点ｔ１からビデオクロックか入力されることに第１ンフ
トしデスタ１１からビットマツプデータか１ビツトずつ
読ろＨｌされ、プリンタエンジン７にビデオ信号として
出力される。

そし、て、時点ｔ１から１７個［１のクロックか出力さ
れるまでに（時点ｔ５まてに）、第１シフト・レジスタ
１］の内容全てがプリンタエン７ン７に送られる。

Ｄ　Ｍ　Ａ転送要求決定回路１５は、時点ｔ１てレジス
タ選択信号か送られてくると、ＣＰＵ１からのＣＰＵス
テータス信号に基づいて、ＣＰＵｌ０状懸がバスアイド
ル状態になったか古かを判別する。そして、ＣＰＵ］の
状態かバスアイドル状態になると（時点ｔ　２）　、Ｄ
ＭＡ転送要求信号を出力する。

このＩ）〜ＩＡ転送賞求信号は、ＣＰ　Ｕ　１および今
回ピノ！・マｌブデータか転送されるへきン７！・レジ
スタである第２シフトレジスタ１２に送られる。

時点ｔ２てＣＰＵ１にＤＭＡ転送要求信号が人力すると
、ＣＰＵ１はハスと切り離される。この場＆においても
、ＣＰＵＩは、命令の解読等のバスを使用し、ない処理
を実行することは可能である。

時点ｔ２で第２シフトレジスタ】２にＤ　Ｍ　Ａ　ｋ送
要求（５号かべ力するとＲＡＭ３から第２シフトレジス
タ１２に１６ビツト分のピントマツプデータが転送され
る。この転送時間Ｔ″、２はシフｈＬ・シスタ１１また
は１２から１６ビツト分のビットマツプデータか読み出
される時間Ｔ１より短く、時点ｔ　３て転送か完１′す
る。

古ころで、ＲＡλ１３から第２シフトレジスタ〕２への
ピッマツプデータの転送は、ブリシタエンジ；・７にビ
デオ化づかとぎれなく送出されるように、第１シフトレ
ジスタ１１からピットマソプデタか読み出されてプリン
タエンジン７に出力される間（時点ｔ１〜ｔ５）に行わ
なければならない。したかって、遅くとも時１．！”Ａ
　ｔ　５から転送時間Ｔまたけ前の時点ｔ４＜Ｈ終ＤＭ
Ａ転送開始時点）までにＤ　Ｍ　Ａ転送要求信号か出力
されなければならない。

しかしながら、時点ｔ１から峙し、”ｊｔ　４までの間
にＣＰＵＩかバスアイドル状態にならないこともある。

この様な場合には、以上のような動イ１により時点ｔ４
またはその直前の時１）（においてＤＭＡ転送要求信号
が出力される。

ずなわち、時間Ｔ１４Ｌ：Ｔ２との差（Ｔ　１−Ｔ　２
　）を時間Ｔ３とすると、カウンタ１′Ｂから、レジス
タ選択信号を出力したＢ３７１．ｊ　ｔ　１から時間Ｔ
３か経過したときに（時？　ｔ　４　、）　、緊急ＤＭ
Ａ信号が出力される。このＤ　Ｍ　Ａ緊９信号は、Ｄ　
ＭＡ転送要求決定回路１５に送られ、第３図に破線で示
すように、ＤＭＡ転送要求決定回路１５からＤＭＡ転送
要求信号か出力される。

この場合には、第３図に破線で示すように、時点ｔ４か
ら時点ｔ５まての間に、ＲＡＭ３から１６ビツト分のビ
ットマツプデータが第２ンフトしデスタ１２にＤＭＡ転
送される。

ＤＭＡ転送要求決定回路１５に緊急ＤＭＡ信号が送られ
てきても、時点ｔ１から緊急ＤＭＡ信号が送られてきた
時（時点ｔ４）までに、既にＤＭＡ転送要求信号が出力
されているときには、すなわちその間にＣＰＵＩがバス
アイドル状態になっていたときには、ＤＭＡ転送要求決
定回路１５がらＤＭＡ転送要求信号は出力されない。

時点ｔ５でビデオクロックがカウンタ１３に入力すると
、カウンタ１３からレジスタ選択信号が出力され、第２
シフトレジスタ１２からピッマツプデータが読み出され
てプリンタエンジン７に送られる。

そして、第２シフトレジスタ１２から１６ビツト分のビ
ットマツプデータが読み出されるまでの間に、ＤＭＡ転
送要求決定回路１５からのＤＭＡ転送要求信号に基づい
て、第１シフトレジスタ１１にＲＡＭ３から１６ビツト
分のビットマツプデータがＤＭＡ転送される。

第４図および第５図は、この発明の第２実施例を示して
いる。

第４図はビットマツプデータ転送制御回路を示している
。第４図において第２図と同じものには同じ符号を付し
てその説明を省略する。

このビットマツプデータ転送制御回路では、緊急ＤＭＡ
信号の発生タイミングを制御する緊急ＤＭＡ制御回路１
６が設けられている。そして、緊急ＤＭＡ信号は、カウ
ンタ１３からではなく緊急ＤＭＡ制御回路１６から出力
される。

緊急ＤＭＡ制御回路１６には、図示しないアドレスデコ
ーダから、現在実行されているバスサイクルにおいてＣ
ＰＵＩか制御している機器（ＲＯＭ２、ＲＯＭ３、その
他の入出力機器）を表す制御対象ステータス信号か入力
する。さらに、緊急ＤＭＡ制御回路１６には、カウンタ
１３からレジスタ選択信号およびカウント値を示す信号
が人力する。

緊急ＤＭＡ制御回路１６は、ＣＰＵＩが制御対象別バス
サイクルを開始するごとに、開始されたバスサイクルが
最終ＤＭＡ転送開始時点までに終了するかしないかを判
別し、終了しないと判別した場合には、ＤＭＡ緊急信号
を出力する。

第４図および第５図を参照して、このビットマツプデー
タ転送制御回路の動作について説明する。

カウンタ１３は、ビデオクロック（ＶＣＬＫ）が１６個
人力するごとに、レジスタ選択信号を出力する。レジス
タ選択信号は、ビデオ信号セレクタ１４およびＤ　Ｍ　
Ａ転送要求決定回路１５に送られる。ビデオ信号セレク
タ１４は、レジスタ選択信号に基づいて、ビデオ信号を
出力すべきシフトレジスタ１１または１２を選択する。

これにより、選択された、シフトレジスタ１１または１
２の内容がビデオクロックに同期して読み出されてプリ
ンタエンジンに出力される。

今、たとえば、時点ｔ１でカウンタ１３からレジスタ選
択信号が出力され、今回ビデオ信号を出力すべきシフト
レジスタが第１シフトレジスタ１１であるとすると、時
点ｔ１からビデオクロックが入力されるごとに第１シフ
トレジスタ１１がらビットマツプデータが１ビツトずつ
読み出され、プリンタエンジン７にビデオ信号として出
力される。

そして、時点ｔ１から１７個目のクロックが出力される
までに（時点ｔ５まてに）、第１シフトレジスタ１１の
内容全てかプリンタエンジン７に送られる。

ＤＭＡ転送要求決定回路１５は、時点ｔ１てレジスタ選
択信号か送られてくると、ＣＰＵ１からのＣＰＵステー
タス信号に基づいて、ＣＰＵＩの状態がバスアイドル状
態になったか否かを判別する。そして、ＣＰＵＩの状態
がバスアイドル状態になると（時点ｔ　２）　、ＤＭＡ
転送要求信号を出力する。

このＤＭＡ転送要求信号は、ＣＰＵＩおよび今回ビット
マツプデータが転送されるべきシフトレジスタである第
２シフトレジスタ１２に送られる。

時点ｔ２てＣＰＵＩにＤＭＡ転送要求信号が入力すると
、ＣＰＵＩはバスと切り離される。この場合においても
、ＣＰＵＩは、命令の解読等のバスを使用ない処理を実
行することは可能である。

時点ｔ２て第２シフトしンスタ１２にＤ　Ｍ　Ａ　転送
要求（５号か人力するとＲＡＭ３から第２シフトレジス
タ１２に１６ビツト分のビットマツプデータか転送され
る。この転送時間Ｔ２はシフトレジスタ１１または１２
から１６ビツト分のビットマツプデータか読み出される
時間Ｔ１より短く、時点ｔ３で転送か完γする。

ところで、ＲＡＭ３から第２シフトレジスタ１２へのピ
ッマツプデル夕の転送は、プリンタエンジン７にビデオ
信号かとぎれなく送出されるように、＠１ンフトレジス
タ１］からビットマツプデータが読み出されてプリンタ
エンジン７に出力される間（時点ｔ］〜・ｔ５）に行わ
なければならない。（たが−）で、遅くとも時点ｔ５か
ら転送時間Ｔまたけ前の時点ｔ４（最終ＤＭＡ転送開始
時点までにＤ　Ｍ　Ａ転送要求信号が出力されなければ
ならない。

し５かし５なから、時点ｔ１から時点ｔ４まての間にＣ
ＰＵ１がバスアイドル状態にならないこともある。この
様な場合には、以ドのような動作により時点ｔ４までの
時点においてＤＭＡ転送斐求（ｔ。

号か出力される。

すなわち、緊急ＤＭＡ制御回路１６は、制御対象ステー
タス信号に基づいて、ＣＰＵＩが実行を開始した制御対
象別バスサイクルのバスサイクル継続時間Ｔｘを求める
。そして、そのバスサイクルが時点ｔ４まてに終了する
か否かを判別し、時点ｔ４まてに終了しないと判別した
場合には、ＤＭＡ緊急信号を出力する。

より具体的に説明すると、たとえば第５図に破線で示す
ように、時点ｔ１からバスサイクルが継続しており、時
点ｔ３でＣＰＵＩの新たなバスサイクル、すなわち制御
対象か異なるバスサイクルが開始されたとする。

緊急Ｄ　Ｍ　Ａ制御回路１６は、制御対象ステータス信
号に基づいて、ＣＰＵＩが実行を開始し、たバスサイク
ルのバスサイクル継続時間Ｔｘを求める。

バスサイクル継続時間Ｔｘは、ハスを介（７てｃＰＵｌ
とやりとりしている制御対象によって定まっているので
、制御対象ステータス信号に基づいて、ザイクル時間Ｔ
ｘか求められる。

次に、緊急Ｄ　ＭＡ制御回路１６は、時点ｔ３から時点
ｔ５まての時間Ｔ４をカウンタ１３の出力により算出シ
１、時間Ｔ４とＴｘとの差Ｔ５　（＝（Ｔ４−Ｔｘ）ｌ
がＤ　Ｍ　Ａ転送時間Ｔ２より長いか１σいかを１１１
別する。そして、時間下５がＤ　Ｍ　Ａ転送時間Ｔ２よ
り短かいとき（Ｔ５＜Ｔ２）（：緊急Ｄ　ＭＡ信号を出
力する。

このＤ　Ｍ　Ａ緊急信号は、Ｄ　Ｐｌ、１　Ａ転送要求
決定回路１５に送られ、第５図に破線で示すように、Ｄ
ＭＡ転送要求決定回路１５がらＤＭＡ転送要求信号か出
力される。

この場合には、第５図に破線で示すように、時点ｔ３の
時点から時間Ｔ２が経過するまでの間に、ＲＡＭ３から
１６ビツト分のビットマツプデータが第２シフトレジス
タ１２にＤ　Ｍ　Ａ転送される。

Ｄ　Ｍ　Ａ転送要求決定回路〕５に緊急ＤＭＡ信号が送
られてきても、時点ｔ１がら緊急ＤＭＡ信号が送らてき
た時までに、既にＤＭＡ転送要求信号が出力されている
ときには、すなわちその間にＣＰＵＩかバスアイドル状
態になっていたときには、ＤＭＡ転送要求１５号は出力
されない。

時点ｔ５Ｔビデオクロックかカウンタ１３に入力すると
、カウンタ１３からレジスタ選択信号が出力され、第２
　：ｚ　−）　トレノスタ１２からピッマツプデータか
読み出されてプリンタエンジン７に送られる。

そして、第２シフトレジスタ１２から１６ビツト分のビ
シマツプデータか読み出されるまでの間に、Ｄ　ＭＡ転
送要求決定回路１５からのＤＭＡ転送要求信号に基づい
て、第１ンフトレジスタ１１にＲＡＭ３から１６ビノト
分のビノトマソブデタかＤＭＡ転送される。

上記第２実施例では、時点ｔ１からバスサイクルが継続
しており、時点ｔ３てＣＰＵＩの新たなバスサイクルが
開始され、時点ｔ３から時点ｔ５までの時間Ｔ４とバス
サイクル継続時間Ｔｘとの差Ｔ５がＤＭＡ転送時間Ｔ２
より短いときに、ＤＭＡ転送要求信号が出力されている
。このため、第１実施例に比べて、時点ｔ３で開始され
かつＤＭＡ転送のために中止されるバスサイクルを早い
時点で中止できるので、このような場合のＣＰＵ１の稼
働効率が良くなる。

［発明の効果］ この発明による第１および第２画像データ処理装置によ
れば、ＣＰＵがバスサイクルでない間に、できるだけＤ
ＭＡ転送を行えるようになるので、ＣＰＵの稼働効率の
向上が図れる。

【図面の簡単な説明】

第１図〜第３図はこの発明の第１実施例を示し、第１図
はプリンタコントローラの電気的概略構成を示すブロッ
ク図、第２図はビットマツプデータ転送制御回路を示す
ブロック図、第３図は第２図の各部の信号および状態を
示すタイムチャート、第４図および第５図はこの発明の
第２実施例を示し、第４図はビットマツプデータ転送制
御回路を示すブロック図、第５図は第４図の各部の信号
および状態を示すタイムチャートである。 １−ＣＰＵ、２−ＲＯＭ、３−＝ＲＡＭ、６−・・プリ
ンタエンジンインターフェース、７・１．プリンタエン
ジン、８・・・ＤＭＡ制−御回路、１１・・・第２シフ
トレジスタ、１２・・第２シフトレジスタ、１３・・カ
ウンタ、１４・・・ビデオ信号セレクタ、１５・・・Ｄ
ＭＡ転送要求決定回路、１６・・・緊急ＤＭＡ制御回路
。 以上

Claims (2)

【特許請求の範囲】
1. （１）２つのビデオ信号出力用シフトレジスタを備え、
   一方のシフトレジスタからビデオ信号がプリンタエンジ
   ンに出力されている間に他方のシフトレジスタに画像デ
   ータをＤＭＡ転送する画像データ処理装置において、 一方のシフトレジスタからビデオ信号が出力されるビデ
   オ信号出力期間に、ＣＰＵの状態がバスサイクル状態で
   あるかまたはバスアイドル状態であるかを判別する手段
   、 ＣＰＵの状態がバスアイドル状態のときにＤＭＡ転送要
   求信号を出力する手段、および ビデオ信号出力期間の開始時点から、当該ビデオ信号出
   力期間内に他方のシフトレジスタに画像データをＤＭＡ
   転送しうる最終ＤＭＡ転送開始時点までに、ＣＰＵの状
   態がバスアイドル状態にならなかったときに、最終ＤＭ
   Ａ転送開始時点にＤＭＡ転送要求信号を出力する手段、
   を備えていることを特徴とする画像データ処理装置。
2. （２）２つのビデオ信号出力用シフトレジスタを備え、
   一方のシフトレジスタからビデオ信号がプリンタエンジ
   ンに出力されている間に他方のシフトレジスタに画像デ
   ータをＤＭＡ転送する画像データ処理装置において、 一方のシフトレジスタからビデオ信号が出力されるビデ
   オ信号出力期間に、ＣＰＵの状態がバスサイクル状態で
   あるかまたはバスアイドル状態であるかを判別する手段
   、 ＣＰＵの状態がバスアイドル状態のときにＤＭＡ転送要
   求信号を出力する手段、および ビデオ信号出力期間においてＣＰＵが制御対象別バスサ
   イクルを開始するごとに、当該ビデオ信号出力期間内に
   他方のシフトレジスタに画像データをＤＭＡ転送しうる
   最終ＤＭＡ転送開始時点までにそのバスサイクルが終了
   するかしないかを判別し、終了しないと判別したときに
   緊急ＤＭＡ信号を出力する手段、および ビデオ信号出力期間において緊急ＤＭＡ信号が出力され
   たときに、当該ビデオ信号出力期間において既にＤＭＡ
   転送要求信号が出力されていなければ、ＤＭＡ転送要求
   信号を出力する手段、 を備えていることを特徴とする画像データ処理装置。