JPH0425957A

JPH0425957A - データ転送制御装置

Info

Publication number: JPH0425957A
Application number: JP2131820A
Authority: JP
Inventors: Hiroko Mihira; 三平　裕子; Tsuyoshi Katayose; 片寄　強
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-05-22
Filing date: 1990-05-22
Publication date: 1992-01-29
Anticipated expiration: 2015-06-26
Also published as: DE69127771D1; US5561816A; JP3055917B2; EP0458625A1; DE69127771T2; EP0458625B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、メモリと周辺装置とのデータ転送をダイレク
ト・メモリ・アクセス（以下ＤＭＡと記す）方式で行う
データ転送制御装置に関する。

〔従来の技術〕

マイクロコンピュータを利用した情報処理システムにお
いて、周辺装置とメモリ間で大量のデータ転送を行ない
、これらのデータを中央処理装置で処理、加工してさら
に別の周辺装置、記憶装置へ転送するといった例は多く
ある。例えば、印字制御処理システムにおいて、中央処
理装置がホスト・コンピュータからデータを受は取り、
受は取ったデータを処理、加工し、印字装置から転送要
求が起こる毎に１文字分のデータずつ転送するといった
場合がその例である。このとき、周辺装置（例えば印字
装置）から中央処理装置（以下ＣＰＵと記す）へ割り込
みを発生し、割り込みルーチンで上述のデータ転送を行
なうと、ＣＰＵのオーバヘッド（割り込み処理のための
時間）が増太し、システムのデータ処理効率が低下する
ため、データ転送を専門に制御するデータ転送制御装置
としてダイレクト・メモリ・アクセス・コントローラ（
以下、ＤＭＡＣという）がある。

ＤＭＡＣによるデータ転送（以下、ＤＭＡ転送という）
を行う場合、まず、データ転送を行うべきメモリ・アド
レス、ＤＭＡ転送回数等の各種制御情報をＣＰＵの命令
実行によりＤＭＡＣ内にあらかじめ設定する。次に、周
辺装置（例えば印字装置２表示装置）からのＤＭＡ転送
要求をＤＭＡＣが検知すると、ＤＭＡＣはＣＰＵヘバス
使用権の空は渡しを要求する。この要求をＣＰＵが検知
スルト、アドレスバス、データバスを含むバスの使用権
をＤＭＡＣ側に受は渡す。ＤＭＡＣは空いたバスを利用
して、アドレス情報、リード／ライト制御信号を発生し
、メモリに格納されているデータをＤＭＡ転送要求を発
生した周辺装置（以下、Ｉｌｏという）へ転送する処理
を行なう。

このようなりＭＡ転送動作を繰り返し行うことにより、
転送回数分（例えば１印字データ数分）のデータ転送を
完了すると、ＤＭＡＣはＣＰＵに対してＤＭＡ転送完了
を通知する。ＣＰＵはＤＭＡ完了を検出すると、割り込
み処理および割り込み処理プログラム・ルーチンを実行
する。この割り込み処理プログラム・ルーチンの中で、
ＣＰＵは次のＤＭＡ転送実行に備えてＤＭＡＣの各種制
御情報を再設定し、再びＤＭＡ転送を開始する。

従来のＤＭＡＣにおけるメモリから周辺装置へのデータ
転送について、図を用いて説明する。

第６図は従来の情報処理システム５００の主要部を示す
ブロック図である。

情報処理システム５００は、ＣＰＵ５１１とＤＭＡ、Ｃ
５１２とを含むマイクロコンピュータ５０１゜メモ！Ｊ
５０３．周辺装置５０２とから構成されている。

ＣＰＵ５１１は、内部にプログラムカウンタ（以下ＰＣ
と記す）と、プログラムステータスワード（以下ＰＳＷ
と記す）と、各種レジスタ等をもち、各種命令の実行制
御と、ＤＭＡＣ５１２とのアドレス・バス、データ・バ
ス、リード信号、ライト信号からなるバス５０５の使用
権に対する制御を含む情報処理システム５００全体の動
作制御を行う。

ＤＭＡＣ５１２は、ＤＭＡ転送対象アドレス情報を記憶
するメモリ・アドレス・レジスタＭＡＲ５１３と、転送
データ数を記憶するターミナル・カウンタＴＣ５１４と
、転送データ数の初期値記憶スるターミナル・カウンタ
・モジュロ・レジスタＴＣＭ５１５とを少なくとも１組
備えており、ＭＡＲ５１３にＤＭＡ転送開始アドレスを
、ＴＣ５１４およびＴＣＭ５１５に１回のＤＭＡ転送要
求に対する転送データ数を、ＣＰＵ５１１によりＤＭＡ
転送開始前にあらかじめ設定しておく。ＤＭＡＣ５１２
は、周辺装置５０２からのＤＭＡ転送要求信号５２０の
発生を検知すると、バス使用権の空は渡し要求信号であ
るバス・ボールド要求信号（以下、ＨＬＤＲＱという）
５２２とその許可信号であるホールド・アクノリッジ信
号（以下、ＨＬＤＡＫという）５２３とニョリＣＰＵ５
１１からバス使用権を得て、メモリ５０３と周辺装置５
０２との間でＤＭＡ転送を実行する。

メモリ５０３は、ＣＰＵ５１１のプログラム領域と、デ
ータ領域と、ＤＭＡ転送元領域Ａ３３０とＤＭＡ転送元
領域Ｂ５３１とを含み、ＣＰＵ５１１とＤＭＡＣ５１２
のいずれかの制御によりアドレス・バス、データ・バス
、リード信号、ライト信号を含むバス５０５を介し情報
処理システム５００の各種データを記憶する。ＣＰＵ５
１１はＤＭＡ転送開始前にまずＤＭＡ転送元領域Ａ３３
０にＤＭＡ転送データを書き込む。ＣＰＵ５１１がＤＭ
Ａ転送元領域Ａ３３０内の最終データまでデータを書き
込んだ後、ＣＰＵ５１１はＤＭＡ転送元領域Ａ３３０に
対するＤＭＡ転送を許可状態にし、ＤＭＡＣ５１２はＤ
ＭＡ転送元領域Ａ３３０に書き込まれたデータを周辺装
置５０２ヘパ−スト転送（−括転送）する。ＣＰＵ５１
１はＤＭＡ転送元領域Ａ３３０に対するＤＭＡ転送の実
行以外の間に、ＤＭＡ転送元領域Ｂ５３１に対しＤＭＡ
転送データを書き込む。ＤＭＡ転送元領域Ａ３３０の最
終データまでＤＭＡ転送が完了した後、ＣＰＵ５１１に
よりＤＭＡ転送元領域Ｂ５３１の最終データまで書き込
まれている場合にＤＭＡＣ５１２はＤＭＡ転送元領域Ｂ
５３１のＤＭＡ転送を実行する。このようにＤＭＡ転送
元領域Ａ３３０、ＤＭＡ転送元領域Ｂ５３１は交互にＤ
ＭＡ転送対象、またはＣＰＵ５１１による書き込み対象
となる。

次にメモリ５０３と周辺装置５０２との間のＤＭＡ転送
の動作について説明する。

周辺装置５０２においてＴＣ５１４に設定した回数分の
ＤＭＡ転送データを受は取る必要が生じると、周辺装置
５０２はＤＭＡ転送要求信号５２０を活性化し、ＤＭＡ
Ｃ５１２に供給する。ＤＭＡ転送要求信号５２０が活性
化されたことにより、ＤＭＡＣ５１２はＨＬ　Ｄ　ＩＲ
Ｑ信号５２２を活性化し、ＣＰＵ５１１に対してバス５
０５の使用権を要求する。

ＣＰＵ５１１は、データ生成処理、および生成されたデ
ータをＤＭＡ転送元領域Ａ３３０に格納する処理を含む
所定のプログラム処理を実行しているが、同時に、ＤＭ
ＡＣ５１２からのＨＬＤＲＱＭ号５２２の状態を常時モ
ニタしている。上記信号５２２が活性化したことを検知
すると、Ｐｃ、ｐｓｗ、各種レジスタ類の内容をプログ
ラム実行時の値のまま保持しＨＬ　Ｄ　Ａ　Ｋ信号５２
３を活性化してＤＭＡＣ５１２にバス使用権を与えたこ
とを伝える。

バス使用権を得たＤＭＡＣ５１２は、アドレス・バスに
ＤＭＡ転送元領域Ａ３３０のＤＭＡ転送対象アドレス情
報を出力し、同時にメモリ・リード信号を活性化して転
送データをメモリからバス５０５上に出力する。続いて
ＤＭＡＣ５１２は、周辺装置５０２に対しライト信号（
ＤＭＡアクノリッジ信号）５２１を活性化し、ＤＭＡ転
送データを書き込む。

こうした１回のＤＭＡ転送が実行される毎に、メモリ・
アドレス・レジスタＭＡＲ５１３の内容が更新され、Ｄ
ＭＡＣ５１２内の転送データ数を記憶したターミナル・
カウンタＴＣ５１４の内容が゛′１°′デクリメントさ
れる。ＤＭＡ０５１２）１、上記のＤＭＡ転送を繰り返
し実行し、転送回数分のデータ転送を終了する（ＴＣ５
１４の内容がデクリメントされ０となる）と、ＤＭＡＣ
５１２はＨＬＤＲＱ信号５２２をイン・アクティブにし
て、ＣＰＵ５１．１にバス使用権の放棄を伝える。ＣＰ
Ｕ５１１はバス使用権を取り戻すと、プログラムの実行
を再開する。また、ＤＭＡＣ５１２はＴＣＭ５１５の値
をＴＣ５１４にプリセットすることによりＴＣ５１４を
初期化し次回のＤＭＡ転送要求に備えるとともに、ＤＭ
Ａ割り込み要求信号５２４を活性化することにより、Ｃ
ＰＵ５０４にＤＭＡ転送完了を伝える。

この割り込み要求信号５２４が発生すると、ＣＰＵ５０
４はＰＣ，ＰＳＷをスタックに退避し、割り込み処理プ
ログラム・ルーチンを起動する。

このプログラム・ルーチンの中では、例えば、第８図の
フローに示すように、ＤＭＡ転送領域外のメモリに格納
されているデータに対してＤＭＡ転送してしまうことが
ないように、割り込みが発生した回数（ＴＣが０になっ
た回数）をカウントし、割り込みが発生した回数が所定
の値となったときＤＭＡ転送元領域の最終データまで転
送が行われたと判断し、転送許可ビットをリセットする
などの処理によりＤＭＡ転送を禁止状態にする。また、
ＤＭＡ転送元領域Ｂ５３１のＤＭＡ転送開始アドレスを
ＭＡＲ５１３に設定し、ＤＭＡ転送元領域Ｂ５３１の最
終データまでＣＰＵ５１１による転送データの書き込み
が終了している場合にはＤＭＡ転送を許可する処理を行
なう。ＣＰＵ５０４は割り込み処理プログラムルーチン
の実行後、ＰＣ，ＰＳＷをスタックから復帰させる。

〔発明が解決しようとする課題〕

上述した従来のＤＭＡ転送制御装置を応用した情報処理
システムにおいては、第９図に示すように転送回数分の
ＤＭＡ転送が完了すると、ＣＰＵはＰＣ，ＰＳＷをスタ
ックに退避、復帰する割り込み処理と、ＤＭＡ転送領域
の最終データまでＤＭＡ転送が終了したかをチエツクし
終了したときにＤＭＡ転送を禁止する等の割り込みプロ
グラム処理を実行する（第９図の■）。この割り込み処
理および割り込みプログラム処理を実行している間、Ｄ
ＭＡＣは周辺装置から発生するＤＭＡ転送要求を保留し
なければならない（第９図■）。このため、ＤＭＡ転送
要求が発生してから、実際にＤＭＡ転送が実行されるま
でのＤＭＡ応答保留時間が長くかかるという問題があっ
た。また、ＣＰＵがＤＭＡ転送に関する処理に携わる時
間が多くかかり、ＣＰＵ本来の処理が高速にできなくな
るといった問題点があった。特に印字制御処理システム
においては、１回のＤＭＡ転送要求に対する転送回数が
１印字データに対応するバイト数（１文字が２４Ｘ２４
ドツト構成である場合には通常３バイト）とする使い方
が考えられるため、ＤＭＡ割り込み処理が非常に頻繁に
発生することになる。

さらに、ＤＭＡ転送領域の最終データまでＤＭＡ転送が
完了した後、ＣＰＵは割り込み処理の中でＤＭＡ転送を
禁止状態にする処理を行なうので、この期間（第９図の
■）に次のＤＭＡ転送要求が発生した場合、ＤＭＡＣは
ＤＭＡ転送領域外のデータに対してＤＭＡ転送を行って
しまうといった問題があった。

〔課題を解決するための手段〕

本発明の第１のデータ転送制御装置は、グイレフトメモ
リアクセス（ＤＭＡ）方式でメモリと周辺装置との間で
データ転送を行うデータ転送制御装置において、１回の
ＤＭＡ転送要求に対して連続してＤＭＡ転送を実行する
回数を記憶するための第１の転送回数記憶手段と、ＤＭ
Ａ転送の実行毎に前記第１の転送回数記憶手段の値を更
新するための第１の転送回数更新手段と、前記第１の転
送回数記憶手段が更新された結果所定の値となったとき
に、前記第１の転送回数記憶手段に対して所定データを
設定する設定手段と、前記連続したＤＭＡ転送が繰り返
し行われデータ転送されるＤＭＡ転送領域のサイズを記
憶する第２の転送回数記憶手段と、ＤＭＡ転送の実行毎
に前記第２の転送回数記憶手段の値を更新するための第
２の更新手段と、前記ＤＭＡ転送領域のアドレスを記憶
するためのアドレス記憶手段と、ＤＭＡ転送の実行毎に
前記アドレス記憶手段を更新するアドレス更新手段と、
ＤＭＡ転送領域内の最終データまでＤＭＡ転送が実行さ
れたことを検出する検出手段と、前記検出手段によりＤ
ＭＡ転送を停止する手段、とを有することにより、１回
のＤＭＡ転送要求に対して所定回数のＤＭＡ転送を連続
して行い、ＤＭＡ転送領域の最終データまでＤＭＡ転送
が完了するとＤＭＡ転送を停止することができるように
したデータ転送制御装置である。

本発明の第２のデータ転送制御装置は、第１の請求範囲
のデータ転送制御装置の第２の転送回数記憶手段及び第
２の転送回数制御手段の代わりに、前記連続したＤＭＡ
転送を繰り返すべき回数を記憶する第３の転送回数記憶
手段と、第１の転送回数記憶手段が更新された結果所定
の値となったときに、前記第３の転送回数記憶手段の値
を更新するための第３の転送回数更新手段とを有するこ
とによりハードウェア資源の有効利用をするようにした
データ転送制御装置である。

〔実施例〕

本発明のデータ転送制御装置の実施例について図を用い
て説明する。

第１図は本発明のデータ転送制御装置であるＤＭＡ、Ｃ
１２を内蔵するマイクロコンピュータ１を用いた情報処
理システムの構成を示すブロック図で、第２図はＤＭＡ
Ｃｌ　２の要部構成を示すブロック図である。マイクロ
コンピュータ１は中央処理装置ＣＰＵＩＩと周辺装置１
０（例えばデータ受信制御回路）と、周辺装置２とメモ
リ３との間のデータ転送処理を制御するデータ処理回路
としてのＤＭＡＣ１２とを有している。

マイクロコンピュータ１は、周辺装置１０で受信したデ
ータを生成処理してメモリ３内のＤＭＡ転送元領域Ａ３
０、あるいはＤＭＡ転送元領域Ｂ３１に書き込み、ＤＭ
ＡＣ１２を用いて周辺装置２（例えばプリンタ制御装置
）に転送するといった情報処理システム全体の制御を行
なう。

周辺装置２は、データのリード／ライト用バッファを備
えており、ＤＭＡＣ１２により上記バッファに送られた
データを基に、印字処理１表示処理等の周辺装置固有の
処理を行う。

メモリ３は、ＣＰＵＩＩのプログラム領域とデータ領域
、二分割したＤＭＡ転送領域であるＤＭＡ転送元領域Ａ
３０とＤＭＡ転送元領域Ｂ３１とを含み、ＣＰＵＩＩと
ＤＭＡＣ１２のいずれかの制御によりバス５を介して情
報処理システムの各種データを記憶する。

マイクロコンピュータ１のＣＰＵＩＩは、内部にＰＣ，
ＰＳＷ、各種制御レジスタ等を含み、各種命令の実行制
御と、ＤＭＡＣ１２との間でのアドレス・バス、データ
・バス、リード信号、ライト信号を含むバス５の使用権
に対する制御とを含む動作制御を行う。

マイクロコンピュータｌのＤＭＡＣ１２は、第２図に示
すように、ＤＭＡ転送元領域Ａ３０、またはＤＭＡ転送
元領域Ｂ３１内のＤＭＡ転送対象アドレス情報を記憶す
るメモリ・アドレス・レジスタＭＡＲｌ　４１と、ＭＡ
Ｒ１４１の内容を更新するポインタ更新部１４０と、周
辺装置２から発生する１回のＤＭＡ転送要求に対して連
続してＤＭＡ転送を実行する回数（初期値）を設定する
ダウン・カウンタ・モジュロ・レジスタＤＣＭ１３２と
、周辺装置２から発生する１回のＤＭＡ転送要求により
ＤＭＡ転送を実行するデータのうちまだＤＭＡ転送が実
行されていないデータ数を記憶するダウン・カウンタＤ
ＣＩ３１と、ＤＣ１３１の内容をデクリメントするデク
リメンタ１３０と、ＤＭＡ転送元領域Ａ３０、またはＤ
ＭＡ転送元領域Ｂ３°１内でまだＤＭＡ転送が実行され
ていないデータ数を記憶するターミナル・カウンタＴＣ
１２１と、Ｔｅ３．２１の内容をデクリメントするデク
リメンタ１２０と、ＣＰＵとの間のバス５の使用権に対
する制御、ＤＭＡ転送動作時の転送タイミング制御、内
部者レジスタの更新制御を含むＤＭＡＣ全体の制御を行
う実行制御部１００とから構成される。

次に、メモリ３から周辺装置２ヘデータを転送する際の
ＣＰＵＩＩ側のソフ）・ウェア処理について第３図、第
５図を用いて説明する。

第３図のように、ＤＭＡ転送元領域Ａ３０．ＤＭＡ転送
元領域Ｂ３１は、周辺装置２からの１回のＤＭＡ転送要
求に対して連続して転送するデータ数を単位としてそれ
ぞれエリア分割されている。

すなわち、ＤＭＡ転送元領域Ａ３０において、第１回目
のＤＭＡ転送要求に対し連続してＤＭＡ転送される領域
をエリア１、第２回目のＤＭＡ転送要求に対し連続して
ＤＭＡ転送される領域をエリア２、・・・、第ｎ回目の
ＤＭＡ転送要求に対し連続してＤＭＡ転送される領域を
エリアｎとし、ＤＭＡ転送元領域Ｂ３１において、第１
回目のＤＭＡ転送要求に対し連続してＤＭＡ転送される
領域をエリア１、第２回目のＤＭＡ転送要求に対し連続
したＤＭＡ転送される領域をエリア２．・・・、第ｍ回
目のＤＭＡ転送要求に対し連続してＤＭＡ転送される領
域をエリアｍとする。ＣＰＵＩＩはＤＭＡ転送開始前に
、周辺装置１０から受信したデータを基に生成処理し、
処理したデータをまずＤＭＡ転送元領域Ａ３０に書き込
む。ＣＰＵ］、１はＤＭＡ転送元領域Ａ３０内の最終デ
ータ（エリアｎの■）までデータを書き込んだ後、ＭＡ
Ｒ１４１にＤＭＡ転送元領域Ａ３０のＤＭＡ転送開始ア
ドレスを、ＤＣＩ　３１．ＤＣＭＩ　３２に周辺装置２
から発生する１回のＤＭＡ転送要求に対して連続して転
送するデータ数（第３図では“４′′）を、ＴＣ１２１
にＤＭＡ転送元領域Ａ３０のデータ数（第３図ではＤＣ
１３１に設定したデータ数のｎ倍である“Ｉ　４　ｎ＋
１　）を初期設定する。その後、ＣＰＵＩＩが転送許可
ビットをセットする等によってＤＭＡ転送を許可状態に
することにより、ＤＭＡＣ１２はＤＭＡ転送元領域Ａ３
０に書き込まれたデータをＤＣ１３１に設定したデータ
数分周辺装置２ヘパ−スト転送（−括転送）するＤＭＡ
転送を開始する。

ＣＰＵＩＩはＤＭＡ転送を許可状態にした後、ＤＭＡ転
送元領域Ｂ３１に対し処理したデータを書き込む処理を
行う。

次に、ＤＭＡＣ１２によるＤＭＡ転送元領域Ａ３０から
周辺装置２へのＤＭＡ転送動作について具体的に説明す
る。

周辺装置２においてＤＣ１３１に設定した回数分のＤＭ
Ａ転送データを受は取る必要が生じると、周辺装置２は
ＤＭＡ実行制御部１００に対しＤＭＡ転送要求信号２０
を活性化する。ＤＭＡ実行制御部１００はＤＭＡ転送要
求信号２０が活性化されると、ＨＬＤＲＱ２２．ＨＬＤ
ＡＫ２３によりＣＰＵＩＩからバス使用権を得る。

データをＤＭＡ転送元領域Ａ３０から周辺装置２にデー
タ転送するＤＭＡ転送では、ＤＭＡＣ１２は、ＭＡＲ１
４１の内容が示すＤＭＡ転送対象アドレス情報（第３図
のエリア１内の■のアドレス）をバス５に出力してＤＭ
Ａ転送元領域Ａ３０から転送データをバス５上に読み出
し、周辺装置２に対してアクノリッジ信号２１を出力す
る。これにより、周辺装置２は転送データの書き込みを
行なう。

上記ＤＭＡ転送を１回実行するごとに、ＤＣ１３１の内
容はデクリメンタ１３０に読み出され′１“デクリメン
トされた後書き戻される。また、ＴＣ１２１の内容はデ
クリメンタ１２０に読み出されｕ１゛′デクリメントさ
れた後書き戻される。

また、ＤＭＡ転送を１回実行するごとにＭＡＲ１４１の
内容はポインタ更新部１４０に読み出され次のＤＭＡ転
送対象アドレス（第３図エリアｌ内の■のアドレス）に
更新された後、書き戻される。上記の１回のＤＭＡ転送
終了後、ＤＭＡＣ１２は更新されたＭＡＲＩ４１が示す
ＤＭＡ転送対象アドレスに対して引き続き上記と同様の
ＤＭＡ転送を実行する。同様にしてＤＭＡＣ１２はエリ
ア１内の■、エリアｌ内の■に格納されているデータを
引き続きＤＭＡ転送していき、エリアｌ■に格納されて
いるデータをＤＭＡ転送すると、すなわちデクリメンタ
１３０でＤＣｌ、３１をデクリメントした結果ＤＣ＝０
となると、ＤＣゼロ検出信号１５１が活性化されること
によりＤＣＭｌ、３２の値がＤＣｌ、３１にプリセット
される。このとき、周辺装置２からＤＭＡ転送要求信号
２０が続けて発生しているときには、再び上記のＤＭＡ
転送をエリア２に対してエリア１の同様に繰り返し実行
する。周辺装置２から連続してＤＭＡ転送要求信号２０
が発生していなければＤＭＡ実行制御部１００はＨＬＤ
ＲＱ２２信号をイン・アクティブにして、ＣＰＵＩＩに
バス使用権の放棄を伝えＤＭＡ転送動作を終了する。

以上のようにＤＭＡ転送要求信号２０が活性化される度
にＤＣ１３１に初期設定された回数ずつＤＭＡ転送を繰
り返し実行していき、ＴＣ１２１が０となったとき、す
なわちエリアｎの最終データまでＤＭＡ転送が実行され
たとき、ＴＣゼロ検出信号１５０が活性化される。この
検出信号により、ＤＭＡ実行制御部１００はＤＭＡ転送
元領域Ａ３０のすべてのデータに対するＤＭＡ転送が終
了したことを検知し、ＣＰＵＩＩに対してＤＭＡ割り込
み要求信号２４を活性化するとともに、ＤＭＡ転送を禁
止状態にする。

ＣＰＵＩＩは、ＤＭＡ割り込み要求信号２４の活性化に
より起動される割り込み処理プログラム・ルーチンで、
ＤＭＡ転送元領域Ｂ３１のＤＭＡ転送開始アドレスをＭ
ＡＲ１４１に設定し、ＣＰＵ１ｌによりＤＭＡ転送元領
域Ｂ３１の最終データまでＤＭＡ転送データが書き込ま
れている場合にＤＭＡ転送を許可状態にする。これによ
り、ＤＭＡ転送元領域Ａ３０と同様のＤＭＡ転送をＤＭ
Ａ転送元領域Ｂ３１のエリア１から開始する。

上記の処理を繰り返し実行することにより、１回のＤＭ
Ａ転送要求に対しＤＣ１３１に設定したデータ数ずつＤ
ＭＡ転送を行いながらＤＭＡ転送元領域Ａ３０とＤＭＡ
転送元領域Ｂ３１のどちらか一方のすべてのデータのＤ
ＭＡ転送が完了したときに、他方の領域データのＤＭＡ
転送を開始するといったＤＭＡ転送動作を実行する。

第２の実施例について第４図を用いて説明する。

なお、実施例２の構成は実施例１とほぼ同様の構成であ
るのでここでは実施例１と異なる部分についてのみ説明
する。

実施例２ではターミナル・カウンタＴＣ１２１の代わり
にエリア・カウンタＡＣ１７１が設けられている。エリ
ア・カウンタＡＣ１７１は、周辺装置２からの１回のＤ
ＭＡ転送要求に対して連続して転送するデータ数を単位
としてＤＭＡ転送元領域を分割したエリアに対し、まだ
ＤＭＡ転送されていないエリア数を記憶するカウンタで
ある。

ＣＰＵＩＩはＤＭＡ転送に先だって、上記ＡＣ１７１を
初期設定し、ＤＭＡ転送元領域Ａ３０に対するＤＭＡ転
送をスタートする。ＤＭＡ転送要求信号２０が活性化さ
れると実施例１と同様にＤＭＡ転送が実行される。ＤＣ
１３１の値がデクリメントされた際０となったとき、す
なわち１エリアに対するＤＭＡ転送が終了したとき、Ｄ
Ｃゼロ検出信号１６１が活性化され、ＡＣ１７］の内容
がテクリメンタ１７０に読み出され、１１１”デクリメ
ントされた後書き戻される。ＤＣ１３１がデクリメント
されＯとなる度に、ＡＣ１７］の内容はデクリメントさ
れる。ＡＣ１７１がチクリメントされた結果０となった
とき、ＡＣゼロ検出信号１６０を活性化する。この検出
信号によりＤＭＡ実行制御部１００は、ＤＭＡ転送元領
域Ａ３０のＤＭＡ転送が完了したことを検知し、ＤＭＡ
実行制御部１００はＣＰＵＩＩに対してＤＭＡ割り込み
要求信号２４を活性化するとともに、ＤＭＡ転送を禁止
状態にする。

このように実施例２では、まだＤＭＡ転送されていない
エリア数をＡＣ１７１に設定するため、ＤＭＡ転送元領
域のサイズが増大したとしてもＡＣ１，７１のビット数
をＤＭＡ転送元領域のサイズに対応するビット数まで増
加する必要がなく最小限の回路構成をとることができる
。

また、実施例１．実施例２てはメモリ・アドレス・レジ
スタを直接更新する方式を採ったが、メモリーアドレス
・レジスタとターミナル・カウンタとを加算または減算
する演算を行ったＤＭＡ転送対象アドレス情報を生成す
る方式を採った場合にも、本発明と同様の構成により実
現できることは容易に類推できる。

〔発明の効果〕

以上説明したように、本発明のマイクロコンピュータに
おけるデータ転送制御装置（ＤＭＡＣ）では、１回のＤ
ＭＡ転送要求に対する転送回数分のＤＭＡ転送が完了し
たときに次のＤＭＡ転送のための転送回数を自動的に設
定しながら、続いて次のＤＭＡ転送要求に対するＤＭＡ
転送を繰り返し実行し、ＤＭＡ転送領域の最終データま
でのＤＭＡ転送が完了したときにＤＭＡ転送動作を禁止
状態にする。このため、１回のＤＭＡ転送要求に対する
転送回数分のＤＭＡ転送が完了する毎に割り込み処理を
起動し、割り込み処理プログラム・ルーチンの中でＣＰ
Ｕが上記ＤＭＡ禁止処理を行なう必要がなくなる。例え
ば、ＤＭＡ転送対象領域をｎエリアに分割してＤＭＡ転
送を行なう場合、従来ではｎ回の割り込み処理を起動す
る必要があったが、実施例では１回の割り込み処理を起
動するのみとなる。従って、ＣＰＵの処理効率が向上す
るばかりでなく、上記ＣＰＵ処理の間保留されていたＤ
ＭＡ転送要求を保留する必要がなくなり、高速に周辺装
置のＤＭＡ転送要求に応答することができる（第５図）
。

また、ＤＭＡ転送領域の最終データまでＤＭＡ転送が完
了した直後にＤＭＡ転送が自動的に禁止状態となるため
、ＤＭＡ転送領域の最終データまでＤＭＡ転送が完了し
てから割り込み処理プログラム・ルーチンの中でＤＭＡ
転送を禁止状態にするまでの間に次のＤＭＡ転送要求が
発生した場合にも、ＤＭＡ転送領域外のデータに対する
ＤＭＡ転送の実行を防ぐことができる。

【図面の簡単な説明】

第１図は本発明の第一の実施例におけるＤＭＡＣを用い
た情報処理システム構成を示すブロック図、第２図は本
発明の実施例におけるＤＭＡＣの要部構成を示すブロッ
ク図、第３図は本発明の第一の実施例におけるＤＭＡ転
送領域のメモリ・マツプ、第４図は本発明の第二の実施
例におけるＤＭＡ、Ｃの要部構成を示すブロック図、第
５図は本発明の実施例におけるＣＰＵおよびＤＭＡ転送
の処理シーケンス図、第６図は従来のＤＭＡＣを用いた
情報処理システムのブロック図、第７図は従来のＤＭＡ
転送領域のメモリのマツプ、第８図は従来のＤＭＡ転送
におけるＣＰＵ処理フロー第９図は従来のＣＰＵおよび
ＤＭＡＣ転送の処理シーケンス図である。１・・・・・・マイクロコンピュータ、２・・・・・・
周辺装置、３・・・・・・メモリ、５・・・・・・バス
、１０・・・・・・周辺装置、１１・・・・・・ＣＰＵ
、１２・・・・・・ＤＭＡＣ，１３・・・・・・ＤＭＡ
Ｃｌ２Ｏ・・・・・・ＤＭＡ転送要求信号、２１・・・
・・・アクノリッジ信号、２２・・・・・・ＨＬＤＲＱ
、２３・・・・・ＨＬ　Ｄ　Ａ　Ｋ、２４・・・・・・
ＤＭＡ０割り込み要求信号、３０・・・・・・ＤＭＡ転
送元領域Ａ、３１・・・・・・ＤＭＡ転送転送元領域式
００・・・・・・ＤＭＡ実行制御部、１２０・・・・・
・デクリメンタ、１２１・・・・・・ＴＣ，１３０・・
・・・・デクリメンタ、１３１・・・・・・ＤＣ，１３
２・・・・・ＤＣＭ、１４０・・・・・・ポインタ更新
部、１４１・・・・・ＭＡＲ，１５０・・・・・・ＴＣ
ゼロ検出信号、１５１・・・ＤＣ−１！’口検出信号、
１６０・・・・・・ＡＣゼロ検出信号、１６１・・・・
・・ＤＣゼロ検出信号、１７０・・・・・・デクリメン
タ、１７１・・・・・ＡＣ１５００・・・・・情報処理
システム、５０１・・・・・・マイクロコンピュータ、
５０２・・・・・・周辺装置、５０３・・・・・・メモ
リ、５０５・・・・・バス、５１１・・・・・・ＣＰＵ
、５１２・・・・・・ＤＭＡＣ１５１３・・・・・・Ｍ
ＡＲ１５１４・川・・ＴＯ１５１５・・・・・・ＴＣＭ
、５２０・・・・・・ＤＭＡ転送要求信号、５２１・・
・・・アクノリッジ信号、５２２・・・・・・ＨＬＤＲ
Ｑ、５２３・・・・・・ＨＬ　Ｄ　Ａ　Ｋ、５２４・・
・・・・ＤＭＡ割り込み要求信号、５３０・・・・・・ＤＭＡ転送領域Ａ。・ＤＭＡ転送転送元領域式理人

Claims

【特許請求の範囲】１、ダイレクトメモリアクセス（ＤＭＡ）方式でメモリ
と周辺装置との間でデータ転送を行うデータ転送制御装
置において、１回のＤＭＡ転送要求に対して連続してＤ
ＭＡ転送を実行する回数を記憶するための第１の転送回
数記憶手段と、ＤＭＡ転送の実行毎に前記第１の転送回
数記憶手段の値を更新するための第１の転送回数更新手
段と、前記第１の転送回数記憶手段が更新された結果所
定の値となったときに、前記第１の転送回数記憶手段に
対して所定データを設定する設定手段と、前記連続した
ＤＭＡ転送が繰り返し行われデータ転送されるＤＭＡ転
送領域のサイズを記憶する第２の転送回数記憶手段と、
ＤＭＡ転送の実行毎に前記第２の転送回数記憶手段の値
を更新するための第２の更新手段と、前記ＤＭＡ転送領
域のアドレスを記憶するためのアドレス記憶手段と、Ｄ
ＭＡ転送の実行毎に前記アドレス記憶手段を更新するア
ドレス更新手段と、ＤＭＡ転送領域内の最終データまで
ＤＭＡ転送が実行されたことを検出する検出手段と、前
記検出手段によりＤＭＡ転送を停止する手段とを有する
ことを特徴とするデータ転送制御装置。２、第１の請求範囲のデータ転送制御装置の第２の転送
回数記憶手段及び第２の転送回数制御手段の代わりに、
前記連続したＤＭＡ転送を繰り返すべき回数を記憶する
第３の転送回数記憶手段と、第１の転送回数記憶手段が
更新された結果所定の値となったときに、前記第３の転
送回数記憶手段の値を更新するための第３の転送回数更
新手段と、を有することを特徴とするデータ転送制御装
置。