JP3614714B2 - Ｄｍａ制御装置 - Google Patents
Ｄｍａ制御装置 Download PDFInfo
- Publication number
- JP3614714B2 JP3614714B2 JP17016599A JP17016599A JP3614714B2 JP 3614714 B2 JP3614714 B2 JP 3614714B2 JP 17016599 A JP17016599 A JP 17016599A JP 17016599 A JP17016599 A JP 17016599A JP 3614714 B2 JP3614714 B2 JP 3614714B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- transfer
- register
- memory
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Image Processing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＤＭＡ制御装置とその制御方法に係わり、特に、画像処理装置に好適なＤＭＡ制御装置とその制御方法に関する。
【０００２】
【従来の技術】
従来より、ＤＭＡ制御装置では、一つのＤＭＡ転送が終了すると、ＣＰＵへのＤＭＡ転送終了割り込みを出力し、再度次の領域の先頭アドレスをセットし、ＤＭＡ転送を行っていた。この為、プログラムのオーバーヘッドが発生していた。この種の従来技術としては、例えば、図８に示すような、特開平８−２２１３５３号公報が提案されている。
【０００３】
しかし、上記した従来のものは、下位アドレス番地から上位アドレス番地の１方向にしか転送できないため、例えば、メモリ上のデータが画像データであり、このデータを処理するような場合、プログラムのオーバーヘッドが多くなり、能率良い作業が出来ないという欠点があった。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、プログラムのオーバーヘッドをなくし、短時間に多くのデータを転送可能にした新規なＤＭＡ制御装置とその制御方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【０００６】
即ち、本発明に係わるＤＭＡ制御装置の第１態様は、第１のメモリ上のデータを第１の先頭転送アドレスから上位番地に向かって、第２のメモリに転送した後、再び、前記第１のメモリ上のデータを前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、前記第１のメモリの下位番地から上位番地に向かって、データを前記第２のメモリへ転送するために、前記第１のメモリの転送アドレスを演算する第１のアドレス演算器と、前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、を有することを特徴とするものであり、
叉、第２態様は、第１のメモリ上のデータを第２のメモリ上の第１の先頭転送アドレスから上位番地に向かって転送した後、再び、第１のメモリ上のデータを前記第２のメモリ上の前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、前記第１のメモリのデータを、前記第２のメモリの下位番地から上位番地に向かってデータを転送するために、前記第２のメモリの転送アドレスを演算する第１のアドレス演算器と、前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、を有することを特徴とするものである。
【０００８】
【発明の実施の形態】
本発明に係わるＤＭＡ制御装置は、
第１のメモリ上のデータを第２のメモリに転送するＤＭＡ制御装置において、前記第１のメモリ上のデータを所定の下位番地から上位番地に向かって、前記第２のメモリに転送した後、再び、前記第１のメモリ上のデータを前記上位番地より下位の所定の下位番地から上位番地に向かって、前記第２のメモリに転送するため、その先頭転送アドレスを演算するアドレス制御手段を設けたことを特徴とするものである。
【０００９】
そして、転送する際、初め、第１のメモリ上のデータを所定の下位番地から上位番地に向かって順にデータを転送し、その後、再び、第１のメモリの前記上位番地より下位の所定の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算し、先頭転送アドレスを決定する。従って、決定された第１のメモリの先頭転送アドレスから再びデータを順に第２のメモリに転送することが出来るから、連続して、データの転送が可能になる。
【００１０】
【実施例】
以下に、本発明に係わるＤＭＡ制御装置とその制御方法の具体例を図面を参照しながら詳細に説明する。
【００１１】
（第１の具体例）
図１乃至図４は、本発明に係わるＤＭＡ制御装置とその制御方法の第１の具体例を示す図であって、これらの図には、
第１のメモリ１２上のデータを第２のメモリ１３に転送するＤＭＡ制御装置において、
前記第１のメモリ１２上のデータを所定の下位番地ＡＤ１から上位番地ＡＤ２に向かって、前記第２のメモリ１３に転送した後、再び、前記第１のメモリ１２上のデータを前記上位番地ＡＤ２より下位の所定の下位番地ＡＤ１１から上位番地ＡＤ１２に向かって、前記第２のメモリ１３に転送するため、その先頭転送アドレスＡＤ１１を演算するアドレス制御手段を設けたことを特徴とするＤＭＡ制御装置が示され、
又、前記アドレス制御手段は、前記第１のメモリ１２の所定の下位番地から上位番地に向かってデータを転送するため、前記第１のメモリ１２のアドレスを演算する第１のアドレス演算器６８と、前記第１のメモリ１２の所定の下位番地までデータ転送を終了させた後、再び、前記第１のメモリ１２の所定のアドレスから転送するため、その先頭転送アドレスを演算する第２のアドレス演算器６９と、データ転送中に、前記第１のアドレス演算器６８と第２のアドレス演算器６９とを適宜選択する選択回路６７とを設けたことを特徴とするＤＭＡ制御装置が示されている。
【００１２】
更に、第１のメモリ１２上のデータを第２のメモリ１３に転送するＤＭＡ制御装置の制御方法であって、
前記第１のメモリ１２上のデータを所定の下位番地ＡＤ１から上位番地ＡＤ２に向かって順にデータを転送する第１の工程と、
前記第１の工程のデータ転送が終了した後、再び、前記第１のメモリ１２の前記上位番地ＡＤ２より下位の下位番地ＡＤ１１から上位番地ＡＤ１２に向かってデータを転送するため、その先頭転送アドレスＡＤ１１を演算する第２の工程と、
前記第２の工程で決定された前記第１のメモリ１２の先頭転送アドレスＡＤ１１から再びデータを順に転送する第３の工程と、
で構成したことを特徴とするＤＭＡ制御装置の制御方法が示されている。
【００１３】
以下に、第１の具体例を更に詳細に説明する。
【００１４】
初めに、本発明のＤＭＡ制御装置のブロック構成について説明する。
【００１５】
転送制御回路４には、転送ワード数１レジスタ１、転送ワード数２レジスタ２、ＤＭＡ転送コントロールレジスタ３、外部メモリアドレスレジスタ５、内部メモリアドレスレジスタ７、外部メモリ１２、内部メモリ１３が接続されている。又、転送ワード数１レジスタ１、転送ワード数２レジスタ２、外部メモリアドレスレジスタ５、内部メモリアドレスレジスタ７、内部アドレスアダー８、オフセット１レジスタ９、オフセット２レジスタ１０、モジュロレジスタ１１、ＤＭＡ転送コントロールレジスタ３は、データバスＰＢＵＳ０にも接続され、これらのレジスタに初期値を設定することにより、転送制御回路４で制御されたＤＭＡ転送を行う。
【００１６】
転送制御回路４では、ＤＭＡ転送コントロールレジスタ３の値で決定された転送モードによる転送を反復する。ＤＭＡ転送に使用する外部メモリ１２の番地は、外部アドレスアダー６により決定される。又、内部メモリ１３の番地は、内部アドレスアダー８により決定される。外部アドレスアダー６には、外部メモリアドレスレジスタ５、オフセット制御回路１４、モジュロレジスタ１１が接続され、モジュロレジスタ１１の値を超えない限りは、外部メモリアドレスレジスタ５の値にオフセット制御回路１４で制御されたオフセットレジスタの値が加算される。オフセット制御回路１４には、オフセット１レジスタ９、オフセット２レジスタ１０が接続され、転送制御回路４から発生される制御信号でどちらを選択するか制御される。外部メモリアドレスレジスタ５の値がモジュロレジスタ１１の値を超えた場合は、アドレス調整のための演算であるモジュロ調整を行い、これにより外部メモリアドレスが決定される。内部アドレスアダー８には、内部メモリアドレスレジスタ７が接続され、内部メモリアドレスレジスタ７の値をインクリメントする。
【００１７】
次に、第１の具体例の動作について、図２、３を用いて説明する。
【００１８】
画像データ１６の外部メモリへの格納方法はいろいろあるが、本発明では、図２で示すように格納されていると仮定している。外部メモリ１２に格納されている画像データを内部メモリ１３にアルファベット順にＤＭＡ転送を行う場合、外部メモリアドレスレジスタ５：００００ｈ、内部アドレスアドレスレジスタ７：００００ｈ、オフセット１レジスタ９：０００３ｈ、転送ワード数１レジスタ１：００１２ｈ、モジュロレジスタ１１：００１１ｈ、ＤＭＡ転送コントロールレジスタ３：０００１ｈの初期値を設定することにより、図３に示すように動作する。
【００１９】
即ち、外部メモリアドレスレジスタ５の値：００００ｈで示されるメモリアドレスに格納されている外部メモリ１２の画像データａを、内部メモリアドレスレジスタ７の値：００００ｈで示される内部メモリ１３のアドレスに転送する。次に、転送ワード数１レジスタ１の値を転送制御回路４で１回ダウンカウントする。更に、外部アドレスアダー６で外部メモリアドレスレジスタ５の値にオフセット制御回路１４で選択されたオフセット１レジスタ９の値を加算し、外部メモリアドレスレジスタ５の値を０００３ｈにする。次に、内部アドレスアダー８で内部メモリアドレスレジスタ７をインクリメントし、内部メモリアドレスレジスタ７の値を０００１ｈにする。
【００２０】
この状態で、外部メモリアドレスレジスタ５で示される外部メモリの画像データｂを、内部メモリアドレスレジスタ７で示される内部メモリ１３のアドレスに転送する。このような転送動作を、外部メモリアドレスレジスタ５の値がモジュロレジスタ１１の値を超えるまで繰り返す。画像データｆの転送が終了した時点の、外部メモリアドレスレジスタ５の値は、０００ｆｈであり、外部アドレスアダー６で、オフセット１レジスタ９の値を加算すると００１２ｈとなりモジュロレジスタ１１の値：００１１ｈを超えてしまう。
【００２１】
ここで、外部アドレスアダー６でモジュロ調整が行われ、加算された値００１２ｈからモジュロレジスタ１１の値：００１１ｈが差分され、０００１ｈを得る。この値が次の転送サイクルの外部メモリアドレスの先頭転送アドレスになり、画像データｇが内部メモリアドレス０００６ｈに転送される。これを転送ワード数１レジスタ１の値が１と等しくなるまで繰り返され、転送ワード数１レジスタ１の値が１と等しくなった時にＤＭＡ転送は完了する。そして、ＣＰＵに割り込み１５を出力し、ＣＰＵにＤＭＡ転送が完了したことを通知する。
【００２２】
図１（ｂ）は、内部アドレスアダー６の内部構成を示すブロック図である。
【００２３】
外部アドレスレジスタ（ＤＥＡＤＤＲ）５の値が、モジュロレジスタ（ＤＭＯＤＲ）１１の値を超えた時、モジュロ調整制御回路６７はモジュロアドレス演算器６９を選択し、このモジュロアドレス演算器６９で演算されたアドレスが外部アドレスとなり、このアドレスデータが外部アドレスレジスタ（ＤＥＡＤＤＲ）５及び転送制御回路４に入力される。超えない場合、モジュロ調整制御回路６７は通常アドレス演算器６８を選択し、この通常アドレス演算器６８で演算されたアドレスが外部アドレスレジスタ（ＤＥＡＤＤＲ）５及び転送制御回路４に入力されるように構成している。
【００２４】
図４は、第１の具体例の動作を示すフローチャートである。
【００２５】
初めに、転送ワード数１レジスタ（ＤＷ１Ｒ）１、転送ワード数２レジスタ（ＤＷ２Ｒ）２、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７、オフセットレジスタ（ＤＯＦＦ１）９、オフセットレジスタ（ＤＯＦＦ２）１０、モジュロレジスタ（ＤＭＯＤ）１１にＰＢＵＳ０から初期値がセットされ、更に、ＤＭＡ転送コントロールレジスタ（ＤＣＯＭＲ）３にデータをセットすることによりＤＭＡ転送が開始される。
【００２６】
まず、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が０より大きく、更に、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より小さいか等しければ（ステップ３６、３７）、ステップ３８でデータの転送を行う。データ転送後、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、更に、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントし、次回の転送アドレスを更新する（ステップ３９）。更に、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値をデクリメントし（ステップ４０）、再び、次のデータを転送する。
【００２７】
このような転送状態で、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より大きくなると（ステップ３７）、次の転送サイクルの先頭転送アドレスを決定するためにアドレスの演算が行われる（ステップ４１）。そして、アドレスが決定した後は、ステップ３８〜４０と同様にステップ４２〜４４が実行される。やがて、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１になると、最後のデータが転送され（ステップ４５）、データの転送動作を終了させる。
【００２８】
この具体例では、１回のＤＭＡ転送で画像データをすべて転送が可能であるため、ＣＰＵへの割り込み回数を低減でき、プログラムのオーバーヘッドを約１／３にすることが出来る。又、プログラムのライン数を約２０％削減できる。
【００２９】
その理由は、従来のＤＭＡ制御装置では、転送アドレス番地の下位から上位方向の１方向しか転送できず、この為、上位アドレス番地から下位アドレス番地へのアドレスを変えて転送する場合、一旦ＤＭＡ転送を終了させ、再度、レジスタにデータをセットし、ＤＭＡ転送を開始しなければならならなかった。又、ＤＭＡが終了した時点で、ＣＰＵへの割り込みをかけてＤＭＡが終了したことをＣＰＵに知らせなければならず、その間ＣＰＵの他の処理は止まってしまう。この為、プログラムのオーバーヘッドが出てくる。実際には、１つの画像処理を行うのに、従来技術では、割り込みを３回かけなければ転送を終了できず、本発明では１回の割り込みで画像処理に必要なデータを転送を終了することが出来る。
【００３０】
また、従来技術ではＤＭＡが終了する度に、外部メモリアドレスレジスタの値を書き換えなければならない為に、１つの画像処理に必要なデータを転送するのに１０回、ＤＭＡ転送に必要なレジスタへのデータ転送が必要になるが、本発明では、８回のレジスタへのデータ転送で必要な画像データを転送することが出来る。
【００３１】
（第２の具体例）
次に、図５乃至図７を参照して、本発明の第２の具体例について説明する。
【００３２】
この具体例では、図５にある画像データ１９中のデータｉの画像処理を実行する場合、ｂｃｄ、ｈｉｊ、ｎｏｐの画像データを外部メモリ１２から内部メモリ１３に転送することが必要になる。この場合、図１に示した各レジスタには次のようなデータを格納する。即ち、外部メモリアドレスレジスタ５：０００３ｈ、内部メモリアドレスレジスタ７：００００ｈ、転送ワード数１レジスタ１：０００３ｈ、転送ワード数２レジスタ２：０００３ｈ、オフセット１レジスタ９：０００３ｈ、オフセット２レジスタ１０：０００ｃｈ、モジュロレジスタ１１：００１１ｈ、ＤＭＡ転送コントロールレジスタ３：０００１ｈを初期値として夫々設定することにより、図６に示す転送動作を実行させる。
【００３３】
最初に、外部メモリアドレスレジスタ５の値：０００３ｈで示すアドレスに格納されている外部メモリ１２の画像データｂを、内部メモリアドレスレジスタ７の値：００００ｈで示す内部メモリ１３のアドレスに転送する。次に、転送制御回路４で転送ワード数１レジスタ１の値を１回ダウンカウントし、また、外部アドレスアダー６で外部メモリアドレスレジスタ５の値にオフセット制御回路１４で選択されたオフセット１レジスタ９の値を加算し、外部メモリアドレスレジスタ５の値：０００６ｈを得る。更に、内部アドレスアダー８で内部メモリアドレスレジスタ７の値をインクリメントした内部メモリアドレスレジスタ７の値：０００１ｈを得る。そして、外部メモリアドレスレジスタ５の値：０００６ｈで示されるアドレスに格納されている外部メモリの画像データｃを、内部メモリアドレスレジスタ７で示される内部メモリ１３のアドレスに転送する。
【００３４】
この転送動作を、転送ワード数１レジスタ１の値が１に等しくなるまで繰り返す。転送ワード数１レジスタ１の値が１に等しくなった時点で、転送制御回路４で転送ワード数２レジスタ２の値を１回ダウンカウントし、転送ワード数１レジスタ１には初期値がリロードされる。外部メモリアドレスは、最後に転送した外部メモリアドレスレジスタ５の値：０００９ｈにオフセット制御回路１４で選択されたオフセット２レジスタ１０の値を加算したアドレス：００１５ｈになるが、モジュロレジスタ１１の値：００１１ｈを超えてしまう。そこで、モジュロ調整を行い、００１５ｈから００１１ｈを差分し０００４ｈを得る。これが次の外部メモリレアドレスレジスタ５の値、即ち、先頭転送アドレスとなり、再び、外部メモリ１２に格納されている画像データｈを内部メモリアドレスレジスタ７の値：０００３ｈの内部メモリ１３のアドレスに転送する。このようにして、転送ワード２レジスタ２の値が１に等しくなるまで繰り返す。転送ワード２レジスタ２の値が１に等しくなった時にＤＭＡ転送は終了する。データ転送が終了すると同時に、ＤＭＡ制御装置は、ＣＰＵに割り込み信号１５を出力して、ＣＰＵにＤＭＡ転送が完了したことを通知する。
【００３５】
図７は、第２の具体例のフローチャートである。
【００３６】
この具体例でも、初め、転送ワード数１レジスタ（ＤＷ１Ｒ）１、転送ワード数２レジスタ（ＤＷ２Ｒ）２、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７、オフセットレジスタ（ＤＯＦＦ１）９、オフセットレジスタ（ＤＯＦＦ２）１０、モジュロレジスタ（ＤＭＯＤ）１１にＰＢＵＳ０から初期値がセットされ、更に、ＤＭＡ転送コントロールレジスタ（ＤＣＯＭＲ）３にデータをセットすることによりＤＭＡ転送が開始される。
【００３７】
まず、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１より大きく、更に、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より小さいか等しければ（ステップ４６、４７）、ステップ４８でデータの転送を行う。更に、データ転送後、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、また、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントし、次回の転送アドレスを更新する（ステップ４９）。更に、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値をデクリメントする（ステップ５０）。この状態で、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より大きくなると（ステップ４７）、次の転送サイクルの先頭転送アドレスを決定するためにアドレスの演算が行われる（ステップ５１）。そして、ステップ４８〜５０と同様にステップ５２〜５４が実行される。
【００３８】
やがて、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１になると、ステップ５５に分岐し、ステップ５６〜ステップ６５では、図５の例では、画像データｊの転送と画像データｎの転送の準備を行う。即ち、現在の転送ワード２レジスタの最後の画像データｊの転送が終了すると（ステップ５７）、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値がリロードされ（ステップ５８）、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、更に、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントされ（ステップ５９）、更に、転送ワード２レジスタ（ＤＷ２Ｒ）の値がデクリメントされ、次回の転送データをセットする。この場合、モジュロ調整が必要になれば、モジュロ調整の後（ステップ６１）、データ転送をすると共に（ステップ６３）、ステップ５８〜ステップ６０と同じ動作をステップ６３〜ステップ６５で実行する。
【００３９】
そして、転送ワード１レジスタ（ＤＷ１Ｒ）１の値と転送ワード２レジスタ（ＤＷ２Ｒ）２の値が共に１になると最後のデータを転送して転送動作を終了させる（ステップ６６）。
【００４０】
なお、上記した具体例では、外部メモリ１２のデータを内部メモリ１３にＤＭＡ転送する場合で説明したが、内部メモリ１３のデータを外部メモリ１２にＤＭＡ転送する場合も同様に適用出来る。
【００４１】
即ち、第１のメモリ上のデータを第２のメモリに転送するＤＭＡ制御装置において、
前記第１のメモリ上のデータを前記第２のメモリの所定の下位番地から上位番地に向かってデータを転送した後、再び、前記第１のメモリ上のデータを前記第２のメモリの前記上位番地より下位の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算するアドレス制御手段を設けるように構成してもよい。
【００４２】
この場合、
前記第１のメモリ上のデータを前記第２のメモリの所定の下位番地から上位番地に向かって順にデータを転送する第１の工程と、
前記第１の工程のデータ転送が終了した後、再び、前記第１のメモリ上のデータを前記第２のメモリの前記上位番地より下位の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算する第２の工程と、
前記第２の工程で決定された前記第２のメモリの先頭転送アドレスから順に再びデータを書込む第３の工程とでデータをＤＭＡ転送する。
【００４３】
【発明の効果】
本発明に係わるＤＭＡ制御装置とその制御方法は、上述のように構成したので、プログラムのオーバーヘッドがなくなり、多くのデータを短時間に転送することが可能になる。
【図面の簡単な説明】
【図１】本発明に係わるＤＭＡ制御装置のブロック図である。
【図２】第１の具体例の転送例を説明する図である。
【図３】第１の具体例の転送中の各レジスタの値の変化を示す図である。
【図４】第１の具体例の動作を説明するフローチャートである。
【図５】第２の具体例の転送例を説明する図である。
【図６】第２の具体例の転送中の各レジスタの値の変化を示す図である。
【図７】第２の具体例の動作を説明するフローチャートである。
【図８】従来のＤＭＡ制御装置のブロック図である。
【符号の説明】
１ 転送ワード数１レジスタ
２ 転送ワード数２レジスタ
３ ＤＭＡ転送コントロールレジスタ
４ 転送制御回路
５ 外部アドレスレジスタ
６ 外部アドレスアダー
７ 内部メモリアドレスレジスタ
８ 内部アドレスアダー
９ オフセット１レジスタ
１０ オフセット２レジスタ
１１ モジュロレジスタ
１２ 内部メモリ
１３ 外部メモリ
１４ オフセット制御回路
１５ 割り込み信号
ＰＢＳＵ０ データバス
【発明の属する技術分野】
本発明は、ＤＭＡ制御装置とその制御方法に係わり、特に、画像処理装置に好適なＤＭＡ制御装置とその制御方法に関する。
【０００２】
【従来の技術】
従来より、ＤＭＡ制御装置では、一つのＤＭＡ転送が終了すると、ＣＰＵへのＤＭＡ転送終了割り込みを出力し、再度次の領域の先頭アドレスをセットし、ＤＭＡ転送を行っていた。この為、プログラムのオーバーヘッドが発生していた。この種の従来技術としては、例えば、図８に示すような、特開平８−２２１３５３号公報が提案されている。
【０００３】
しかし、上記した従来のものは、下位アドレス番地から上位アドレス番地の１方向にしか転送できないため、例えば、メモリ上のデータが画像データであり、このデータを処理するような場合、プログラムのオーバーヘッドが多くなり、能率良い作業が出来ないという欠点があった。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、プログラムのオーバーヘッドをなくし、短時間に多くのデータを転送可能にした新規なＤＭＡ制御装置とその制御方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【０００６】
即ち、本発明に係わるＤＭＡ制御装置の第１態様は、第１のメモリ上のデータを第１の先頭転送アドレスから上位番地に向かって、第２のメモリに転送した後、再び、前記第１のメモリ上のデータを前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、前記第１のメモリの下位番地から上位番地に向かって、データを前記第２のメモリへ転送するために、前記第１のメモリの転送アドレスを演算する第１のアドレス演算器と、前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、を有することを特徴とするものであり、
叉、第２態様は、第１のメモリ上のデータを第２のメモリ上の第１の先頭転送アドレスから上位番地に向かって転送した後、再び、第１のメモリ上のデータを前記第２のメモリ上の前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、前記第１のメモリのデータを、前記第２のメモリの下位番地から上位番地に向かってデータを転送するために、前記第２のメモリの転送アドレスを演算する第１のアドレス演算器と、前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、を有することを特徴とするものである。
【０００８】
【発明の実施の形態】
本発明に係わるＤＭＡ制御装置は、
第１のメモリ上のデータを第２のメモリに転送するＤＭＡ制御装置において、前記第１のメモリ上のデータを所定の下位番地から上位番地に向かって、前記第２のメモリに転送した後、再び、前記第１のメモリ上のデータを前記上位番地より下位の所定の下位番地から上位番地に向かって、前記第２のメモリに転送するため、その先頭転送アドレスを演算するアドレス制御手段を設けたことを特徴とするものである。
【０００９】
そして、転送する際、初め、第１のメモリ上のデータを所定の下位番地から上位番地に向かって順にデータを転送し、その後、再び、第１のメモリの前記上位番地より下位の所定の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算し、先頭転送アドレスを決定する。従って、決定された第１のメモリの先頭転送アドレスから再びデータを順に第２のメモリに転送することが出来るから、連続して、データの転送が可能になる。
【００１０】
【実施例】
以下に、本発明に係わるＤＭＡ制御装置とその制御方法の具体例を図面を参照しながら詳細に説明する。
【００１１】
（第１の具体例）
図１乃至図４は、本発明に係わるＤＭＡ制御装置とその制御方法の第１の具体例を示す図であって、これらの図には、
第１のメモリ１２上のデータを第２のメモリ１３に転送するＤＭＡ制御装置において、
前記第１のメモリ１２上のデータを所定の下位番地ＡＤ１から上位番地ＡＤ２に向かって、前記第２のメモリ１３に転送した後、再び、前記第１のメモリ１２上のデータを前記上位番地ＡＤ２より下位の所定の下位番地ＡＤ１１から上位番地ＡＤ１２に向かって、前記第２のメモリ１３に転送するため、その先頭転送アドレスＡＤ１１を演算するアドレス制御手段を設けたことを特徴とするＤＭＡ制御装置が示され、
又、前記アドレス制御手段は、前記第１のメモリ１２の所定の下位番地から上位番地に向かってデータを転送するため、前記第１のメモリ１２のアドレスを演算する第１のアドレス演算器６８と、前記第１のメモリ１２の所定の下位番地までデータ転送を終了させた後、再び、前記第１のメモリ１２の所定のアドレスから転送するため、その先頭転送アドレスを演算する第２のアドレス演算器６９と、データ転送中に、前記第１のアドレス演算器６８と第２のアドレス演算器６９とを適宜選択する選択回路６７とを設けたことを特徴とするＤＭＡ制御装置が示されている。
【００１２】
更に、第１のメモリ１２上のデータを第２のメモリ１３に転送するＤＭＡ制御装置の制御方法であって、
前記第１のメモリ１２上のデータを所定の下位番地ＡＤ１から上位番地ＡＤ２に向かって順にデータを転送する第１の工程と、
前記第１の工程のデータ転送が終了した後、再び、前記第１のメモリ１２の前記上位番地ＡＤ２より下位の下位番地ＡＤ１１から上位番地ＡＤ１２に向かってデータを転送するため、その先頭転送アドレスＡＤ１１を演算する第２の工程と、
前記第２の工程で決定された前記第１のメモリ１２の先頭転送アドレスＡＤ１１から再びデータを順に転送する第３の工程と、
で構成したことを特徴とするＤＭＡ制御装置の制御方法が示されている。
【００１３】
以下に、第１の具体例を更に詳細に説明する。
【００１４】
初めに、本発明のＤＭＡ制御装置のブロック構成について説明する。
【００１５】
転送制御回路４には、転送ワード数１レジスタ１、転送ワード数２レジスタ２、ＤＭＡ転送コントロールレジスタ３、外部メモリアドレスレジスタ５、内部メモリアドレスレジスタ７、外部メモリ１２、内部メモリ１３が接続されている。又、転送ワード数１レジスタ１、転送ワード数２レジスタ２、外部メモリアドレスレジスタ５、内部メモリアドレスレジスタ７、内部アドレスアダー８、オフセット１レジスタ９、オフセット２レジスタ１０、モジュロレジスタ１１、ＤＭＡ転送コントロールレジスタ３は、データバスＰＢＵＳ０にも接続され、これらのレジスタに初期値を設定することにより、転送制御回路４で制御されたＤＭＡ転送を行う。
【００１６】
転送制御回路４では、ＤＭＡ転送コントロールレジスタ３の値で決定された転送モードによる転送を反復する。ＤＭＡ転送に使用する外部メモリ１２の番地は、外部アドレスアダー６により決定される。又、内部メモリ１３の番地は、内部アドレスアダー８により決定される。外部アドレスアダー６には、外部メモリアドレスレジスタ５、オフセット制御回路１４、モジュロレジスタ１１が接続され、モジュロレジスタ１１の値を超えない限りは、外部メモリアドレスレジスタ５の値にオフセット制御回路１４で制御されたオフセットレジスタの値が加算される。オフセット制御回路１４には、オフセット１レジスタ９、オフセット２レジスタ１０が接続され、転送制御回路４から発生される制御信号でどちらを選択するか制御される。外部メモリアドレスレジスタ５の値がモジュロレジスタ１１の値を超えた場合は、アドレス調整のための演算であるモジュロ調整を行い、これにより外部メモリアドレスが決定される。内部アドレスアダー８には、内部メモリアドレスレジスタ７が接続され、内部メモリアドレスレジスタ７の値をインクリメントする。
【００１７】
次に、第１の具体例の動作について、図２、３を用いて説明する。
【００１８】
画像データ１６の外部メモリへの格納方法はいろいろあるが、本発明では、図２で示すように格納されていると仮定している。外部メモリ１２に格納されている画像データを内部メモリ１３にアルファベット順にＤＭＡ転送を行う場合、外部メモリアドレスレジスタ５：００００ｈ、内部アドレスアドレスレジスタ７：００００ｈ、オフセット１レジスタ９：０００３ｈ、転送ワード数１レジスタ１：００１２ｈ、モジュロレジスタ１１：００１１ｈ、ＤＭＡ転送コントロールレジスタ３：０００１ｈの初期値を設定することにより、図３に示すように動作する。
【００１９】
即ち、外部メモリアドレスレジスタ５の値：００００ｈで示されるメモリアドレスに格納されている外部メモリ１２の画像データａを、内部メモリアドレスレジスタ７の値：００００ｈで示される内部メモリ１３のアドレスに転送する。次に、転送ワード数１レジスタ１の値を転送制御回路４で１回ダウンカウントする。更に、外部アドレスアダー６で外部メモリアドレスレジスタ５の値にオフセット制御回路１４で選択されたオフセット１レジスタ９の値を加算し、外部メモリアドレスレジスタ５の値を０００３ｈにする。次に、内部アドレスアダー８で内部メモリアドレスレジスタ７をインクリメントし、内部メモリアドレスレジスタ７の値を０００１ｈにする。
【００２０】
この状態で、外部メモリアドレスレジスタ５で示される外部メモリの画像データｂを、内部メモリアドレスレジスタ７で示される内部メモリ１３のアドレスに転送する。このような転送動作を、外部メモリアドレスレジスタ５の値がモジュロレジスタ１１の値を超えるまで繰り返す。画像データｆの転送が終了した時点の、外部メモリアドレスレジスタ５の値は、０００ｆｈであり、外部アドレスアダー６で、オフセット１レジスタ９の値を加算すると００１２ｈとなりモジュロレジスタ１１の値：００１１ｈを超えてしまう。
【００２１】
ここで、外部アドレスアダー６でモジュロ調整が行われ、加算された値００１２ｈからモジュロレジスタ１１の値：００１１ｈが差分され、０００１ｈを得る。この値が次の転送サイクルの外部メモリアドレスの先頭転送アドレスになり、画像データｇが内部メモリアドレス０００６ｈに転送される。これを転送ワード数１レジスタ１の値が１と等しくなるまで繰り返され、転送ワード数１レジスタ１の値が１と等しくなった時にＤＭＡ転送は完了する。そして、ＣＰＵに割り込み１５を出力し、ＣＰＵにＤＭＡ転送が完了したことを通知する。
【００２２】
図１（ｂ）は、内部アドレスアダー６の内部構成を示すブロック図である。
【００２３】
外部アドレスレジスタ（ＤＥＡＤＤＲ）５の値が、モジュロレジスタ（ＤＭＯＤＲ）１１の値を超えた時、モジュロ調整制御回路６７はモジュロアドレス演算器６９を選択し、このモジュロアドレス演算器６９で演算されたアドレスが外部アドレスとなり、このアドレスデータが外部アドレスレジスタ（ＤＥＡＤＤＲ）５及び転送制御回路４に入力される。超えない場合、モジュロ調整制御回路６７は通常アドレス演算器６８を選択し、この通常アドレス演算器６８で演算されたアドレスが外部アドレスレジスタ（ＤＥＡＤＤＲ）５及び転送制御回路４に入力されるように構成している。
【００２４】
図４は、第１の具体例の動作を示すフローチャートである。
【００２５】
初めに、転送ワード数１レジスタ（ＤＷ１Ｒ）１、転送ワード数２レジスタ（ＤＷ２Ｒ）２、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７、オフセットレジスタ（ＤＯＦＦ１）９、オフセットレジスタ（ＤＯＦＦ２）１０、モジュロレジスタ（ＤＭＯＤ）１１にＰＢＵＳ０から初期値がセットされ、更に、ＤＭＡ転送コントロールレジスタ（ＤＣＯＭＲ）３にデータをセットすることによりＤＭＡ転送が開始される。
【００２６】
まず、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が０より大きく、更に、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より小さいか等しければ（ステップ３６、３７）、ステップ３８でデータの転送を行う。データ転送後、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、更に、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントし、次回の転送アドレスを更新する（ステップ３９）。更に、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値をデクリメントし（ステップ４０）、再び、次のデータを転送する。
【００２７】
このような転送状態で、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より大きくなると（ステップ３７）、次の転送サイクルの先頭転送アドレスを決定するためにアドレスの演算が行われる（ステップ４１）。そして、アドレスが決定した後は、ステップ３８〜４０と同様にステップ４２〜４４が実行される。やがて、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１になると、最後のデータが転送され（ステップ４５）、データの転送動作を終了させる。
【００２８】
この具体例では、１回のＤＭＡ転送で画像データをすべて転送が可能であるため、ＣＰＵへの割り込み回数を低減でき、プログラムのオーバーヘッドを約１／３にすることが出来る。又、プログラムのライン数を約２０％削減できる。
【００２９】
その理由は、従来のＤＭＡ制御装置では、転送アドレス番地の下位から上位方向の１方向しか転送できず、この為、上位アドレス番地から下位アドレス番地へのアドレスを変えて転送する場合、一旦ＤＭＡ転送を終了させ、再度、レジスタにデータをセットし、ＤＭＡ転送を開始しなければならならなかった。又、ＤＭＡが終了した時点で、ＣＰＵへの割り込みをかけてＤＭＡが終了したことをＣＰＵに知らせなければならず、その間ＣＰＵの他の処理は止まってしまう。この為、プログラムのオーバーヘッドが出てくる。実際には、１つの画像処理を行うのに、従来技術では、割り込みを３回かけなければ転送を終了できず、本発明では１回の割り込みで画像処理に必要なデータを転送を終了することが出来る。
【００３０】
また、従来技術ではＤＭＡが終了する度に、外部メモリアドレスレジスタの値を書き換えなければならない為に、１つの画像処理に必要なデータを転送するのに１０回、ＤＭＡ転送に必要なレジスタへのデータ転送が必要になるが、本発明では、８回のレジスタへのデータ転送で必要な画像データを転送することが出来る。
【００３１】
（第２の具体例）
次に、図５乃至図７を参照して、本発明の第２の具体例について説明する。
【００３２】
この具体例では、図５にある画像データ１９中のデータｉの画像処理を実行する場合、ｂｃｄ、ｈｉｊ、ｎｏｐの画像データを外部メモリ１２から内部メモリ１３に転送することが必要になる。この場合、図１に示した各レジスタには次のようなデータを格納する。即ち、外部メモリアドレスレジスタ５：０００３ｈ、内部メモリアドレスレジスタ７：００００ｈ、転送ワード数１レジスタ１：０００３ｈ、転送ワード数２レジスタ２：０００３ｈ、オフセット１レジスタ９：０００３ｈ、オフセット２レジスタ１０：０００ｃｈ、モジュロレジスタ１１：００１１ｈ、ＤＭＡ転送コントロールレジスタ３：０００１ｈを初期値として夫々設定することにより、図６に示す転送動作を実行させる。
【００３３】
最初に、外部メモリアドレスレジスタ５の値：０００３ｈで示すアドレスに格納されている外部メモリ１２の画像データｂを、内部メモリアドレスレジスタ７の値：００００ｈで示す内部メモリ１３のアドレスに転送する。次に、転送制御回路４で転送ワード数１レジスタ１の値を１回ダウンカウントし、また、外部アドレスアダー６で外部メモリアドレスレジスタ５の値にオフセット制御回路１４で選択されたオフセット１レジスタ９の値を加算し、外部メモリアドレスレジスタ５の値：０００６ｈを得る。更に、内部アドレスアダー８で内部メモリアドレスレジスタ７の値をインクリメントした内部メモリアドレスレジスタ７の値：０００１ｈを得る。そして、外部メモリアドレスレジスタ５の値：０００６ｈで示されるアドレスに格納されている外部メモリの画像データｃを、内部メモリアドレスレジスタ７で示される内部メモリ１３のアドレスに転送する。
【００３４】
この転送動作を、転送ワード数１レジスタ１の値が１に等しくなるまで繰り返す。転送ワード数１レジスタ１の値が１に等しくなった時点で、転送制御回路４で転送ワード数２レジスタ２の値を１回ダウンカウントし、転送ワード数１レジスタ１には初期値がリロードされる。外部メモリアドレスは、最後に転送した外部メモリアドレスレジスタ５の値：０００９ｈにオフセット制御回路１４で選択されたオフセット２レジスタ１０の値を加算したアドレス：００１５ｈになるが、モジュロレジスタ１１の値：００１１ｈを超えてしまう。そこで、モジュロ調整を行い、００１５ｈから００１１ｈを差分し０００４ｈを得る。これが次の外部メモリレアドレスレジスタ５の値、即ち、先頭転送アドレスとなり、再び、外部メモリ１２に格納されている画像データｈを内部メモリアドレスレジスタ７の値：０００３ｈの内部メモリ１３のアドレスに転送する。このようにして、転送ワード２レジスタ２の値が１に等しくなるまで繰り返す。転送ワード２レジスタ２の値が１に等しくなった時にＤＭＡ転送は終了する。データ転送が終了すると同時に、ＤＭＡ制御装置は、ＣＰＵに割り込み信号１５を出力して、ＣＰＵにＤＭＡ転送が完了したことを通知する。
【００３５】
図７は、第２の具体例のフローチャートである。
【００３６】
この具体例でも、初め、転送ワード数１レジスタ（ＤＷ１Ｒ）１、転送ワード数２レジスタ（ＤＷ２Ｒ）２、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７、オフセットレジスタ（ＤＯＦＦ１）９、オフセットレジスタ（ＤＯＦＦ２）１０、モジュロレジスタ（ＤＭＯＤ）１１にＰＢＵＳ０から初期値がセットされ、更に、ＤＭＡ転送コントロールレジスタ（ＤＣＯＭＲ）３にデータをセットすることによりＤＭＡ転送が開始される。
【００３７】
まず、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１より大きく、更に、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より小さいか等しければ（ステップ４６、４７）、ステップ４８でデータの転送を行う。更に、データ転送後、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、また、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントし、次回の転送アドレスを更新する（ステップ４９）。更に、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値をデクリメントする（ステップ５０）。この状態で、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値がモジュロレジスタ（ＤＭＯＤ）１１の値より大きくなると（ステップ４７）、次の転送サイクルの先頭転送アドレスを決定するためにアドレスの演算が行われる（ステップ５１）。そして、ステップ４８〜５０と同様にステップ５２〜５４が実行される。
【００３８】
やがて、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値が１になると、ステップ５５に分岐し、ステップ５６〜ステップ６５では、図５の例では、画像データｊの転送と画像データｎの転送の準備を行う。即ち、現在の転送ワード２レジスタの最後の画像データｊの転送が終了すると（ステップ５７）、転送ワード数１レジスタ（ＤＷ１Ｒ）１の値がリロードされ（ステップ５８）、外部メモリアドレスレジスタ（ＤＥＡＤＤＲ）５の値にオフセットレジスタ（ＤＯＦＦ１）９の値を加算し、更に、内部メモリアドレスレジスタ（ＤＩＡＤＤＲ）７の値もインクリメントされ（ステップ５９）、更に、転送ワード２レジスタ（ＤＷ２Ｒ）の値がデクリメントされ、次回の転送データをセットする。この場合、モジュロ調整が必要になれば、モジュロ調整の後（ステップ６１）、データ転送をすると共に（ステップ６３）、ステップ５８〜ステップ６０と同じ動作をステップ６３〜ステップ６５で実行する。
【００３９】
そして、転送ワード１レジスタ（ＤＷ１Ｒ）１の値と転送ワード２レジスタ（ＤＷ２Ｒ）２の値が共に１になると最後のデータを転送して転送動作を終了させる（ステップ６６）。
【００４０】
なお、上記した具体例では、外部メモリ１２のデータを内部メモリ１３にＤＭＡ転送する場合で説明したが、内部メモリ１３のデータを外部メモリ１２にＤＭＡ転送する場合も同様に適用出来る。
【００４１】
即ち、第１のメモリ上のデータを第２のメモリに転送するＤＭＡ制御装置において、
前記第１のメモリ上のデータを前記第２のメモリの所定の下位番地から上位番地に向かってデータを転送した後、再び、前記第１のメモリ上のデータを前記第２のメモリの前記上位番地より下位の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算するアドレス制御手段を設けるように構成してもよい。
【００４２】
この場合、
前記第１のメモリ上のデータを前記第２のメモリの所定の下位番地から上位番地に向かって順にデータを転送する第１の工程と、
前記第１の工程のデータ転送が終了した後、再び、前記第１のメモリ上のデータを前記第２のメモリの前記上位番地より下位の下位番地から上位番地に向かってデータを転送するため、その先頭転送アドレスを演算する第２の工程と、
前記第２の工程で決定された前記第２のメモリの先頭転送アドレスから順に再びデータを書込む第３の工程とでデータをＤＭＡ転送する。
【００４３】
【発明の効果】
本発明に係わるＤＭＡ制御装置とその制御方法は、上述のように構成したので、プログラムのオーバーヘッドがなくなり、多くのデータを短時間に転送することが可能になる。
【図面の簡単な説明】
【図１】本発明に係わるＤＭＡ制御装置のブロック図である。
【図２】第１の具体例の転送例を説明する図である。
【図３】第１の具体例の転送中の各レジスタの値の変化を示す図である。
【図４】第１の具体例の動作を説明するフローチャートである。
【図５】第２の具体例の転送例を説明する図である。
【図６】第２の具体例の転送中の各レジスタの値の変化を示す図である。
【図７】第２の具体例の動作を説明するフローチャートである。
【図８】従来のＤＭＡ制御装置のブロック図である。
【符号の説明】
１ 転送ワード数１レジスタ
２ 転送ワード数２レジスタ
３ ＤＭＡ転送コントロールレジスタ
４ 転送制御回路
５ 外部アドレスレジスタ
６ 外部アドレスアダー
７ 内部メモリアドレスレジスタ
８ 内部アドレスアダー
９ オフセット１レジスタ
１０ オフセット２レジスタ
１１ モジュロレジスタ
１２ 内部メモリ
１３ 外部メモリ
１４ オフセット制御回路
１５ 割り込み信号
ＰＢＳＵ０ データバス
Claims (3)
- 第１のメモリ上のデータを第１の先頭転送アドレスから上位番地に向かって、第２のメモリに転送した後、再び、前記第１のメモリ上のデータを前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、
前記第１のメモリの下位番地から上位番地に向かって、データを前記第２のメモリへ転送するために、前記第１のメモリの転送アドレスを演算する第１のアドレス演算器と、
前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、
を有することを特徴とするＤＭＡ制御装置。 - 第１のメモリ上のデータを第２のメモリ上の第１の先頭転送アドレスから上位番地に向かって転送した後、再び、第１のメモリ上のデータを前記第２のメモリ上の前記上位番地より下位であって前記第１の先頭転送アドレスとは異なる第２の先頭転送アドレスから上位番地に向かって、前記第２のメモリに転送するように構成したＤＭＡ制御装置において、
前記第１のメモリのデータを、前記第２のメモリの下位番地から上位番地に向かってデータを転送するために、前記第２のメモリの転送アドレスを演算する第１のアドレス演算器と、
前記第１のアドレス演算器によって得られた転送アドレスがモジュロレジスタに格納されたモジュロ値が示す番地以上になったとき、前記第１のアドレス演算器によって得られた転送アドレスから前記モジュロ値を減算した差を、前記第２の先頭転送アドレスとするモジュロ調整を実行する第２のアドレス演算器と、
を有することを特徴とするＤＭＡ制御装置。 - 第１のオフセットレジスタと第２のオフセットレジスタとをさらに有し、
第１のアドレス演算器による下位番地から上位番地に向かってのアドレス演算は、前記第１のオフセットレジスタまたは前記第２のオフセットレジスタを適宜選択して、そのレジスタ値を転送アドレスに加算することによって行うことを特徴とする請求項１または２記載のＤＭＡ制御装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17016599A JP3614714B2 (ja) | 1999-06-16 | 1999-06-16 | Ｄｍａ制御装置 |
| DE10029024A DE10029024A1 (de) | 1999-06-16 | 2000-06-13 | Direktspeicherzugriffssteuereinheit |
| US09/592,865 US6629160B1 (en) | 1999-06-16 | 2000-06-13 | Direct memory access controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17016599A JP3614714B2 (ja) | 1999-06-16 | 1999-06-16 | Ｄｍａ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357152A JP2000357152A (ja) | 2000-12-26 |
| JP3614714B2 true JP3614714B2 (ja) | 2005-01-26 |
Family
ID=15899898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17016599A Expired - Fee Related JP3614714B2 (ja) | 1999-06-16 | 1999-06-16 | Ｄｍａ制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6629160B1 (ja) |
| JP (1) | JP3614714B2 (ja) |
| DE (1) | DE10029024A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576963B2 (ja) * | 2004-09-28 | 2010-11-10 | セイコーエプソン株式会社 | Ｄｍａ転送用のアドレス演算 |
| KR101543246B1 (ko) | 2009-04-24 | 2015-08-11 | 삼성전자주식회사 | 데이터 저장 장치의 동작 방법 및 이에 따른 데이터 저장 장치 |
| JP6084000B2 (ja) * | 2012-10-18 | 2017-02-22 | 株式会社メガチップス | 画像処理装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4093823A (en) * | 1976-08-24 | 1978-06-06 | Chu Wesley W | Statistical multiplexing system for computer communications |
| JPH0760423B2 (ja) | 1984-12-24 | 1995-06-28 | 株式会社日立製作所 | データ転送方式 |
| JPH0668760B2 (ja) | 1986-08-22 | 1994-08-31 | 富士ゼロックス株式会社 | 画像編集装置用ｄｍａコントロ−ラ |
| US5175841A (en) * | 1987-03-13 | 1992-12-29 | Texas Instruments Incorporated | Data processing device with multiple on-chip memory buses |
| JPH01114960A (ja) | 1987-10-28 | 1989-05-08 | Nec Corp | ダイレクトメモリアクセス制御回路 |
| JP2606942B2 (ja) * | 1990-02-22 | 1997-05-07 | 株式会社東芝 | Ｄｍａコントローラ |
| JP3055917B2 (ja) | 1990-05-22 | 2000-06-26 | 日本電気株式会社 | データ転送制御装置 |
| EP0464615B1 (en) * | 1990-06-25 | 1998-01-07 | Nec Corporation | Microcomputer equipped with DMA controller |
| JPH04333951A (ja) | 1991-05-10 | 1992-11-20 | Mitsubishi Electric Corp | プロセッサのダイレクトメモリアクセス制御装置 |
| JPH05173938A (ja) * | 1991-10-08 | 1993-07-13 | Fujitsu Ltd | 間欠ｄｍａ制御方式 |
| JPH064458A (ja) | 1992-06-18 | 1994-01-14 | Fuji Xerox Co Ltd | Ｄｍａ制御装置 |
| JP3602293B2 (ja) * | 1997-04-22 | 2004-12-15 | 株式会社ソニー・コンピュータエンタテインメント | データ転送方法及び装置 |
| JPH11110339A (ja) | 1997-10-02 | 1999-04-23 | Toshiba Corp | Ｄｍａコントローラ |
| US6324599B1 (en) * | 1999-01-11 | 2001-11-27 | Oak Technology | Computer system and method for tracking DMA transferred data within a read-ahead local buffer without interrupting the host processor |
-
1999
- 1999-06-16 JP JP17016599A patent/JP3614714B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-13 US US09/592,865 patent/US6629160B1/en not_active Expired - Fee Related
- 2000-06-13 DE DE10029024A patent/DE10029024A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000357152A (ja) | 2000-12-26 |
| DE10029024A1 (de) | 2001-02-22 |
| US6629160B1 (en) | 2003-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
| JP3614714B2 (ja) | Ｄｍａ制御装置 | |
| JPS60117338A (ja) | 割込みベクトリング装置及び方法 | |
| KR100188374B1 (ko) | 연산처리장치 | |
| JP2577023B2 (ja) | 情報処理装置のアドレス拡張制御方式 | |
| JPH0528431B2 (ja) | ||
| JP3145044B2 (ja) | 高速データ演算処理装置 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JP2743685B2 (ja) | 固定小数点プロセッサ | |
| JP2526644B2 (ja) | デ―タ処理装置 | |
| JP3074809B2 (ja) | プログラマブル・コントローラ | |
| JPS6231463A (ja) | Ｄｍａコントロ−ラ | |
| JP2000276438A (ja) | Ｄｍａデータ転送方法 | |
| JPH0850567A (ja) | データ転送装置 | |
| JPH05120205A (ja) | Ｄｍａ転送用アドレス変換装置付きプロセツサシステムおよびｄｍａ転送方法 | |
| JPH08115213A (ja) | ディジタル信号処理装置及びそのダイレクト・メモリ・アクセス制御方法 | |
| JPH0683640A (ja) | 割込応答処理方式 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH0679271B2 (ja) | ル−プ制御回路 | |
| JPH01309174A (ja) | ベクトル処理装置 | |
| JP2005338929A (ja) | 半導体装置 | |
| JP2000172629A (ja) | データ転送方法およびデータ転送装置 | |
| JPH0619817A (ja) | 通信プロセッサ | |
| JPS5939766B2 (ja) | マルチプレクサチャネル装置 | |
| JP2003076550A (ja) | データ処理装置、半導体回路およびデータ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |