JPS6231463A

JPS6231463A - Ｄｍａコントロ−ラ

Info

Publication number: JPS6231463A
Application number: JP17060985A
Authority: JP
Inventors: Eiji Baba; 英司馬場
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-08-01
Filing date: 1985-08-01
Publication date: 1987-02-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はＤＭＡコントローラに関し、特にビデオ・ディ
スプレイ用のくり返えし転送機能、さらに不連続領域の
転送機能を有するＤＭＡコントローラに関する。

〔従来の技術〕

従来、ビデオ・ディスプレイ用のＤＭＡコントローラと
しては連続した領域のブータラ＜り返えし転送するもの
がある。このようなものとして８２３７ＤＭＡコントロ
ーラ（ＮＥＣマイクロコンピュータ・マルチチッグＣ−
２５５１９８３・７・３０）があげられる。

〔発明が解決しようとする問題点〕

上述した従来のＤＭＡコントローラは、連続した領域の
データしかくジ返えして転送できないようになっている
ので、ビデオ・ディスプレイに用いた場合において、処
理を行なう一行あたりの文字数と表示する一行あたりの
文字数が異なる場合には第４図に示すように処理エリア
１０１の中の表示したいデータ領域１０５はメモリマツ
プ上で不連続となる。（表示したい最初の行１０２のメ
モリマツプ１０２′のうち実際に表示したい最初の行１
０６はメモリマツプ１０６′で示され、表示したい２行
目１０３のメモリマツプ１０３′のうち表示する行１０
７はメモリマツプ１０７′で示され、メモリマツプ１０
６′とは連続しなくなる。）従来のＤＭＡコントローラ
ではこの様に不連続な転送はできない為に、第４図に示
すように表示用バッファ１０５’？処理エリア１０１と
別に持ち、ＤＭＡ転送される傾城？ｃｊ！初の行、２行
目、３行目のメモリマツプ１０６“、１０７“、１０８
“のように連続させていた。この方式では、処理エリア
１０１と表示用バッファとを別に持たなければならない
為に、メモリの使用効率が悪いし、表示データの変更を
する場合には処理エリア１０１と表示用バッファ１０５
′の両方全変更しなければならないという欠点があった
。

〔問題点を解決するための手段〕

本発明によるＤＭＡコントローラは、転送すべき連続し
たデータ数を格納するレジスタ、２つの転送すべき連続
した領域にはさまれた転送しない領域のデータ数を格納
するレジスタ、連続した領域の転送が終了したかを判定
する比較部、連続領域の転送が終了した場合に転送終了
アドレスと転送しないデータ数から次に転送すべきアド
レスを算出する為の加算回路及び従来のＤＭＡコントロ
ーラにあつた転送アドレスを格納するレジスタ、転送す
べきデータ数を格納するレジスタ、くり返えし転送の為
の転送開始アドレス・転送すべき総データ数を格納する
レジスタ、１回の転送毎に転送アドレス、データ数を更
新する回路、全てのデータが転送されたことを検出し、
転送の為のアドレス、データ数を設定値とする為の回路
、タイミング回路、インターフェイス回路を有している
。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図である。

このＤＭＡコントローラでは、コントロール・タイミン
グ回路３が外部インターフェイス信号２によりプロセッ
サから各レジスタに必要なパラメータ全セットされたり
、ＤＭＡ転送を必要とする周辺機器からのＤＭＡ要求を
受は付け、ＤＭＡ動作をスタートする。ＤＭＡ動作が始
まると、転送アドレス・レジスタ１５からの転送アドレ
ス１６がアドレス加算回路１７．アドレス・セレクタ１
９を通って実際の転送アドレス２０としてインターフェ
イス回路５に入力され、ＤＭＡ転送用バス４に出力され
る。残シ転送データ数レジスタ６からの残５転送数デー
タ７は転送数セレクタ８を通って減算回路１０に送られ
る。ここで−１された残ル転送データ数は新しい残り転
送数データ１２として残り転送データ数レジスタ６に格
納され、転送アドレス２０はインタ７工イス回路５でｌ
ｔ−加薯されて次の転送アドレス２１として転送アドレ
スレジスタ１５に格納される。転送すべきデータ数が終
了して再度くシ返えす場合には全データ転送終了を示す
信号１１がアクティブとなり、転送データ数としては残
り転送データ数の初期値レジスタ１３からの値が転送数
セレクタ８で選択され、転送アドレスとしてはぐり返え
し転送の為の転送開始アドレス・レジスタ２２からの値
がアドレス・セレクタ１９により選択されて転送全行な
い、その後各々更新された値が残り転送データ数レジス
タ６と転送アドレスレジスタ１５に格納されてＤＭＡｖ
ｉ−続ける。以上の回路構成およびその動作は従来例と
同じである。

データ転送毎にカウンタ２９がカウントを行ない転送す
べき連続したデータ数・レジスタ２７に格納された連続
したデータ数データ２８だけのデータ数が転送されたな
らば、連続した領域が終了したことを示す信号３０をア
クティブとする。この状態で次の転送が始まると、転送
アドレス・レジスタ１５からの転送アドレス１６は、転
送しない領域のデータ数レジスタ２５からの転送しない
領域のデータ数データ２６とアドレス加算回路１７で加
算されて、次に転送すべきアドレスが発生されると同時
にカウンタ２９の初期化も行なわれる。

第２図に実施例による状態遷移図、第３図にデータ領域
図を示し、これを用いて動作の流れを説明する。転送が
始まると判断分岐３１により前回の転送が転送の最後の
アドレス１１１であったかが判断され、もしそうならば
表示する最初のアドレス１１２を転送する為処理３２に
より残り転送データ数の初期値１４とくり返えし転送開
始アドレス２３が転送に用いられる。判断分岐３１の結
果、次が先頭アドレス１１２でなければ、次に判断分岐
３３により前回の転送が連続した領域（例えば実際に表
示し之い最初の行１０６．実際に表示したい２行目１０
７．実際に表示したい３行目１０８）の最後のアドレス
であったかが判断される。もし連続し次領域の最後のア
ドレス（例えば表示する最初の行の最後のアドレス１０
９）である場合には次の連続した領域の先頭アドレス（
例えば表示する２行目の最初のアドレス１１０）’に発
生する為に処理３４において転送しない領域のデータ数
データ２６が加算される。処理３５においてはカラ／り
２９の初期化を行なう。判断分岐３３において連続した
領域内の場合には処理３６で転送アドレス・レジスタ１
５の中の転送アドレス１６が用いられ、処理３７でデー
タの転送が、処理３８で転送アドレス・レジスタ１５．
残り転送データ数レジスタ６が更新される。

〔発明の効果〕

以上説明したように本発明は不連続領域のＤＭＡ転送を
可能とする為に、ビデオ・ディスプレイの様な応用にお
いてデータ領域の中をそのまま表示領域として使うこと
ができ、必要とするメモリサイズを小さくでき、さらに
不要な転送をへらすことができる為にプログラムサイズ
を小さく、処理速度を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、あ２図は本発
明の実施例の状態遷移図、第３図は本発明の実施例にお
けるデータ領域図、＠４図は従来のＤＭＡコントローラ
におけるデータ領域図である０２・・・外部インターフェイス信号、３・・・コントロ
ール・タイミング回路、４・・・ＤＭＡ転送用バス、５
・・・インターフェイス回路、６・・・残り転送数デー
タレジスタ、７・・・残シ転送数データ、８・・・転送
数セレクタ、１０・・・減算回路、１１・・・全データ
転送終了を示す信号、１２・・・新しい残り転送数デー
タ、１３・・・残り転送数データの初期値レジスタ、１
４・・・残シ転送データ数の初期値、１５・・・転送ア
ドレス・レジスタ、１６・・・転送アドレス、１７・・
・アドレス加算回路、１８・・・加算回路の出方、１９
・・・アドレス・セレクタ、２０・・・実際の転送アド
レス、２１・・・次の転送アドレス、２２・・・くり返
えし転送の為の転送開始アドレス・レジスタ、２３・・
・〈夕返えし転送開始アドレス、２５・・・転送しない
領域のデータ数レジスタ、２６・・・転送しない領域の
データ数データ、２７・・・転送すべき連続したデータ
数ｖシｙ＜ｆｉ、２８・・・連続したデータ数データ、
２９・・・カウンタ、３０・・・連続した領域が終了し
たことを示す信号、３１．３３・・・判断分岐、３２゜
３４．３５，３６，３７．３８−・・処理、１０１　・
・・処理エリア、１０２・・・表示したい最初の行、１
０２′・・・そのメモリマツプ、１０３・・・表示した
い２行目、１０３′・・・そのメモリ・マツプ、１０４
・・・表示したい３行目、１０４’・・・そのメモリ・
マツプ、１０５・・・表示したいデータ領域、１０５′
・・・表示用バッファ、１０６・・・実際に表示したい
最初の行、１０６′・・・そのメモリ・マツプ、１０７
・・・実際に表示したい２行目、１０７’・・・そのメ
モリマツプ、１０８・・・実際に表示したい３行目、１
０８′・・・そのメモリマツプ、１０６“・・・表示用
バッファ内での最初の行のメモリマツプ、１０７“・・
・表示用バッファ内での２行目のメモリ・マツプ、１０
８“・・・表示用バッファ内での３行目のメモリ・マツ
プ、１０９・・・表示する最初の行の最後のアドレス、
１０９’・・・そのメモリ・マツプ、１１０・・・表示
する２行目の最初のアドレス、１１０’・・・そのメモ
リマツプ、１１１・・・表示する最後のアドレス、１１
２・・・表示する最初のアドレス。＄Ｉ図１θ・−賊尊田ａト１３−ｐ東り十五澤転黍釘テ巳り乃＃縦しッズゾ第　２
　図

Claims

【特許請求の範囲】コントロールタイミング回路が外部インターフェイス信
号によりプロセッサから所定のパラメータをセットされ
、周辺機器からのＤＭＡ要求を受け付け、ＤＭＡ動作を
開始すると、転送アドレスレジスタからの転送アドレス
がアドレス加算回路、アドレスセレクタを通って実際の
転送アドレスとしてインターフェイス回路に入力され、ＤＭＡ転
送用バスに出力され、残り転送数データレジスタからの
残り転送数データは転送数セレクタを通って減算回路で
−１されて新しい残り転送数データとして前記残り転送
数データレジスタに格納され、前記実際の転送アドレス
は前記インターフェイス回路で１を加算されて次の転送
アドレスとして前記転送アドレスレジスタに格納され、
転送すべきデータ数が終了して再度繰り換す場合には全
データ転送終了を示す信号により、転送データ数として
は残り転送データ数の初期値レジスタの値が転送数セレ
クタで選択され、転送アドレスとしては繰り返えし転送
のための転送開始アドレス・レジスタからの値が前記ア
ドレスセレクタにより選択されて転送を行い、その後各
々更新された値が前記残り転送数データレジスタと前記
転送アドレスレジスタに格納されてＤＭＡ動作を続ける
ＤＭＡコントローラにおいて、転送すべき連続したデー
タ数を格納するレジスタ、２つの転送すべき連続した領
域にはさまれた転送しない領域のデータ数を格納するレ
ジスタ、連続した領域の転送が終了したかを判定する比
較部、比較した結果で連続領域が終了した場合に転送終
了アドレスと転送しない領域のデータ数から次に転送す
べきアドレスを算出する為の加算回路をもつことを特徴
とするＤＭＡコントローラ。