JPH0850567A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で、かつ、一語転送時には、一語
転送する毎に割込み処理を実行可能とする。 【構成】 データ転送起動信号１がアサートされると、
セレクタ４を介し、データ転送開始信号７がアサートさ
れ、ダイレクト・メモリ・アクセス８はデータ転送を開
始しデータ転送が終了するとデータ転送終了信号９を出
力する。このデータ転送終了信号９によってレジスタ６
は任意値に設定され、セレクタ４はＬレベル３を選択
し、データ転送起動信号１にかかわらず強制的にデータ
転送開始信号７をネゲートする。また、データ転送起動
信号１によりダイレクト・メモリ・アクセス８がデータ
転送を開始すると同時に、データ転送起動信号１に対応
する割り込み許可レジスタ１１ｂがセットされていれ
ば、一語転送した後のＣＰＵサイクルで割り込み処理を
実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ダイレクト・メモリ・
アクセス（以下ＤＭＡという）を用いたデータ転送装置
に関するものである。

【０００２】

【従来の技術】以下、従来のデータ転送装置について説
明する。

【０００３】図２は、従来のデータ転送装置の構成図で
あり、１０１，１０２はデータ転送起動信号、１０４は
データ転送起動信号１０１とデータ転送起動信号１０２
を選択するためのセレクタ、１０５は論理値“０”（以
下単に“０”と表す）のときデータ転送起動信号１０１
を、論理値“１”（以下単に“１”と表す）のときデー
タ転送起動信号１０２を選択するように、セレクタ１０
４の選択を制御する１ビットのセレクト信号、１０６は
セレクト信号１０５を設定するための１ビットのレジス
タ、１０７はデータ転送開始信号、１０８はＤＭＡ、１
０９はデータ転送終了信号、１１０は割込みコントロー
ラー、１１４はＣＰＵ、１１５は割込みコントローラー
１１０が出力するＣＰＵ１１４への割込み要求信号、１
１６はＤＭＡ１０８が出力するＣＰＵ１１４へのバス開
放要求信号、１２０はデータ転送、割込み処理のどちら
を実行するかを決定する１ビットのレジスタ、１２１は
セレクタ１０４の出力信号、１２２はレジスタ１２０の
出力信号、１２３は出力信号１２１と出力信号１２２の
反転との論理積をとるためのアンドゲート、１２４は出
力信号１２１と出力信号１２２との論理積をとるための
アンドゲート、１２５はアンドゲート１２３の出力信
号、１２６は出力信号１２２とデータ転送終了信号１０
９との論理積をとるためのアンドゲート、１２７はアン
ドゲート１２６の出力信号、１２８は出力信号１２５と
出力信号１２７との論理和をとるためのオアーゲート、
１２９はオアーゲート１２８の出力信号である。

【０００４】以上のように構成されたデータ転送装置に
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。ここで、バースト転送と
は、データ転送起動信号がアサートされて転送が開始す
ると、データ転送の開始から終了までは、ＣＰＵサイク
ルに移行することのない（ＤＭＡサイクルのままの）転
送方法であり、たとえば５バイトのデータを転送する場
合には、５バイトのデータ全てを同時に転送する場合等
が該当する。

【０００５】データ転送起動信号１０１をデータ転送起
動要因としてデータ転送を行うときはレジスタ１２０へ
“１”を設定し、レジスタ１０６に“０”を設定する。
そして、データ転送起動信号１０１が“０”から“１”
に変化すると、セレクタ１０４はデータ転送起動信号１
０１を選択するため、出力信号１２１も“０”から
“１”に変化し、出力信号１２２が“１”であるため、
データ転送開始信号１０７も“０”から“１”に変化す
る。このため、ＤＭＡ１０８はバス開放要求信号１１６
をアサート（有効化）し、ＣＰＵ１１４はバスを開放
し、ＤＭＡサイクルに移行してデータ転送を開始する。
データ転送が終了すると、ＤＭＡ１０８はバス開放要求
信号１１６をネゲート（無効化）し、ＣＰＵ１１４は再
びバスを獲得してＣＰＵサイクルへ移行すると同時に、
データ転送終了信号１０９は“０”から“１”に変化す
る。このとき、出力信号１２２が“１”であるため、出
力信号１２７、出力信号１２９も“０”から“１”に変
化する。このため、割込みコントローラー１１０は割込
み要求信号１１５を出力し、ＣＰＵ１１４は割込み処理
を実行する。

【０００６】次に、一語転送を行う場合について説明す
る。ここで一語転送とは、データ転送起動信号がアサー
トされると一語転送し、一語転送するごとにＣＰＵサイ
クルに移行する転送方法である。たとえば５バイトのデ
ータを転送する場合には１バイトずつ順に転送し、１バ
イト転送するごとにＤＭＡサイクルからＣＰＵサイクル
へ移行する。

【０００７】データ転送起動信号１０２をデータ転送起
動要因としてデータ転送を行うときには、レジスタ１２
０に“１”を設定し、レジスタ１０６に“１”を設定す
る。そして、データ転送起動信号１０２が“０”から
“１”に変化すると、セレクタ１０４はデータ転送起動
信号１０２を選択しているため、出力信号１２１も
“０”から“１”に変化する。このとき、出力信号１２
２が“１”であるため、データ転送開始信号１０７も
“０”から“１”に変化する。このため、ＤＭＡ１０８
はバス開放要求信号１１６をアサートし、ＣＰＵ１１４
はバスを開放し、ＤＭＡサイクルに移行してデータ転送
を開始する。データ転送が一語終了すると、ＤＭＡ１０
８はバス開放要求信号１１６をネゲートするため、ＣＰ
Ｕ１１４は再びバスを獲得しＣＰＵサイクルへ移行し、
再びデータ転送起動信号１０２を待つ。そしてデータ転
送起動信号１０２が、再び“０”から“１”に変化する
と、同様にしてデータ転送を開始しＤＭＡサイクルへ移
行し、データ転送が一語終了するとＣＰＵサイクルへ移
行するという動作を繰り返し、最後の一語のデータ転送
が終了するとＤＭＡ１０８はバス開放要求信号１１６を
ネゲートするため、ＣＰＵ１１４は再びバスを獲得しＣ
ＰＵサイクルへ移行すると同時に、データ転送終了信号
１０９は“０”から“１”に変化し、出力信号１２２は
“１”であるため出力信号１２７、出力信号１２９も
“０”から“１”に変化する。このため、割込みコント
ローラー１１０は割込み要求信号１１５を出力し、ＣＰ
Ｕ１１４は割込み処理を実行する。

【０００８】また、データ転送を行わずに割り込み処理
だけを行うこともできる。レジスタ１２０を“０”に設
定し、データ転送起動信号１０１あるいは１０２を
“１”に設定すると、アンドゲート１２３を介して出力
信号１２５が“１”になり、出力信号１２９も“０”か
ら“１”に変化する。このため割込みコントローラー１
１０は、割込み要求信号１１５をアサートしＣＰＵ１１
４は割込み処理を実行する。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、二つのレジスタ（レジスタ１０６，１２
０）が必要であり、またアンドゲートやオアーゲート等
の論理ゲートも必要なため、全体的なハード構成が複雑
で、また面積も大きくなるという問題があった。

【００１０】また、一語転送時には一連のデータを全て
転送し終わってから割込み処理を行うことができるが、
一語だけを転送した後には、ＣＰＵがバスを獲得してい
るのにもかかわらず、ＣＰＵサイクルで割込み処理が実
行できないという問題があった。

【００１１】本発明は上記従来の問題を解決するもの
で、より簡単な構成でデータ転送装置を構成し、また一
語転送時に一語転送した後のＣＰＵサイクルで、データ
転送起動信号による割込みを実行することができるデー
タ転送装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】この目的を達成するため
に、請求項１に記載の発明では、データ転送開始信号に
よりデータ転送を開始しデータ転送が終了するとデータ
転送終了信号を出力するＤＭＡと、データ転送起動信号
とデータ転送起動抑止信号のいずれかを選択し、選択し
たいずれかの信号をＤＭＡに供給して、ＤＭＡのデータ
転送開始信号の出力を制御するセレクタと、データ転送
起動信号とデータ転送起動抑止信号のいずれかを選択す
るためのセレクト信号をセレクタに供給するレジスタと
を有し、このレジスタはＤＭＡからのデータ転送終了信
号を受けると、セレクタに対してデータ転送起動抑止信
号を選択するように制御するものである。

【００１３】また、請求項２に記載の発明では、データ
転送開始信号を出力してデータを転送するＤＭＡと、複
数のデータ転送起動信号のいずれかを選択し、選択した
いずれかの信号をＤＭＡに供給して、ＤＭＡのデータ転
送開始信号の出力を制御するセレクタと、複数のデータ
転送起動信号のいずれかを保持し、保持したデータ転送
起動信号を割込み要求信号としてＣＰＵへ出力する割込
みコントローラーとを有るものである。

【００１４】また、請求項３に記載の発明では、データ
転送開始信号によりデータ転送を開始しデータ転送が終
了するとデータ転送終了信号を出力するＤＭＡと、複数
のデータ転送起動信号とデータ転送起動抑止信号のいず
れかを選択し、選択したいずれかの信号をＤＭＡに供給
して、ＤＭＡのデータ転送開始信号の出力を制御するセ
レクタと、複数のデータ転送起動信号とデータ転送起動
抑止信号のいずれかを選択するためのセレクト信号をセ
レクタに供給するレジスタと、複数のデータ転送起動信
号のいずれかを保持し、保持したデータ転送起動信号を
割込み要求信号としてＣＰＵへ出力する割込みコントロ
ーラーとを有し、レジスタはＤＭＡからのデータ転送終
了信号を受けると、セレクタに対してデータ転送起動抑
止信号を選択するように制御するものである。

【００１５】

【作用】請求項１または３記載の発明によれば、従来二
つ必要であったレジスタを一つとし、また論理ゲートを
使わずに、データ転送を行うことができる。

【００１６】また、請求項２または３記載の発明によれ
ば、一語転送モード時において一語転送するごとに、そ
の後のＣＰＵサイクルでデータ転送を起動したデータ転
送起動信号による割込みを実行することができる。

【００１７】

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。

【００１８】図１は本発明の一実施例におけるデータ転
送装置の構成図を示すものである。図１において、１，
２はデータ転送起動信号、３はＬレベル（論理値
“０”）を意味する接地電位であり、このＬレベルはデ
ータ転送起動抑止信号として機能する。４はデータ転送
起動信号１とデータ転送起動信号２とＬレベル３のうち
一つを選択するためのセレクタ、５は論理値“００”の
ときデータ転送起動信号１を、“０１”のときデータ転
送起動信号２を、“１０”のとき「Ｌ］レベルを選択す
るセレクタ４の選択を制御するための２ビットのセレク
ト信号、６はセレクト信号５を設定するための２ビット
のレジスタ、７はセレクタ４の出力信号であるデータ転
送開始信号、８はＤＭＡ、９はデータ転送終了時にＤＭ
Ａ８が出力するデータ転送終了信号、１０は割込みコン
トローラー、１１ａ，１２ａ，１３ａは１ビットの割込
み検出レジスタであり、割込み検出レジスタ１１ａはデ
ータ転送起動信号１に対応し、同１２ａはデータ転送起
動信号２に対応し、同１３ａはデータ転送終了信号９に
対応する。また１１ｂ，１２ｂ，１３ｂは１ビットの割
込み許可レジスタであり、プログラム中に記述された命
令に従って書き換えられる。これらのレジスタ１１，１
２あるいは１３のいずれかについてａ，ｂ共に“１”に
設定すると、割り込み要求信号をアサートすることがで
きる。１４はＣＰＵ、１５は割込みコントローラー１０
がＣＰＵ１４へ出力する割り込み要求信号、１６はＤＭ
Ａ８がＣＰＵ１４へ出力するバス開放要求信号である。

【００１９】以上のように構成されたデータ転送装置に
ついて、以下その動作を説明する。まず、バースト転送
を行う場合について説明する。

【００２０】データ転送起動信号１をデータ転送起動要
因としてデータ転送を行うときは、レジスタ６に“０
０”を設定する。そしてデータ転送起動信号１が“０”
から“１”に変化するとセレクタ４はデータ転送起動信
号１を選択するため、データ転送開始信号７も“０”か
ら“１”に変化し、ＤＭＡ８はバス開放要求信号１６を
アサートし、ＣＰＵ１４はバス（図示せず）を開放し、
ＤＭＡサイクルに移行してデータ転送を開始する。デー
タ転送が終了すると、ＤＭＡ８はバス開放要求信号１６
をネゲートするため、ＣＰＵ１４は再びバスを獲得しＣ
ＰＵサイクルへ移行する。またデータ転送終了信号９は
“０”から“１”に変化するため、データ転送の終了に
よる割込み処理を行うために割込み許可レジスタ１３ｂ
をセットしておけば、割込みコントローラー１０は、割
込み要求信号１５をアサートしＣＰＵ１４は割込み処理
を実行する。なお、割り込み許可レジスタをセットする
方法としては、たとえば、プログラム中に命令を記述
し、この命令により割り込み許可レジスタ１３ｂの値を
“０”から“１”に設定すればよい。割り込み許可レジ
スタ１３ｂが“１”の状態で、データ転送終了信号９に
より割り込み検出レジスタ１３ａに“１”が設定される
と割り込み要求信号１５をアサートすることができる。

【００２１】また、データ転送終了信号９は“０”から
“１”に変化することによってレジスタ６は“１０”に
設定され、これによってセレクタ４は「Ｌ］レベル３を
選択する。このため、データ転送起動信号１あるいはデ
ータ転送起動信号２が、“０”から“１”に変化したま
まであっても、データ転送開始信号７は“１”から
“０”に変化し、レジスタ６を“００”あるいは“０
１”に設定し直すまでデータ転送の再起動を防止するこ
とできる。このように従来よりも簡単な構成でデータ転
送を実現することができる。

【００２２】次に、一語転送を行う場合について説明す
る。データ転送起動信号２をデータ転送起動要因として
データ転送を行うときはレジスタ６へ“０１”を設定す
る。またデータ転送起動信号２によって一語転送する毎
に割込み処理を実行したいときは、たとえば、あらかじ
め割込み許可レジスタ１２ｂをセットする。割込み許可
レジスタのセットの仕方としては、たとえば割込み許可
レジスタ１２ｂをイネーブル状態にする（“１”をセッ
トする）ような命令をＣＰＵのプログラム命令の中に記
述しておくことにより、割り込み許可レジスタ１２ｂを
セットすることができる。セレクタ４はデータ転送起動
信号２を選択しているので、データ転送起動信号２が
“０”から“１”に変化すると、データ転送開始信号７
も“０”から“１”に変化し、ＤＭＡ８はバス開放要求
信号１６をアサートし、ＣＰＵ１４はバスを開放しＤＭ
Ａサイクルに移行してデータ転送を開始する。

【００２３】一方、割込み検出レジスタ１２ａはデータ
転送起動信号２が“０”から“１”に変化すると、後で
割込み要求信号１５を出力するためにこの情報を１２ａ
に保持する。このように、割り込み検出レジスタａと割
り込み許可レジスタｂの両方がイネーブル（“１”）に
なると、割り込み要求信号１５をアサートする。

【００２４】データ転送が一語終了すると、ＤＭＡ８は
バス開放要求信号１６を一旦ネゲートするため、ＣＰＵ
１４は再びバスを獲得しＣＰＵサイクルへ移行し、再び
データ転送起動信号２を待つ。このとき、割込みコント
ローラー１０は割込み要求信号１５を出力しているの
で、ＣＰＵ１４は割込み処理を実行する。このように本
実施例の割込みコントローラー１０の割込み許可レジス
タをセットすれば、一語転送の場合でも、ある一語の転
送終了時から次の一語の転送が始まるまでの間に割込み
処理を行うことができる。

【００２５】なお、割り込み検出レジスタ１２ａは割り
込み処理の実行中にリセットされて、“１”から“０”
に設定される。一方、割り込み許可レジスタ１２ｂはプ
ログラム中に記述された命令により“０”あるいは
“１”に書き換えられるので、レジスタ１２ｂがプログ
ラム命令によって“１”に設定されたままであれば、次
の一語転送で再び、データ転送起動信号２が“０”から
“１”に変化すると、割り込み検出レジスタ１２ａおよ
び割り込み許可レジスタ１２ｂは再びイネーブルにな
り、割り込み要求信号１５をアサートすることができ
る。

【００２６】このようにデータ転送起動信号２が、
“０”から“１”に変化すると、次の一語のデータ転送
を開始しＤＭＡサイクルへ移行する。そしてデータ転送
が一語終了するとＣＰＵサイクルへ移行し、割り込み要
求信号１５により再び割込み処理を実行するという動作
を繰り返す。最後の一語のデータ転送が終了するとＤＭ
Ａ８はバス開放要求信号１６をネゲートするため、ＣＰ
Ｕ１４は再びバスを獲得しＣＰＵサイクルへ移行する。
またデータ転送終了信号９は“０”から“１”に変化す
るため、データ転送の終了による割込み処理を行うため
に割込み許可レジスタ１３ｂをセットしておけば、割込
みコントローラー１０は、割込み要求信号１５をアサー
トしＣＰＵ１４は割込み処理を実行する。

【００２７】このように従来であれば一語転送の場合に
は一連の複数データを全て転送するまでは割込み処理を
実行できなかったが、本発明では一語ずつ転送する毎に
その後のＣＰＵサイクルで、データ転送の起動要因であ
るデータ転送起動信号２による割込み処理を実行でき
る。

【００２８】なお、本実施例ではデータ転送終了信号を
受けて動作する割込み許可レジスタ１３を設けている
が、これがない場合でも割込み許可レジスタ１１および
１２を用いればデータ転送前後の割込み処理を行うこと
はできる。従って、割込み許可レジスタ１３は任意の構
成要件である。

【００２９】また、本実施例の構成ではレジスタ６に
“１０”を設定してＬレベル３を選択しておき、一方で
割込み許可レジスタ１１ｂあるいは同１２ｂをセットし
てデータ転送起動信号１あるいは２を“０”から“１”
に設定することにより、ＤＭＡによるデータ転送を行わ
ずにＣＰＵの割込み処理だけを行うこともできる。

【００３０】また、本実施例では論理値“１”で全て動
作するように説明したが、論理が逆であっても本発明の
本質を変えるものではなく、なんら問題ない。したがっ
て、たとえばＬレベル３を接地電位でなく、電源電位に
接続して、Ｈレベル（論理値“１”）とした構成でもよ
い。

【００３１】

【発明の効果】請求項１または３記載の発明によれば、
従来に比べて簡単な構成でデータ転送を行うことがで
き、回路の複雑化や面積の増大を防止することができ
る。

【００３２】また請求項２または３記載の発明によれ
ば、一語転送の場合に一語を転送して次の一語を転送す
るまでの間に、割込み処理を実行することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるデータ転送装置の構
成図

【図２】従来のデータ転送装置の構成図

【符号の説明】

１ データ転送起動信号 ２ データ転送起動信号 ３ 接地電位（Ｌレベル） ４ セレクタ ５ セレクト信号 ６ レジスタ ７ データ転送開始信号 ８ ＤＭＡ ９ データ転送終了信号 １０ 割込みコントローラー １１ａ〜１３ａ 割込み検出レジスタ １１ｂ〜１３ｂ 割込み許可レジスタ １４ ＣＰＵ １５ 割込み要求信号 １６ バス開放要求信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 データ転送開始信号によりデータ転送を
   開始しデータ転送が終了するとデータ転送終了信号を出
   力するダイレクト・メモリ・アクセスと、データ転送起
   動信号とデータ転送起動抑止信号のいずれかを選択し、
   選択した前記いずれかの信号を前記ダイレクト・メモリ
   ・アクセスに供給して、前記ダイレクト・メモリ・アク
   セスのデータ転送開始信号の出力を制御するセレクタ
   と、前記データ転送起動信号とデータ転送起動抑止信号
   のいずれかを選択するためのセレクト信号を前記セレク
   タに供給するレジスタとを有し、前記レジスタは前記ダ
   イレクト・メモリ・アクセスからのデータ転送終了信号
   を受けると、前記セレクタに対してデータ転送起動抑止
   信号を選択するように制御することを特徴とするデータ
   転送装置。
2. 【請求項２】 データ転送開始信号を受けてデータを転
   送するダイレクト・メモリ・アクセスと、複数のデータ
   転送起動信号のいずれかを選択し、選択した前記いずれ
   かの信号を前記ダイレクト・メモリ・アクセスに供給し
   て、前記ダイレクト・メモリ・アクセスのデータ転送開
   始信号の出力を制御するセレクタと、前記複数のデータ
   転送起動信号のいずれかを保持し、前記保持したデータ
   転送起動信号を割込み要求信号としてＣＰＵへ出力する
   割込みコントローラとを有したデータ転送装置。
3. 【請求項３】 データ転送開始信号によりデータ転送を
   開始し、データ転送が終了するとデータ転送終了信号を
   出力するダイレクト・メモリ・アクセスと、複数のデー
   タ転送起動信号とデータ転送起動抑止信号のいずれかを
   選択し、選択した前記いずれかの信号を前記ダイレクト
   ・メモリ・アクセスに供給して、前記ダイレクト・メモ
   リ・アクセスのデータ転送開始信号の出力を制御するセ
   レクタと、前記複数のデータ転送起動信号とデータ転送
   起動抑止信号のいずれかを選択するためのセレクト信号
   を前記セレクタに供給するレジスタと、前記複数のデー
   タ転送起動信号のいずれかを保持し、前記保持したデー
   タ転送起動信号を割込み要求信号としてＣＰＵへ出力す
   る割込みコントローラとを有し、前記レジスタは前記ダ
   イレクト・メモリ・アクセスからのデータ転送終了信号
   を受けると、前記セレクタに対してデータ転送起動抑止
   信号を選択するように制御するデータ転送装置。