JPH0381832A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPH0381832A JPH0381832A JP21900189A JP21900189A JPH0381832A JP H0381832 A JPH0381832 A JP H0381832A JP 21900189 A JP21900189 A JP 21900189A JP 21900189 A JP21900189 A JP 21900189A JP H0381832 A JPH0381832 A JP H0381832A
- Authority
- JP
- Japan
- Prior art keywords
- address
- interrupt
- interruption
- register
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は割込制御回路、特に情報処理装置のプログラム
割込のための割込制御回路に関する。
割込のための割込制御回路に関する。
従来、この種の割込制御回路は、割込要因に対応する割
込処理プログラムの開始アドレスを論理回路により一義
に決定する構成となっている。
込処理プログラムの開始アドレスを論理回路により一義
に決定する構成となっている。
上述した従来の割込制御回路は、割込要因に対して常に
固定したアドレスを指定するので、割込処理を実行する
プログラムステップ数を最少にしてプログラム動作時間
を短縮させたり“、割込処理を早く開始させることがで
きないという欠点がある。
固定したアドレスを指定するので、割込処理を実行する
プログラムステップ数を最少にしてプログラム動作時間
を短縮させたり“、割込処理を早く開始させることがで
きないという欠点がある。
本発明の割込制御回路は、割込処理プログラムの開始ア
ドレスを決定する割込アドレス制御において、開始アド
レスの可変値をプログラムにより書込まれ格納する割込
要因ごとのアドレス格納レジスタと、このアドレス格納
レジスタの選択情報をプログラムにより書込まれ格納す
る割込要因ごとの選択情報レジスタと、割込要因ごとに
一義的に開始アドレスを出力するエンコーダと、プログ
ラムにより指定されて前記エンコーダの出力である開始
アドレスか前記選択情報レジスタの示す前記アドレス格
納レジスタに格納された開始アドレスかの何れかを選択
してアドレスカウンタに出力する選択手段とを有するこ
とにより構成される。
ドレスを決定する割込アドレス制御において、開始アド
レスの可変値をプログラムにより書込まれ格納する割込
要因ごとのアドレス格納レジスタと、このアドレス格納
レジスタの選択情報をプログラムにより書込まれ格納す
る割込要因ごとの選択情報レジスタと、割込要因ごとに
一義的に開始アドレスを出力するエンコーダと、プログ
ラムにより指定されて前記エンコーダの出力である開始
アドレスか前記選択情報レジスタの示す前記アドレス格
納レジスタに格納された開始アドレスかの何れかを選択
してアドレスカウンタに出力する選択手段とを有するこ
とにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。割込要
求入力信号１８１〜１８Ｎはそれぞれ割込要因別に入力
される割込要求信号で、レジスタ７に入力されるデータ
バス信号１９は割込要因単位に割込の許可または禁止を
規定する割込マスク制御情報である。割込要求入力信号
１８１〜１８Ｎの何れかがアクティブ状態となって割込
要求が発生すると、ＡＮＤゲート６１〜６Ｎのそれぞれ
に入力されているレジスタ７からの割込マスク信号１７
１〜１７Ｎにより、割込の有効または無効が決定され、
有効ならばＡＮＤゲート６１〜６Ｎの出力である割込要
求受付信号１６１〜１６Ｎの何れかがアクティブになる
。エンコーダ５は要求受付信号１６１〜１６Ｎの何れか
を受けると割込要求を識別する識別値を割込要求アドレ
ス信号１５として出力する。なおエンコーダ５は割込要
求受付信号１６１〜１６Ｎのうちの複数を受けたときに
優先選択を行なう機能も有している。エンコーダ４は割
込要求アドレス信号１５を受けると、該当する割込開始
アドレスを一義的に決定して割込開始生成アドレス信号
１２としてマルチプレクサ２に出力する。
求入力信号１８１〜１８Ｎはそれぞれ割込要因別に入力
される割込要求信号で、レジスタ７に入力されるデータ
バス信号１９は割込要因単位に割込の許可または禁止を
規定する割込マスク制御情報である。割込要求入力信号
１８１〜１８Ｎの何れかがアクティブ状態となって割込
要求が発生すると、ＡＮＤゲート６１〜６Ｎのそれぞれ
に入力されているレジスタ７からの割込マスク信号１７
１〜１７Ｎにより、割込の有効または無効が決定され、
有効ならばＡＮＤゲート６１〜６Ｎの出力である割込要
求受付信号１６１〜１６Ｎの何れかがアクティブになる
。エンコーダ５は要求受付信号１６１〜１６Ｎの何れか
を受けると割込要求を識別する識別値を割込要求アドレ
ス信号１５として出力する。なおエンコーダ５は割込要
求受付信号１６１〜１６Ｎのうちの複数を受けたときに
優先選択を行なう機能も有している。エンコーダ４は割
込要求アドレス信号１５を受けると、該当する割込開始
アドレスを一義的に決定して割込開始生成アドレス信号
１２としてマルチプレクサ２に出力する。
一方、レジスタ３１〜３Ｎのそれぞれに入力されるデー
タバス信号１４１〜１４Ｎはプログラムによる割込要因
に対応した可変アドレス指定時の割込開始アドレスが指
定され、レジスタ３１〜３Ｎからはそれぞれ割込開始ア
ドレス格納信号１１１〜１１Ｎとしてマルチプレクサ２
に入力されるようになっている。
タバス信号１４１〜１４Ｎはプログラムによる割込要因
に対応した可変アドレス指定時の割込開始アドレスが指
定され、レジスタ３１〜３Ｎからはそれぞれ割込開始ア
ドレス格納信号１１１〜１１Ｎとしてマルチプレクサ２
に入力されるようになっている。
また、レジスタ９１〜９Ｎのそれぞれに入力されるデー
タバス信号２１１〜２１Ｎは、それぞれ割込要因に対応
した割込開始アドレス選択の情報で、一義的に決る固定
アドレスか、可変アドレスの場合の割込開始アドレスを
格納しているレジスタ３１〜３Ｎのレジスタ番号の指定
情報である。
タバス信号２１１〜２１Ｎは、それぞれ割込要因に対応
した割込開始アドレス選択の情報で、一義的に決る固定
アドレスか、可変アドレスの場合の割込開始アドレスを
格納しているレジスタ３１〜３Ｎのレジスタ番号の指定
情報である。
即ちレジスタ９１〜９Ｎが全て“Ｏ”のときは出力であ
る開始アドレス選択制御信号２０１〜２ＯＮの全てが“
Ｏ′”で、マルチプレクサ８からの出力も全て“０”で
、マルチプレクサ２はエンコーダ４により指定される固
定アドレスを選択する。
る開始アドレス選択制御信号２０１〜２ＯＮの全てが“
Ｏ′”で、マルチプレクサ８からの出力も全て“０”で
、マルチプレクサ２はエンコーダ４により指定される固
定アドレスを選択する。
以上の構成で、初期状態はレジスタ３１〜３Ｎが全て“
Ｏ゛、レジスタも“Ｏ＋＋で割込禁止、レジスタ９１〜
９Ｎが全て“Ｏ１１で固定アドレス指定の状態になって
いるが、プログラム処理の進行に伴なって、レジスタ７
へのデータの書込みで割込マスク解除状態とレジスタ９
１〜９Ｎおよび３１〜３Ｎへのデータの書込みで可変ア
ドレスの指定と開始アドレス値とが設定されることにな
る。
Ｏ゛、レジスタも“Ｏ＋＋で割込禁止、レジスタ９１〜
９Ｎが全て“Ｏ１１で固定アドレス指定の状態になって
いるが、プログラム処理の進行に伴なって、レジスタ７
へのデータの書込みで割込マスク解除状態とレジスタ９
１〜９Ｎおよび３１〜３Ｎへのデータの書込みで可変ア
ドレスの指定と開始アドレス値とが設定されることにな
る。
即ち可変アドレスが指定されるときには、エンコーダ５
の割込要因に対応した識別値により、マルチプレクサ８
がレジスタ９１〜９Ｎの何れかの出力を選び、この出力
によりマルチプレクサ２はレジスタ３１〜３Ｎからの割
込開始アドレス格納信号１１１〜１１Ｎの何れかを選択
してアドレスカウンタ１に与えることとなる。アドレス
カウンタ１に割込開始アドレスが格納されると、このア
ドレスの割込処理プログラムの実行が開始される。
の割込要因に対応した識別値により、マルチプレクサ８
がレジスタ９１〜９Ｎの何れかの出力を選び、この出力
によりマルチプレクサ２はレジスタ３１〜３Ｎからの割
込開始アドレス格納信号１１１〜１１Ｎの何れかを選択
してアドレスカウンタ１に与えることとなる。アドレス
カウンタ１に割込開始アドレスが格納されると、このア
ドレスの割込処理プログラムの実行が開始される。
以上説明したように本発明は、プログラムの制御で割込
開始アドレスを可変とすることにより、割込発生時に要
求されるプログラム処理ルーチンを即時に開始でき、ま
た、プログラムのステップ数を極小化することができ、
割込処理の占有時間を短縮させることができる効果があ
る。
開始アドレスを可変とすることにより、割込発生時に要
求されるプログラム処理ルーチンを即時に開始でき、ま
た、プログラムのステップ数を極小化することができ、
割込処理の占有時間を短縮させることができる効果があ
る。
第１図は本発明の一実施例のブロック図である。
１・・・アドレスカウンタ、２，８・・・マルチプレク
サ、４，５・・・エンコーダ、７，３１〜３Ｎ、９１〜
９Ｎ・・・レジスタ、６１〜６Ｎ・・・ＡＮＤゲート。
サ、４，５・・・エンコーダ、７，３１〜３Ｎ、９１〜
９Ｎ・・・レジスタ、６１〜６Ｎ・・・ＡＮＤゲート。
Claims (1)
- 割込処理プログラムの開始アドレスを決定する割込アド
レス制御において、開始アドレスの可変値をプログラム
により書込まれ格納する割込要因ごとのアドレス格納レ
ジスタと、このアドレス格納レジスタの選択情報をプロ
グラムにより書込まれ格納する割込要因ごとの選択情報
レジスタと、割込要因ごとに一義的に開始アドレスを出
力するエンコーダと、プログラムにより指定されて前記
エンコーダの出力である開始アドレスか前記選択情報レ
ジスタの示す前記アドレス格納レジスタに格納された開
始アドレスかの何れかを選択してアドレスカウンタに出
力する選択手段とを有することを特徴とする割込制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21900189A JPH0381832A (ja) | 1989-08-24 | 1989-08-24 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21900189A JPH0381832A (ja) | 1989-08-24 | 1989-08-24 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0381832A true JPH0381832A (ja) | 1991-04-08 |
Family
ID=16728710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21900189A Pending JPH0381832A (ja) | 1989-08-24 | 1989-08-24 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0381832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511076U (ja) * | 1991-07-26 | 1993-02-12 | 株式会社アドバンテスト | 例外処理シーケンサ |
-
1989
- 1989-08-24 JP JP21900189A patent/JPH0381832A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511076U (ja) * | 1991-07-26 | 1993-02-12 | 株式会社アドバンテスト | 例外処理シーケンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4354227A (en) | Fixed resource allocation method and apparatus for multiprocessor systems having complementarily phased cycles | |
| NZ201809A (en) | Microprocessor | |
| US4974143A (en) | Information processing apparatus wherein address path is used for continuous data transfer | |
| JP2806524B2 (ja) | ベクトル演算命令発行制御方法 | |
| JPH0381832A (ja) | 割込制御回路 | |
| US7047444B2 (en) | Address selection for testing of a microprocessor | |
| US6311266B1 (en) | Instruction look-ahead system and hardware | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS58101360A (ja) | デ−タ処理装置 | |
| US20050007828A1 (en) | Memory device | |
| JPS6318222B2 (ja) | ||
| JP2913702B2 (ja) | マルチプロセッサシステムのアクセス受付制御方式 | |
| JPH0850567A (ja) | データ転送装置 | |
| KR100217384B1 (ko) | 인터럽트 제어장치와 그 제어방법 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS62172597A (ja) | マイクロコンピユ−タ装置 | |
| JPS619733A (ja) | テスト装置 | |
| JPS5875260A (ja) | メモリアクセス制御方式 | |
| JPH01204118A (ja) | 情報処理装置 | |
| JPS63165940A (ja) | デ−タ処理装置 | |
| JPH05143366A (ja) | 割込制御回路 | |
| JPH03228111A (ja) | データ処理装置のタイマ管理方式 | |
| JPH06119468A (ja) | マイクロコンピュータ | |
| JPH0580889A (ja) | リアルタイムプロセツサ装置のユニツト初期化装置 | |
| JPH04324544A (ja) | マイクロプロセッサシステム |