JPH05143366A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPH05143366A JPH05143366A JP30933791A JP30933791A JPH05143366A JP H05143366 A JPH05143366 A JP H05143366A JP 30933791 A JP30933791 A JP 30933791A JP 30933791 A JP30933791 A JP 30933791A JP H05143366 A JPH05143366 A JP H05143366A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- interruption
- circuit
- request source
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 割込処理を早く開始でき、かつ割込処理時間
を短かくする。 【構成】 割込プライオリティ決定回路７は入出力制御
回路１０1 〜１０N から割込要求信号２３1 〜２３N を
入力し、予め決められたプライオリティに従って割込要
求元を決定し、決定された割込要求元の識別データ１９
を出力するとともに、決定された割込要求元に割込許可
信号２４1 〜２４N を出力する。割込ベクトル生成回路
８は識別データ１９と、割込許可信号２４1 〜２４N を
割込要求元が受けて応答として送ってくる割込要因デー
タとで割込ベクトル２１を生成する。ＲＡＭ５は割込ベ
クトル２１に対応した割込開始アドレスを記憶してお
り、割込ベクトル２１がマルチプレクサ４を経てメモリ
アドレス１６として入力され、対応する割込開始アドレ
スが読出データ１７として読出されドライバ９を経て命
令処理回路１に入力される。
を短かくする。 【構成】 割込プライオリティ決定回路７は入出力制御
回路１０1 〜１０N から割込要求信号２３1 〜２３N を
入力し、予め決められたプライオリティに従って割込要
求元を決定し、決定された割込要求元の識別データ１９
を出力するとともに、決定された割込要求元に割込許可
信号２４1 〜２４N を出力する。割込ベクトル生成回路
８は識別データ１９と、割込許可信号２４1 〜２４N を
割込要求元が受けて応答として送ってくる割込要因デー
タとで割込ベクトル２１を生成する。ＲＡＭ５は割込ベ
クトル２１に対応した割込開始アドレスを記憶してお
り、割込ベクトル２１がマルチプレクサ４を経てメモリ
アドレス１６として入力され、対応する割込開始アドレ
スが読出データ１７として読出されドライバ９を経て命
令処理回路１に入力される。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に割込制御回路に関する。
に割込制御回路に関する。
【０００２】
【従来の技術】従来の割込制御回路では、割込要求元の
複数の入出力制御回路からは割込要求信号のみを入力し
て、１つの割込開始アドレスを決定している。
複数の入出力制御回路からは割込要求信号のみを入力し
て、１つの割込開始アドレスを決定している。
【０００３】
【発明が解決しようとする課題】この従来の割込制御回
路では、各割込要求元は割込開始アドレスを１つしか生
成できないので、割込要求元の割込要因が複数個存在す
る場合には、割込開始アドレスで始まる割込処理プログ
ラムにて割込要因を読出し解析して該当する要因の処理
を行うルーチンにシーケンスを進めていたので、割込要
因に対応する処理が開始されるまでに時間がかかること
と、割込処理時間が長くなるといった欠点があった。
路では、各割込要求元は割込開始アドレスを１つしか生
成できないので、割込要求元の割込要因が複数個存在す
る場合には、割込開始アドレスで始まる割込処理プログ
ラムにて割込要因を読出し解析して該当する要因の処理
を行うルーチンにシーケンスを進めていたので、割込要
因に対応する処理が開始されるまでに時間がかかること
と、割込処理時間が長くなるといった欠点があった。
【０００４】本発明の目的は、必要とする割込処理を早
く開始することができ、また割込処理時間が短かい割込
制御回路を提供することである。
く開始することができ、また割込処理時間が短かい割込
制御回路を提供することである。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の割込制御回路は、割込要求信号を入力し、
予め決められたプライオリティに従って割込要求元を決
定し、決定された割込要求元の識別データを出力すると
ともに、決定された割込要求元に割込許可信号を出力す
る割込プライオリティ決定回路と、前記識別データと、
前記割込許可信号を割込要求元が受けて応答として送っ
てくる割込要因データとで割込ベクトルを生成する割込
ベクトル生成回路と、前記割込ベクトルに対応した割込
開始アドレスを記憶し、書込みと読出しが可能で、前記
割込ベクトルに対応した割込開始アドレスを出力する記
憶回路とを有している。
に、本発明の割込制御回路は、割込要求信号を入力し、
予め決められたプライオリティに従って割込要求元を決
定し、決定された割込要求元の識別データを出力すると
ともに、決定された割込要求元に割込許可信号を出力す
る割込プライオリティ決定回路と、前記識別データと、
前記割込許可信号を割込要求元が受けて応答として送っ
てくる割込要因データとで割込ベクトルを生成する割込
ベクトル生成回路と、前記割込ベクトルに対応した割込
開始アドレスを記憶し、書込みと読出しが可能で、前記
割込ベクトルに対応した割込開始アドレスを出力する記
憶回路とを有している。
【０００６】
【作用】割込要求信号に加えて割込元から要因を示す情
報を入力して割込開始アドレスを決定するので、割込処
理プログラムでの割込要因解析のシーケンスを不要と
し、必要とする割込処理を早く開始することができ、ま
た割込処理プログラムの実行時間を短縮できる。
報を入力して割込開始アドレスを決定するので、割込処
理プログラムでの割込要因解析のシーケンスを不要と
し、必要とする割込処理を早く開始することができ、ま
た割込処理プログラムの実行時間を短縮できる。
【０００７】なお、割込マスクレジスタを設け、各割込
要求信号毎に割込起動の許可／禁止を可能にすることに
より、記憶回路に割込開始アドレスを書込む際に、割込
が発生するのを防止し、割込開始アドレスが設定された
後に割込の発生を許可することができる。
要求信号毎に割込起動の許可／禁止を可能にすることに
より、記憶回路に割込開始アドレスを書込む際に、割込
が発生するのを防止し、割込開始アドレスが設定された
後に割込の発生を許可することができる。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の一実施例の割込制御回路の
ブロック図である。
ブロック図である。
【００１０】割込要求元として複数個（ここではＮ個と
している）の入出力制御回路１０1〜１０N が存在し、
割込制御回路に対して割込要求信号２３1 〜２３N を送
り、割込が受付けられた場合に割込制御回路からは割込
許可信号２４1 〜２４N を受け取る。
している）の入出力制御回路１０1〜１０N が存在し、
割込制御回路に対して割込要求信号２３1 〜２３N を送
り、割込が受付けられた場合に割込制御回路からは割込
許可信号２４1 〜２４N を受け取る。
【００１１】入出力制御回路１０1 〜１０N は割込許可
信号２４1 〜２４N を受け取ると、割込要因をコード化
した要因データ（ここではＭビットのコードを想定して
いるので、要因は２M の種類が存在する）を要因データ
バス２５に出力し、割込制御回路へ送る。
信号２４1 〜２４N を受け取ると、割込要因をコード化
した要因データ（ここではＭビットのコードを想定して
いるので、要因は２M の種類が存在する）を要因データ
バス２５に出力し、割込制御回路へ送る。
【００１２】入出力制御回路１０1 〜１０N の要求元を
識別する要求元識別データ１９と要因データバス２５上
に存在する要因データの双方により、全ての割込の種類
が定義でき、これらの割込の種類をコード化したものと
して割込ベクトルが存在する。割込ベクトル２１は割込
ベクトル生成回路８で求められる。
識別する要求元識別データ１９と要因データバス２５上
に存在する要因データの双方により、全ての割込の種類
が定義でき、これらの割込の種類をコード化したものと
して割込ベクトルが存在する。割込ベクトル２１は割込
ベクトル生成回路８で求められる。
【００１３】割込が許可される入出力制御回路１０1 〜
１０Nは、割込要求信号２３1 〜２３N を割込プライオ
リティ決定回路７へ送ることで、あらかじめ決められた
プライオリティに従って要求をしているものから最上位
のプライオリティのものが選択される。プライオリティ
の決定により、要求元識別データ１９が割込ベクトル生
成回路８へ、また割込許可信号２４1 〜２４N が選択さ
れた入出力制御回路１０1 〜１０N へ割込プライオリテ
ィ決定回路７から送られる。
１０Nは、割込要求信号２３1 〜２３N を割込プライオ
リティ決定回路７へ送ることで、あらかじめ決められた
プライオリティに従って要求をしているものから最上位
のプライオリティのものが選択される。プライオリティ
の決定により、要求元識別データ１９が割込ベクトル生
成回路８へ、また割込許可信号２４1 〜２４N が選択さ
れた入出力制御回路１０1 〜１０N へ割込プライオリテ
ィ決定回路７から送られる。
【００１４】割込の起動前に割込開始アドレスが設定さ
れている必要があり、またプログラムシーケンスが進ん
でいった後も割込開始アドレスを更新可能とするため、
本割込制御回路では割込開始アドレスはランダムアクセ
スメモリ（以降ＲＡＭと略す）５に記憶されている。
れている必要があり、またプログラムシーケンスが進ん
でいった後も割込開始アドレスを更新可能とするため、
本割込制御回路では割込開始アドレスはランダムアクセ
スメモリ（以降ＲＡＭと略す）５に記憶されている。
【００１５】ＲＡＭ５へのアドレス書込みは、命令処理
回路１での入出力命令による出力動作によりＲＡＭ５の
アドレスとして入出力アドレス１３がＲＡＭアドレス変
換回路３にてＲＡＭアドレス１５に変換されマルチプレ
クサ４で選択されＲＡＭ５のメモリアドレス１６とな
り、また入出力書込データ１１がＲＡＭ５のメモリ書込
データとなる。
回路１での入出力命令による出力動作によりＲＡＭ５の
アドレスとして入出力アドレス１３がＲＡＭアドレス変
換回路３にてＲＡＭアドレス１５に変換されマルチプレ
クサ４で選択されＲＡＭ５のメモリアドレス１６とな
り、また入出力書込データ１１がＲＡＭ５のメモリ書込
データとなる。
【００１６】割込が割込プライオリティ決定回路７で決
定されると、割込ベクトル２１はマルチプレクサ４を介
してＲＡＭ５へメモリアドレス１６として提供される。
ＲＡＭ５からの読出データ１７はドライバ９にて開始ア
ドレスの出力タイミングを規定する信号として割込プラ
イオリティ決定回路７の出力であるアドレス出力制御信
号２０の制御を受けて所定のタイミングで命令処理回路
１へ割込開始アドレス２２として送られる。
定されると、割込ベクトル２１はマルチプレクサ４を介
してＲＡＭ５へメモリアドレス１６として提供される。
ＲＡＭ５からの読出データ１７はドライバ９にて開始ア
ドレスの出力タイミングを規定する信号として割込プラ
イオリティ決定回路７の出力であるアドレス出力制御信
号２０の制御を受けて所定のタイミングで命令処理回路
１へ割込開始アドレス２２として送られる。
【００１７】割込要求元がＮ個、要求元での割込要因が
Ｍビットの要因コードで定義されているので、割込全体
としてＮ×２M 種類存在することになり、ＲＡＭ５の記
憶エリアはＮ×２M 個必要となる。
Ｍビットの要因コードで定義されているので、割込全体
としてＮ×２M 種類存在することになり、ＲＡＭ５の記
憶エリアはＮ×２M 個必要となる。
【００１８】割込マスクレジスタ６の内容は、マスクデ
ータ１８として割込プライオリティ決定回路７へ送られ
て、割込要求元毎に割込の許可または禁止のいずれかを
指定するものである。割込マスクレジスタ６への書込は
命令処理回路１の入出力命令による出力動作で行なわ
れ、入出力書込データ１１が格納される。割込マスク
は、ＲＡＭ５へ割込開始アドレスを書込む際に割込が発
生するのを防止し、割込開始アドレスが設定された後に
割込の発生を許可する目的に使用することができる。
ータ１８として割込プライオリティ決定回路７へ送られ
て、割込要求元毎に割込の許可または禁止のいずれかを
指定するものである。割込マスクレジスタ６への書込は
命令処理回路１の入出力命令による出力動作で行なわ
れ、入出力書込データ１１が格納される。割込マスク
は、ＲＡＭ５へ割込開始アドレスを書込む際に割込が発
生するのを防止し、割込開始アドレスが設定された後に
割込の発生を許可する目的に使用することができる。
【００１９】なお、ＲＡＭ５および割込マスクレジスタ
６への書込みは命令処理回路１からの書込制御信号１２
により制御される。また、デコーダ２は入出力アドレス
１３をデコードして、マスクレジスタ選択信号１４とし
て割込マスクレジスタ６に出力する。
６への書込みは命令処理回路１からの書込制御信号１２
により制御される。また、デコーダ２は入出力アドレス
１３をデコードして、マスクレジスタ選択信号１４とし
て割込マスクレジスタ６に出力する。
【００２０】本実施例では、割込要因毎に開始アドレス
をＲＡＭ５に格納する方式を採用しているので、プログ
ラムのシーケンスにより任意の開始アドレスに変更でき
る。
をＲＡＭ５に格納する方式を採用しているので、プログ
ラムのシーケンスにより任意の開始アドレスに変更でき
る。
【００２１】
【発明の効果】以上説明したように、本発明は次のよう
な効果がある。 （１）請求項１の発明は、割込要求信号に加えて割込元
から要因を示す情報を入力して割込開始アドレスを決定
することにより、割込処理プログラムでの割込要因解析
のシーケンスを不要としたので、必要とする割込処理を
早く開始することができ、また割込処理プログラムの実
行時間を短縮できる。 （２）請求項２の発明は、各割込要求信号毎に割込起動
の許可／禁止を可能にしたことにより、記憶回路に割込
開始アドレスを書込む際の、割込の発生を防止し、割込
開始アドレスが設定された後に割込の発生を許可するこ
とができる。
な効果がある。 （１）請求項１の発明は、割込要求信号に加えて割込元
から要因を示す情報を入力して割込開始アドレスを決定
することにより、割込処理プログラムでの割込要因解析
のシーケンスを不要としたので、必要とする割込処理を
早く開始することができ、また割込処理プログラムの実
行時間を短縮できる。 （２）請求項２の発明は、各割込要求信号毎に割込起動
の許可／禁止を可能にしたことにより、記憶回路に割込
開始アドレスを書込む際の、割込の発生を防止し、割込
開始アドレスが設定された後に割込の発生を許可するこ
とができる。
【図１】本発明の一実施例の割込制御回路のブロック図
である。
である。
１ 命令処理回路 ２ デコーダ ３ ＲＡＭアドレス変換回路 ４ マルチプレクサ ５ ＲＡＭ ６ 割込マスクレジスタ ７ 割込プライオリティ決定回路 ８ 割込ベクトル生成回路 ９ ドライバ １０1 〜１０N 入出力制御回路 １１ 入出力書込データ １２ 書込制御信号 １３ 入出力アドレス １４ マスクレジスタ選択信号 １５ 設定アドレス １６ メモリアドレス １７ 読出データ １８ マスクデータ １９ 要求元識別データ ２０ アドレス出力制御信号 ２１ 割込ベクトル ２２ 割込開始アドレス ２３1 〜２３N 割込要求信号 ２４1 〜２４N 割込許可信号 ２５ 要因データバス
Claims (2)
- 【請求項１】 割込要求信号を入力し、予め決められた
プライオリティに従って割込要求元を決定し、決定され
た割込要求元の識別データを出力するとともに、決定さ
れた割込要求元に割込許可信号を出力する割込プライオ
リティ決定回路と、 前記識別データと、前記割込許可信号を割込要求元が受
けて応答として送ってくる割込要因データとで割込ベク
トルを生成する割込ベクトル生成回路と、 前記割込ベクトルに対応した割込開始アドレスを記憶
し、書込みと読出しが可能で、前記割込ベクトルに対応
した割込開始アドレスを出力する記憶回路とを有する割
込制御回路。 - 【請求項２】 前記割込プライオリティ決定回路へ、各
割込要求信号毎に割込起動の許可／禁止を可能にするマ
スク信号を出力する割込マスクレジスタを有する請求項
１記載の割込制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30933791A JPH05143366A (ja) | 1991-11-25 | 1991-11-25 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30933791A JPH05143366A (ja) | 1991-11-25 | 1991-11-25 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143366A true JPH05143366A (ja) | 1993-06-11 |
Family
ID=17991800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30933791A Pending JPH05143366A (ja) | 1991-11-25 | 1991-11-25 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143366A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06131433A (ja) * | 1992-08-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | 直接編集のための方法及びデータ処理システム |
-
1991
- 1991-11-25 JP JP30933791A patent/JPH05143366A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06131433A (ja) * | 1992-08-10 | 1994-05-13 | Internatl Business Mach Corp <Ibm> | 直接編集のための方法及びデータ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155853A (en) | Data processor operating in a vector interrupt mode and register bank switching mode with selected bank for interrupt processing | |
| KR890007162A (ko) | 데이타 처리장치 | |
| JPS5958700A (ja) | 記憶保護判定方式 | |
| KR930022198A (ko) | 데이타 처리 장치 | |
| KR960705271A (ko) | 데이타 처리 명령의 실행(execution of data processing instructions) | |
| KR960008543A (ko) | 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 | |
| JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
| JPH05143366A (ja) | 割込制御回路 | |
| WO1995006280A2 (en) | Data transfer accelerating apparatus and method | |
| JPH0540698A (ja) | 主記憶ページ管理方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| KR100452314B1 (ko) | 에러 정정 코드 발생 제어회로 | |
| KR900015005A (ko) | 링 축소 로직 매카니즘 | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JP2005032020A (ja) | 記憶装置 | |
| KR910006841A (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH09305476A (ja) | データ処理装置 | |
| JPH1027153A (ja) | バス転送装置 | |
| KR890005613A (ko) | 메모리 액세스 제어방식 | |
| JPH0128965B2 (ja) | ||
| JPS63174134A (ja) | 割込み制御装置 | |
| JPS60193046A (ja) | 命令例外検出方式 |