KR100452314B1 - 에러 정정 코드 발생 제어회로 - Google Patents

에러 정정 코드 발생 제어회로 Download PDF

Info

Publication number
KR100452314B1
KR100452314B1 KR1019970039521A KR19970039521A KR100452314B1 KR 100452314 B1 KR100452314 B1 KR 100452314B1 KR 1019970039521 A KR1019970039521 A KR 1019970039521A KR 19970039521 A KR19970039521 A KR 19970039521A KR 100452314 B1 KR100452314 B1 KR 100452314B1
Authority
KR
South Korea
Prior art keywords
ecc
generation
memory
bit
cpu
Prior art date
Application number
KR1019970039521A
Other languages
English (en)
Other versions
KR19990016834A (ko
Inventor
정재훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970039521A priority Critical patent/KR100452314B1/ko
Publication of KR19990016834A publication Critical patent/KR19990016834A/ko
Application granted granted Critical
Publication of KR100452314B1 publication Critical patent/KR100452314B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

본 발명은 에러 정정 코드 발생 제어회로를 공개한다. 그 회로는 DMA라이트 데이타로 부터 ECC비트를 발생하는 제1 ECC발생기, CPU사이클과 DMA사이클을 나타내는 제1제어신호에 응답하여 CPU ECC비트 또는 제1 ECC발생기로 부터의 ECC비트를 선택적으로 메모리로 출력하기 위한 제1멀티플렉서, ECC발생을 디스에이블 시키고자 하는 어드레스 영역에 대한 정보 및 리드 ECC발생 인에이블 정보를 입력하고 DMA어드레스 또는 CPU어드레스와를 비교하여 ECC제어를 디스에이블하는 신호 및 리드 ECC발생을 인에이블하는 제2제어신호를 발생하기 위한 어드레스 검출기, 상기 메모리로 부터의 ECC비트로 부터 ECC비트를 발생하는 제2 ECC발생기, 상기 제2제어신호에 응답하여 상기 제2 ECC발생기로 부터의 ECC비트를 선택하여 출력하거나 상기 메모리로 부터의 ECC비트를 선택하여 상기 CPU로 출력하기 위한 제2멀티플렉서, 및 상기 어드레스 검출기로 부터의 ECC디스에이블 신호에 응답하여 상기 메모리의 해당 어드레스 영역에 대한 DMA 라이트 사이클에서의 ECC발생 동작을 선택적으로 제어하기 위한 메모리 제어기로 구성되어 있다.

Description

에러 정정 코드 발생 제어회로
본 발명은 마이크로 프로세서에 관한 것으로, 특히 마이크로 코드 제어신호를 발생하기 위한 마이크로 프로세서 제어회로에 관한 것이다.
종래의 중앙 처리 장치(CPU;central processing unit)와 주 메모리사이의 데이타 전송에서 에러 정정 코드(ECC;error correction code)를 지원하는 컴퓨터 시스템은 신뢰성이 높아지는 장점이 있는 반면, 에러 정정 코드를 처리하기 위한 부수적인 동작, 예를 들면, 바이트/워드(byte/word) 라이트시의 리드-모디파이-라이트(read-modify-write 동작 및 ECC 발생 자체로 인해 경우에 따라 메모리 억세스 성능이 저하되는 단점이 있었다.
이와같은 단점은 특히 데이타 전송 단위가 작은 외부 확장 버스로 부터의 직접 메모리 억세스(DMA;direct memory access)동작에서 두드러지게 나타날 수 있다. 중앙 처리 장치와 메모리사이의 동작에서는 에러 정정 코드 발생 및 체크 동작을 중앙 처리 장치 자체가 처리하고 있으며, 중앙 처리 장치로 부터 출력되는 메모리 데이타도 리드-모디파이-라이트 동작이 발생되지 않도록 효율적으로 처리되고 있는 경우가 일반적이어서 큰 문제는 없다. 그러나, DMA사이클에서는 리드-모디파이-라이트 동작이 빈번히 발생될 가능성이 매우 크다. 왜냐하면, 입/출력 확장 버스의 경우 버스 폭(width)이 메모리 버스의 폭보다 작은 경우가 많아 기본 라이트 단위가 에러 정정 코드 발생에 필요한 데이타 비트수보다 작을 수 있기 때문이다.
종래의 컴퓨터 시스템에 사용되는 시스템 제어회로들은 데이타의 신뢰성보다 성능 및 가격을 중요시하는 사용자들을 위하여 에러 정정 코드 기능 자체를 인에이블/디스에이블할 수 있도록 해주는 옵션(option)을 가지고 있다. 그러나, 이 옵션은 전체 어드레스 영역에 대해서 일률적으로 적용이 되고 있어 어드레스 영역 일부분에 대한 옵션 처리가 불가능하다.
본 발명의 목적은 임의의 어드레스 영역에 대한 에러 정정 코드 발생 동작을 선택적으로 제어할 수 있는 에러 정정 코드 발생 제어회로를 제공하는데 있다.
이와같은 목적을 달성하기 위한 본 발명의 에러 정정 코드 발생 제어회로는 DMA라이트 데이타로 부터 ECC비트를 발생하는 제1 ECC발생수단, CPU사이클과 DMA사이클을 나타내는 제1제어신호에 응답하여 CPU ECC비트 또는 제1 ECC발생수단으로 부터의 ECC비트를 선택적으로 메모리로 출력하기 위한 제1선택수단, ECC발생을 디스에이블 시키고자 하는 어드레스 영역에 대한 정보 및 리드 ECC발생 인에이블 정보를 입력하고 DMA어드레스 또는 CPU어드레스와를 비교하여 ECC제어를 디스에이블하는 신호 및 리드 ECC발생을 인에이블하는 제2제어신호를 발생하기 위한 어드레스 검출수단, 상기 메모리로 부터의 ECC비트로 부터 ECC비트를 발생하는 제2 ECC발생수단, 상기 제2제어신호에 응답하여 상기 제2 ECC발생수단으로 부터의 ECC비트를 선택하여 출력하거나 상기 메모리로 부터의 ECC비트를 선택하여 상기 CPU로 출력하기 위한 제2선택수단, 및 상기 어드레스 검출수단으로 부터의 ECC디스에이블 신호에 응답하여 상기 메모리의 해당 어드레스 영역에 대한 DMA 라이트 사이클에서의 ECC발생 동작을 선택적으로 제어하기 위한 메모리 제어수단을 구비한 것을 특징으로 한다.
도1은 본 발명의 에러 정정 코드 발생 제어회로의 블럭도이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 에러 정정 코드 발생 제어회로를 설명하면 다음과 같다.
도1은 본 발명의 에러 정정 코드 발생 제어회로의 블럭도로서, 멀티플렉서(10), ECC발생기(12), 어드레스 검출기(14), 메모리 제어회로(16), 멀티플렉서(18), 및 ECC발생기(20)로 구성되어 있다.
ECC발생기(12)는 DMA라이트 데이타로 부터 에러 정정 코드(ECC)를 발생한다. 멀티플렉서(10)는 CPU사이클과 DMA사이클을 나타내는 선택신호(SEL1)에 의해서 제어되어 CPU사이클시에는 CPU ECC 비트(bits)를 선택하여 출력하고 DMA사이클시에는 ECC발생기(12)로 부터의 ECC를 선택하여 출력한다.
어드레스 검출기(14)는 DMA어드레스 또는 CPU어드레스 신호를 입력하여 형태 레지스터(configuration register)(미도시)로 부터 입력되는 데이타의 윈도우 설정값과 비교하여 에러 정정 코드(ECC) 제어를 디스에이블시키기 위한 ECC디스에이블 신호 및 선택신호(SEL2)를 발생한다. 멀티플렉서(10)는 CPU사이클과 DMA사이클을 나타내는 선택신호(SEL1)에 의해서 제어되므로 ECC디스에이블 신호가 활성화된 경우에는 ECC가 무시되므로 선택신호(SEL1)는 아무런 값을 가져도 상관없다.
ECC발생기(20)는 메모리로 부터의 ECC비트(bits)를 입력하여 ECC를 발생한다. 멀티플렉서(18)는 어드레스 검출기(14)로 부터의 선택신호(SEL2)에 제어되어 ECC발생기(20)로 부터의 ECC데이타를 선택하여 출력하거나 메모리로 부터의 ECC비트를 선택하여 CPU로 출력한다. ECC발생기(20) 및 멀티플렉서(18)는 ECC발생이 디스에이블되어있는 메모리 영역을 CPU에서 리드할 경우 잘못된 ECC값에 의해 CPU내부에서 ECC체크 에러(check error)가 발생되는 것을 방지하기 위하여 정상적인 ECC를 발생하여 CPU로 전송하기 위하여 사용된다. 만일 CPU자체에서 ECC를 체크하지 않는 영역에 대한 리드 사이클일 경우에는 형태 레지스터로 부터의 데이타에 포함되지 있는 제어신호에 의해 선택신호(SEL2)가 활성화되는 것을 방지하고 메모리로 부터의 ECC비트를 직접 CPU로 보내어 불필요한 ECC발생 동작을 방지한다.
형태 레지스터로 부터의 비트는(bits) ECC발생을 디스에이블하고자 하는 어드레스 영역에 대한 윈도우 리드 어드레스, 윈도우 사이즈 및 선택신호(SEL2)를 발생하기 위한 리드 ECC발생 인에이블 정보로 구성된다. 형태 레지스터를 미도시한 이유는 이 신호들을 표현하는 것이 매우 용이하기 때문이다. 그리고, ECC발생기들(12, 20)은 종래의 ECC발생기들의 구성과 동일하다.
메모리 제어회로(16)는 메모리를 제어하는 논리회로로서, 어드레스 검출기(14)로 부터 출력된 ECC디스에이블 신호를 입력하여 메모리에 대한 리드-모디파이-라이트 사이클을 수행하지 않고 직접 데이타를 라이트하도록 해준다. 리드-모디파이-라이트 동작은 실제 메모리 장치 자체의 리드-모디파이-라이트 기능을 사용하는 것 뿐만아니라 시스템 제어회로 내부로 데이타를 읽어들여 DMA데이타를 오버라이트(overwrite)하고 다시 메모리로 라이트하는 동작 모두를 의미한다.
따라서, 본 발명의 에러 정정 코드 발생 제어회로는 형태 레지스터의 정보를 이용하여 임의의 메모리 영역에 대한 DMA라이트 사이클에서의 ECC발생 동작을 선택적으로 제어할 수 있다.
본 발명의 에러 정정 코드 발생 제어회로는 형태 레지스터내에 ECC발생을 디스에이블하고자 하는 어드레스 영역에 대한 정보를 저장하여 두고 이 정보를 이용하여 임의의 어드레스 영역에 대한 에러 정정 코드 발생 동작을 선택적으로 제어할 수 있다.

Claims (3)

  1. DMA라이트 데이타로 부터 ECC비트를 발생하는 제1 ECC발생수단;
    CPU사이클과 DMA사이클을 나타내는 제1제어신호에 응답하여 CPU ECC비트 또는 제1 ECC발생수단으로 부터의 ECC비트를 선택적으로 메모리로 출력하기 위한 제1선택수단;
    ECC발생을 디스에이블 시키고자 하는 어드레스 영역에 대한 정보 및 리드 ECC발생 인에이블 정보를 입력하고 DMA어드레스 또는 CPU어드레스와를 비교하여 ECC제어를 디스에이블하는 신호 및 리드 ECC발생을 인에이블하는 제2제어신호를 발생하기 위한 어드레스 검출수단;
    상기 메모리로 부터의 ECC비트로 부터 ECC비트를 발생하는 제2 ECC발생수단;
    상기 제2제어신호에 응답하여 상기 제2 ECC발생수단으로 부터의 ECC비트를 선택하여 출력하거나 상기 메모리로 부터의 ECC비트를 선택하여 상기 CPU로 출력하기 위한 제2선택수단; 및
    상기 어드레스 검출수단으로 부터의 ECC디스에이블 신호에 응답하여 상기 메모리의 해당 어드레스 영역에 대한 DMA 라이트 사이클에서의 ECC발생 동작을 제어하기 위한 메모리 제어수단을 구비한 것을 특징으로 하는 에러 정정 코드 발생 제어회로.
  2. 제1항에 있어서, 상기 제1선택수단은 멀티플렉서인 것을 특징으로 하는 에러 정정 코드 발생 제어회로.
  3. 제1항에 있어서, 상기 제2선택수단은 멀티플렉서인 것을 특징으로 하는 에러 정정 코드 발생 제어회로.
KR1019970039521A 1997-08-20 1997-08-20 에러 정정 코드 발생 제어회로 KR100452314B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039521A KR100452314B1 (ko) 1997-08-20 1997-08-20 에러 정정 코드 발생 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039521A KR100452314B1 (ko) 1997-08-20 1997-08-20 에러 정정 코드 발생 제어회로

Publications (2)

Publication Number Publication Date
KR19990016834A KR19990016834A (ko) 1999-03-15
KR100452314B1 true KR100452314B1 (ko) 2004-12-17

Family

ID=37372179

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039521A KR100452314B1 (ko) 1997-08-20 1997-08-20 에러 정정 코드 발생 제어회로

Country Status (1)

Country Link
KR (1) KR100452314B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017113022A1 (de) * 2017-06-13 2018-12-13 Infineon Technologies Ag Vorrichtung und Verfahren zum Verarbeiten von Radarsignalen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006030A (ko) * 1992-07-20 1994-03-22 토마스 시. 시에크만 에러 보정을 선택적으로 할 수 있는 에러 보정 시스템
JPH06203490A (ja) * 1992-12-31 1994-07-22 Sony Corp 誤り訂正回路
KR940018744A (ko) * 1993-01-06 1994-08-18 윤종용 옵셋어드레스발생 및 에러위치값 발생 제어회로
JPH10256920A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 誤り訂正回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006030A (ko) * 1992-07-20 1994-03-22 토마스 시. 시에크만 에러 보정을 선택적으로 할 수 있는 에러 보정 시스템
JPH06203490A (ja) * 1992-12-31 1994-07-22 Sony Corp 誤り訂正回路
KR940018744A (ko) * 1993-01-06 1994-08-18 윤종용 옵셋어드레스발생 및 에러위치값 발생 제어회로
JPH10256920A (ja) * 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 誤り訂正回路

Also Published As

Publication number Publication date
KR19990016834A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US7516371B2 (en) ECC control apparatus
US5606662A (en) Auto DRAM parity enable/disable mechanism
US4359771A (en) Method and apparatus for testing and verifying the operation of error control apparatus within a memory
US20040205384A1 (en) Computer system and memory control method thereof
EP0403168B1 (en) System for checking comparison check function of information processing apparatus
KR100452314B1 (ko) 에러 정정 코드 발생 제어회로
JP3379762B2 (ja) ローカルコンピューティングシステムによるホストコンピューティングシステムへのアクセス制御を調整するためのローカルコンピューティングシステムとともに使用される装置
US5359719A (en) Address range setting method and apparatus for a computer expansion card
US5943492A (en) Apparatus and method for generating external interface signals in a microprocessor
JPH0743668B2 (ja) アクセス制御装置
JPH1125006A (ja) メモリテスト装置
JPH09311812A (ja) マイクロコンピュータ
JPH0528056A (ja) メモリ装置
JPH02302855A (ja) メモリ制御装置
JPH10162567A (ja) メモリ判別装置
JP2919357B2 (ja) Ｃｐｕインタフェース回路
KR970049553A (ko) 셀프 테스트 기능을 갖는 메모리보드
JPH05257818A (ja) 情報処理装置
JPH05143366A (ja) 割込制御回路
JPH0784866A (ja) メモリ制御回路
JPH05158810A (ja) 誤り検出回路
JPH0764856A (ja) メモリアクセス制御回路
JP2002150795A (ja) 半導体集積回路
JPH04367955A (ja) メモリ保護方式
JPH04235647A (ja) Ｒａｍカードのメモリ容量検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee