KR960008543A - 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 - Google Patents

프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법 Download PDF

Info

Publication number
KR960008543A
KR960008543A KR1019950028885A KR19950028885A KR960008543A KR 960008543 A KR960008543 A KR 960008543A KR 1019950028885 A KR1019950028885 A KR 1019950028885A KR 19950028885 A KR19950028885 A KR 19950028885A KR 960008543 A KR960008543 A KR 960008543A
Authority
KR
South Korea
Prior art keywords
access
signal
memory access
memory
transition
Prior art date
Application number
KR1019950028885A
Other languages
English (en)
Other versions
KR100391726B1 (ko
Inventor
호앙 레 친
이. 글래든 마이클
이. 보크 2세 제랄드
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/298,892 external-priority patent/US5727005A/en
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR960008543A publication Critical patent/KR960008543A/ko
Application granted granted Critical
Publication of KR100391726B1 publication Critical patent/KR100391726B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
    • G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Storage Device Security (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

집적 회로 마이크로프로세서(30)는 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 내부에서 발생된 제어신호를 이용해 외부 메모리와 억세스한다. 메모러 영역과 관련된 레지스터(61)는 부호화된 값을 저장한다. 메몰 영역으로의 억세스 동안 디코더(63)는 복호화된 신호를 제공하도록 부호화된 값을 복호화한다. 복호화된 신호가 합법 상태에 있는 경우, 억세스 제어기(64)는 합법 상태에 대응하는 타이밍을 갖는 외부 제어 신호를 활성화한다 복호화된 신호가 예비 상태인 경우, 억세스 제어기(64)는 외부 제어 신호를 비활성화 상태로 유지함으로서 억세스가 발생되지 않도록 하여 소프트웨어 에러가 부적합한 억세스를 발생하는 것을 방지한다. 초기동기화 출력 인에이블 억세스형인 하나의 합법한 메모리 억세스형에 대해 억세스 제어기(64)는 클럭 전이에서 출력 인에이블 신호를 활성화하지만, 다음 전이까지 대응하는 데이터를 래치히지 않으므로 디 늦은 메모리코어를 갖는 메모리 장치로의 효과적인 억세스를 가능하게 한다.

Description

프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 데이타 처리 시스템을 구성하는 블럭도.
제도는 제1도의 데이타 처러 시스템에서 메모리 맵(memory map)의 부분을 구성하는 블럭도.
제3도는 제1도의 칩 신택 회로에서 다증 레벨 보호 회로를 구성하는 블럭도.

Claims (3)

  1. 메모리를 억세스하고 지시를 실행하는 중앙 처리 유닛(CPU) (31), 메모리 영역에 관련되고 부호화된 값(62)을 저장하면 상기 CPU(31)에 연결된 선택 레지스터(61), 상기 메모리 영역과 억세스하는 상기 CPU(31)에 응답하여 합법 상태와 예비 상태를 포함해 다수의 상태중 하나로 지정되는 복호화된 신호를 제공하도록 상기 부호화된 값(62)을 복호화하고 상기 선택 레지스터(61)에 연결된 디코더(63), 및 상기 복호화된 신호가 합법 상태인 경우 이에 대응하는 프로그램가능한 인터페이스형에 의해 정의된 타이밍 특징을 갖는 다수의 외부제어 신호를 활성화하거나, 상기 복호화된 신호가 예비 상태인 경우 상기 다수의 외부 제어 신호를 비활성화 상태로 유지하기 위해 상기 CPU(31)와 상기 디코더(63)에 연결된 억세스 제어기(64)를 구비하고, 집적 회로마이크로프로세서(30)는 소프트웨어 에러가 정의되지 않은 메모리 억세스를 일으키지 않도록 하는 것을 특징으로 하는 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로프로세서(30).
  2. 제1클럭 주기 동안 제1메모리 억세스에 대한 제1어드레스를 제공하는 단계; 소정의 수의 대기 상태에 의해 상기 제1클럭 주기에 이어지는 제2클럭 주기동안 상기 제1메모리 억세스의 데이타 위상을 나타내는 게1제어 신호를 활성화하는 단계; 상기 제2클럭 주기에 바로 이어지는 제3클럭 주기동안 상기 제1어드레스에 의해 억세스된 제1데이타 요소를 수신하는 단계를 구비하는 것을 특징으로 하는 동기화 메모리 억세스에 대한 방법.
  3. 클럭 신호의 제1전이에 앞서 적어도 소정의 제1설정 시간에 제1메모리 억세스에 대한 제1어드레스 제공하는 단계; 상기 클럭 신호의 상기 제1전이에 앞서 적어도 소정의 제2설정 시간에 상기 제1메모리 억세스에 대한 칩 인에이블신호를 활성화하는 단계; 소정의 수의 대기 상태에 의해 상기 클럭 신호의 상기 제1신이에 이어지는 상기 클럭 신호의 제2전이에 앞서 소정의 제3설정 시간에 상기 제1메모리 억세스의 데이타 위상을 나타내는 출력 인에이블 신호를 활성화하는 단계; 상기 클럭 신호의 상기 제2전이에 이어지는 상기 클릭 신호의 제3전이에 상기 제1어드레스에 의해 억세스된 제1데이타 요소를 수신하는 단계를 구비하는 것을 특징으로 하는 동기화메모리 억세스에 대한 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028885A 1994-08-31 1995-08-31 프로그램가능한메모리억세스인터페이스타입의집적회로마이크로프로세서와이에관련된방법 KR100391726B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US298,892 1994-08-31
US08/298,892 US5727005A (en) 1994-08-31 1994-08-31 Integrated circuit microprocessor with programmable memory access interface types
US298892 1994-08-31
US35376494A 1994-12-12 1994-12-12
US353,764 1994-12-12
US353764 1994-12-12

Publications (2)

Publication Number Publication Date
KR960008543A true KR960008543A (ko) 1996-03-22
KR100391726B1 KR100391726B1 (ko) 2003-11-03

Family

ID=26970929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028885A KR100391726B1 (ko) 1994-08-31 1995-08-31 프로그램가능한메모리억세스인터페이스타입의집적회로마이크로프로세서와이에관련된방법

Country Status (6)

Country Link
US (1) US6079001A (ko)
EP (1) EP0700001B1 (ko)
JP (1) JPH08166902A (ko)
KR (1) KR100391726B1 (ko)
CN (1) CN1169064C (ko)
DE (1) DE69513113T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017258A (en) * 1986-06-20 1991-05-21 Shell Oil Company Pipe rehabilitation using epoxy resin composition
US5963609A (en) * 1996-04-03 1999-10-05 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
US6324592B1 (en) 1997-02-25 2001-11-27 Keystone Aerospace Apparatus and method for a mobile computer architecture and input/output management system
US6289409B1 (en) * 1998-08-25 2001-09-11 Infineon Technologies North America Corp. Microcontroller with flexible interface to external devices
KR100303780B1 (ko) * 1998-12-30 2001-09-24 박종섭 디디알 에스디램에서의 데이터 우선 순위 결정 장치
US6973101B1 (en) * 2000-03-22 2005-12-06 Cypress Semiconductor Corp. N-way simultaneous framer for bit-interleaved time division multiplexed (TDM) serial bit streams
US6314049B1 (en) * 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
US6728150B2 (en) * 2002-02-11 2004-04-27 Micron Technology, Inc. Method and apparatus for supplementary command bus
ITMI20021185A1 (it) * 2002-05-31 2003-12-01 St Microelectronics Srl Dispositivo e metodo di lettura per memorie non volatili dotate di almeno un'interfaccia di comunicazione pseudo parallela
US7372928B1 (en) * 2002-11-15 2008-05-13 Cypress Semiconductor Corporation Method and system of cycle slip framing in a deserializer
KR100506062B1 (ko) * 2002-12-18 2005-08-05 주식회사 하이닉스반도체 복합형 메모리 장치
DE10361059A1 (de) * 2003-12-22 2005-07-28 Micronas Gmbh Verfahren und Vorrichtung zum Steuern eines Speicherzugriffs
EP2196916A1 (en) * 2008-12-12 2010-06-16 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik GALS circuit block and GALS circuit device suitable for bursty data transfer
JP2011081553A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 情報処理装置及びその制御方法
CN102207919A (zh) * 2010-03-30 2011-10-05 国际商业机器公司 加速数据传输的处理单元、芯片、计算设备和方法
DE102010032198A1 (de) 2010-07-25 2012-01-26 Elena Lingen Behandlungsanlage für Regenwasser
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US8566491B2 (en) 2011-01-31 2013-10-22 Qualcomm Incorporated System and method for improving throughput of data transfers using a shared non-deterministic bus
CN113468081A (zh) * 2021-07-01 2021-10-01 福建信息职业技术学院 基于ebi总线的串口转udp的装置及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851990A (en) * 1987-02-09 1989-07-25 Advanced Micro Devices, Inc. High performance processor interface between a single chip processor and off chip memory means having a dedicated and shared bus structure
US5151986A (en) 1987-08-27 1992-09-29 Motorola, Inc. Microcomputer with on-board chip selects and programmable bus stretching
JP2752076B2 (ja) * 1988-02-23 1998-05-18 株式会社東芝 プログラマブル・コントローラ
JPH0210451A (ja) * 1988-06-28 1990-01-16 Nec Corp 半導体記憶装置
JPH03144990A (ja) * 1989-10-31 1991-06-20 Toshiba Corp メモリ装置
JP2762138B2 (ja) * 1989-11-06 1998-06-04 三菱電機株式会社 メモリコントロールユニット
US5448744A (en) * 1989-11-06 1995-09-05 Motorola, Inc. Integrated circuit microprocessor with programmable chip select logic
DE69123987T2 (de) * 1990-01-31 1997-04-30 Hewlett Packard Co Stossbetrieb für Mikroprozessor mit externem Systemspeicher
JPH03248243A (ja) * 1990-02-26 1991-11-06 Nec Corp 情報処理装置
US5335334A (en) * 1990-08-31 1994-08-02 Hitachi, Ltd. Data processing apparatus having a real memory region with a corresponding fixed memory protection key value and method for allocating memories therefor
US5291580A (en) * 1991-10-04 1994-03-01 Bull Hn Information Systems Inc. High performance burst read data transfer operation
US5367645A (en) * 1992-06-12 1994-11-22 National Semiconductor Corporation Modified interface for parallel access EPROM
US5418924A (en) * 1992-08-31 1995-05-23 Hewlett-Packard Company Memory controller with programmable timing
US5469544A (en) * 1992-11-09 1995-11-21 Intel Corporation Central processing unit address pipelining
US5559992A (en) * 1993-01-11 1996-09-24 Ascom Autelca Ag Apparatus and method for protecting data in a memory address range
US5502835A (en) * 1994-08-31 1996-03-26 Motorola, Inc. Method for synchronously accessing memory
US5511182A (en) * 1994-08-31 1996-04-23 Motorola, Inc. Programmable pin configuration logic circuit for providing a chip select signal and related method

Also Published As

Publication number Publication date
US6079001A (en) 2000-06-20
CN1169064C (zh) 2004-09-29
EP0700001B1 (en) 1999-11-03
DE69513113T2 (de) 2000-06-21
EP0700001A1 (en) 1996-03-06
CN1139238A (zh) 1997-01-01
KR100391726B1 (ko) 2003-11-03
JPH08166902A (ja) 1996-06-25
DE69513113D1 (de) 1999-12-09

Similar Documents

Publication Publication Date Title
KR960008543A (ko) 프로그램 가능한 메모리 억세스 인터페이스형을 갖는 집적 회로 마이크로 프로세서와 이에 관련된 방법
US5701417A (en) Method and apparatus for providing initial instructions through a communications interface in a multiple computer system
KR0138697B1 (ko) 마이크로컴퓨터
KR850003597A (ko) 파워-다운 명령을 선택적으로 실행불능케하는 데이터 프로세서와 그 방법
KR970049537A (ko) 프로그램 오동작 방지를 위한 씨피유
US5535376A (en) Data processor having a timer circuit for performing a buffered pulse width modulation function and method therefor
US4885682A (en) Microprogram controller for detecting the occurrence of an interrupt request or a termination of a string instruction
JP3153155B2 (ja) 半導体メモリ
KR100321745B1 (ko) 외부메모리액세스를위한마이크로컨트롤러유닛
US5345570A (en) Microprogram control circuit
KR100488103B1 (ko) 중앙 처리 장치의 고성능 처리를 위한 메모리 주소 맵핑회로
JP3343556B2 (ja) 記憶システム
JPH03276346A (ja) メモリカード
JP3604101B2 (ja) フラッシュメモリ制御装置
KR920001358Y1 (ko) 마이크로 프로세서 시스템의 리세트용 롬 전환 장치
KR100396791B1 (ko) 프로그램 메모리의 액세스장치
KR890003404Y1 (ko) 클럭지연회로를 이용한 고속중앙처리장치의 저속 패리패얼 칩 억세스 회로
JPH0266615A (ja) リセット回路
JPH06251585A (ja) 半導体記憶装置
JPH08221279A (ja) 外部割り込み信号処理装置
JPH10187487A (ja) マイクロコンピュータ
JPH04260958A (ja) マイクロコンピュータ
JPH05143366A (ja) 割込制御回路
JPH05233835A (ja) プログラムウェイト制御回路
JPH0721775B2 (ja) メモリ書込制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 13