JP3343556B2 - 記憶システム - Google Patents
記憶システムInfo
- Publication number
- JP3343556B2 JP3343556B2 JP29208491A JP29208491A JP3343556B2 JP 3343556 B2 JP3343556 B2 JP 3343556B2 JP 29208491 A JP29208491 A JP 29208491A JP 29208491 A JP29208491 A JP 29208491A JP 3343556 B2 JP3343556 B2 JP 3343556B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- access
- storage
- storage module
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【0001】
【産業上の利用分野】本発明は、アクセススピ−ドの異
なる記憶モジュ−ルから成る記憶システムに関し、特に
参照アドレスに対応するメモリモジュールによってアク
セススピ−ドが異なる場合の記憶システムおよびメモリ
モジュールとしてSRAM、DRAMが混在している場
合の記憶システムに関する。
なる記憶モジュ−ルから成る記憶システムに関し、特に
参照アドレスに対応するメモリモジュールによってアク
セススピ−ドが異なる場合の記憶システムおよびメモリ
モジュールとしてSRAM、DRAMが混在している場
合の記憶システムに関する。
【0002】
【従来の技術】近年、ワ−クステ−ション、パ−ソナル
コンピュ−タの分野では、メモリ素子の高集積化に伴
い、主記憶の基本メモリを第1図の如くCPUボ−ド上
に実装する傾向にあり、これにより主記憶制御装置、基
本メモリ間の信号ラインの遅延時間が改善され、主記憶
アクセスの高速化が期待される。しかし、増設メモリ
は、従来通り増設コネクタまたはバックボ−ドに接続さ
れるため、同様の高速化はできず、上記高速化を実現す
るために、記憶モジュ−ルによりアクセスタイミングを
変化させる技術が必要となってきた。また、ファイルア
クセスを高速化する技術として、主記憶をSRAM、D
RAMで構成し、ハ−ドディスクの一部の写しを主記憶
上のSRAMに置く方法において、システムを安価にす
るために、特別な信号を用いることなくDRAMインタ
フェ−スでSRAMを高速にアクセスする技術が必要と
なってきた。
コンピュ−タの分野では、メモリ素子の高集積化に伴
い、主記憶の基本メモリを第1図の如くCPUボ−ド上
に実装する傾向にあり、これにより主記憶制御装置、基
本メモリ間の信号ラインの遅延時間が改善され、主記憶
アクセスの高速化が期待される。しかし、増設メモリ
は、従来通り増設コネクタまたはバックボ−ドに接続さ
れるため、同様の高速化はできず、上記高速化を実現す
るために、記憶モジュ−ルによりアクセスタイミングを
変化させる技術が必要となってきた。また、ファイルア
クセスを高速化する技術として、主記憶をSRAM、D
RAMで構成し、ハ−ドディスクの一部の写しを主記憶
上のSRAMに置く方法において、システムを安価にす
るために、特別な信号を用いることなくDRAMインタ
フェ−スでSRAMを高速にアクセスする技術が必要と
なってきた。
【0003】記憶モジュ−ルによって、主記憶アクセス
タイミングを変化させる第1の従来技術としては、シス
テムパワ−オン時にプログラマブルにアクセスタイミン
グを初期設定する方式や、特開平2−287845号公
報に開示されているように、主記憶側からアクセススピ
−ド情報を主記憶制御装置に伝えることにより、アクセ
スタイミングを変更する方式がある。また、記憶モジュ
−ルとしてDRAM、SRAMが混在していて、SRA
MをDRAMインタ−フェ−スでアクセスする第2の従
来技術としては、DRAMと同じ、ロ−アドレス、カラ
ムアドレスをラッチした後SRAMをアクセスする方式
がある。
タイミングを変化させる第1の従来技術としては、シス
テムパワ−オン時にプログラマブルにアクセスタイミン
グを初期設定する方式や、特開平2−287845号公
報に開示されているように、主記憶側からアクセススピ
−ド情報を主記憶制御装置に伝えることにより、アクセ
スタイミングを変更する方式がある。また、記憶モジュ
−ルとしてDRAM、SRAMが混在していて、SRA
MをDRAMインタ−フェ−スでアクセスする第2の従
来技術としては、DRAMと同じ、ロ−アドレス、カラ
ムアドレスをラッチした後SRAMをアクセスする方式
がある。
【0004】
【発明が解決しようとする課題】上記第一の従来技術で
は、主記憶のアクセスタイミングをダイナミックに変更
するために、主記憶側に特別なハ−ドウェアやインタ−
フェイス信号を付加する必要があり、システムが高価に
なるという問題点を有するものであった。また、上記第
二の従来技術では、DRAMインタフェ−スでSRAM
をアクセスする場合に、DRAMと同様のタイミングで
アクセスするため、SRAMの高速性を十分生かせない
という問題点を有するものであった。本発明は、種類を
異にするメモリモジュールからなる記憶装置をアクセス
するとき、各記憶モジュールに最適なアクセスができる
ようにすることを目的としている。更に、本発明は、上
記第一の従来技術における問題点を解消し、特別なイン
タフェ−ス信号を用いることなく主記憶モジュ−ルのア
クセススピ−ドにマッチしたアクセスタイミングをダイ
ナミックに設定させることを目的としている。更に、本
発明は、上記第二の従来技術における問題点を解消し、
DRAMインタフェ−スでSRAMを高速にアクセスさ
せることを目的としている。
は、主記憶のアクセスタイミングをダイナミックに変更
するために、主記憶側に特別なハ−ドウェアやインタ−
フェイス信号を付加する必要があり、システムが高価に
なるという問題点を有するものであった。また、上記第
二の従来技術では、DRAMインタフェ−スでSRAM
をアクセスする場合に、DRAMと同様のタイミングで
アクセスするため、SRAMの高速性を十分生かせない
という問題点を有するものであった。本発明は、種類を
異にするメモリモジュールからなる記憶装置をアクセス
するとき、各記憶モジュールに最適なアクセスができる
ようにすることを目的としている。更に、本発明は、上
記第一の従来技術における問題点を解消し、特別なイン
タフェ−ス信号を用いることなく主記憶モジュ−ルのア
クセススピ−ドにマッチしたアクセスタイミングをダイ
ナミックに設定させることを目的としている。更に、本
発明は、上記第二の従来技術における問題点を解消し、
DRAMインタフェ−スでSRAMを高速にアクセスさ
せることを目的としている。
【0005】
【課題を解決するための手段】中央処理装置と、アクセ
スタイミングが異なる複数の記憶モジュールからなる主
記憶と、主記憶制御装置とを有する記憶システムであ
り、前記主記憶制御装置は前記複数の記憶モジュールの
各々の種類を判定する記憶モジュール種類判定手段と、
前記複数の記憶モジュールの各々の種類に応じたアクセ
スタイミング情報がプログラムにより設定されるコント
ロールレジスタと、アクセスタイミング制御手段とを備
え、前記記憶モジュール種類判定手段はメモリ参照アド
レスをデコードして前記メモリ参照アドレスが指定する
記憶モジュールの種類を判定し、前記アクセスタイミン
グ制御手段は前記記憶モジュール種類判定手段の判定結
果に応じて、前記コントロールレジスタに設定されたア
クセスタイミング情報に基づいて前記メモリ参照アドレ
スが指定する記憶モジュールに最適なアクセスタイミン
グ信号を発生するようにしている。また、前記記憶モジ
ュール種類判定手段は、記憶モジュールのアクセススピ
ードを判定することにより記憶モジュール種類判定を行
うようにしている。また、前記アクセスタイミング制御
手段は、前記コントロールレジスタに設定されたアクセ
スタイミング情報が変更されたとき、該変更に応じてア
クセスタイミング信号を変更するようにしている。ま
た、前記記憶モジュールとしてDRAM部とSRAM部
を含み、前記主記憶制御装置と該DRAM部及びSRA
M部に接続されたデータラインをデ−タバスとカラムア
ドレスバスのマルチプレックスバス構成とし、前記主記
憶制御装置に該デ−タラインへデータ又はカラムアドレ
スのいずれかを選択出力するための選択手段を設け、前
記SRAM部に前記デ−タラインから出力された前記カ
ラムアドレスをラッチする手段を設け、前記記憶モジュ
ール種類判定手段により前記メモリ参照アドレスが指定
する記憶モジュールがSRAMと判定されたとき、前記
アクセスタイミング制御手段は前記選択手段を制御して
前記主記憶制御装置から前記メモリ参照アドレスのロ−
アドレスを出すタイミングと同一タイミングでカラムア
ドレスを前記データバスに出力し、該データバス上のカ
ラムアドレスを前記タイアクセスミング制御手段からの
ロ−アドレスストロ−ブ信号のアサ−トタイミングで前
記ラッチ手段にラッチし、ラッチ後、前記デ−タライン
のカラムアドレス出力をディセ−ブルし、前記SRAM
部に対して前記ロ−アドレスと前記ラッチしたカラムア
ドレスによって起動をかけアクセスを実行し、前記記憶
モジュール種類判定手段により前記メモリ参照アドレス
が指定する記憶モジュールがDRAMと判定されたとき
は、前記メモリ参照アドレスのロ−アドレスおよびカラ
ムアドレスと前記アクセスタイミング制御手段からのロ
−アドレスストロ−ブ信号およびカラムアドレスストロ
ーブ信号によりDRAM部に対して通常のアクセスを実
行するようにしている。
スタイミングが異なる複数の記憶モジュールからなる主
記憶と、主記憶制御装置とを有する記憶システムであ
り、前記主記憶制御装置は前記複数の記憶モジュールの
各々の種類を判定する記憶モジュール種類判定手段と、
前記複数の記憶モジュールの各々の種類に応じたアクセ
スタイミング情報がプログラムにより設定されるコント
ロールレジスタと、アクセスタイミング制御手段とを備
え、前記記憶モジュール種類判定手段はメモリ参照アド
レスをデコードして前記メモリ参照アドレスが指定する
記憶モジュールの種類を判定し、前記アクセスタイミン
グ制御手段は前記記憶モジュール種類判定手段の判定結
果に応じて、前記コントロールレジスタに設定されたア
クセスタイミング情報に基づいて前記メモリ参照アドレ
スが指定する記憶モジュールに最適なアクセスタイミン
グ信号を発生するようにしている。また、前記記憶モジ
ュール種類判定手段は、記憶モジュールのアクセススピ
ードを判定することにより記憶モジュール種類判定を行
うようにしている。また、前記アクセスタイミング制御
手段は、前記コントロールレジスタに設定されたアクセ
スタイミング情報が変更されたとき、該変更に応じてア
クセスタイミング信号を変更するようにしている。ま
た、前記記憶モジュールとしてDRAM部とSRAM部
を含み、前記主記憶制御装置と該DRAM部及びSRA
M部に接続されたデータラインをデ−タバスとカラムア
ドレスバスのマルチプレックスバス構成とし、前記主記
憶制御装置に該デ−タラインへデータ又はカラムアドレ
スのいずれかを選択出力するための選択手段を設け、前
記SRAM部に前記デ−タラインから出力された前記カ
ラムアドレスをラッチする手段を設け、前記記憶モジュ
ール種類判定手段により前記メモリ参照アドレスが指定
する記憶モジュールがSRAMと判定されたとき、前記
アクセスタイミング制御手段は前記選択手段を制御して
前記主記憶制御装置から前記メモリ参照アドレスのロ−
アドレスを出すタイミングと同一タイミングでカラムア
ドレスを前記データバスに出力し、該データバス上のカ
ラムアドレスを前記タイアクセスミング制御手段からの
ロ−アドレスストロ−ブ信号のアサ−トタイミングで前
記ラッチ手段にラッチし、ラッチ後、前記デ−タライン
のカラムアドレス出力をディセ−ブルし、前記SRAM
部に対して前記ロ−アドレスと前記ラッチしたカラムア
ドレスによって起動をかけアクセスを実行し、前記記憶
モジュール種類判定手段により前記メモリ参照アドレス
が指定する記憶モジュールがDRAMと判定されたとき
は、前記メモリ参照アドレスのロ−アドレスおよびカラ
ムアドレスと前記アクセスタイミング制御手段からのロ
−アドレスストロ−ブ信号およびカラムアドレスストロ
ーブ信号によりDRAM部に対して通常のアクセスを実
行するようにしている。
【0006】
【作用】本発明によれば、アクセススピ−ドが遅い記憶
モジュ−ルと速い記憶モジュ−ルが混在している記憶シ
ステムにおいて、該記憶モジュ−ルがアドレスによって
割り振られている場合には、そのアドレスをデコ−ド
し、最適なアクセスタイミングに設定するようにしてい
るため、記憶システムの性能を向上させることが可能と
なる。更に、コントロール情報をプログラマブルに設定
できるコントロールレジスタを設けているため、記憶装
置を構成する記憶モジュールに対する種々の変更に応じ
てアクセスタイミングを変更することが可能となる。ま
た、本発明によれば、DRAMインタフェ−スでSRA
Mをアクセスする記憶システムにおいて、SRAMのデ
−タラインをカラムアドレスとデ−タのマルチプレック
スバスとし、ロ−アドレスの出力と同時に前記バスにカ
ラムアドレスを出力するようにしているため、高速にS
RAMをアクセスすることが可能となる。
モジュ−ルと速い記憶モジュ−ルが混在している記憶シ
ステムにおいて、該記憶モジュ−ルがアドレスによって
割り振られている場合には、そのアドレスをデコ−ド
し、最適なアクセスタイミングに設定するようにしてい
るため、記憶システムの性能を向上させることが可能と
なる。更に、コントロール情報をプログラマブルに設定
できるコントロールレジスタを設けているため、記憶装
置を構成する記憶モジュールに対する種々の変更に応じ
てアクセスタイミングを変更することが可能となる。ま
た、本発明によれば、DRAMインタフェ−スでSRA
Mをアクセスする記憶システムにおいて、SRAMのデ
−タラインをカラムアドレスとデ−タのマルチプレック
スバスとし、ロ−アドレスの出力と同時に前記バスにカ
ラムアドレスを出力するようにしているため、高速にS
RAMをアクセスすることが可能となる。
【0007】
【実施例】以下、本発明の実施例を図により説明する。
図1は本発明の第一の実施例を示した図で、図2は図1
を詳細に説明した図である。図1において、1はCPU
ボ−ド、2は中央処理装置(CPU)、3は主記憶制御
装置(MCU)、4はドライバ/レシ−バ、5は主記憶
装置の基本メモリ、6、7は主記憶装置の増設メモリ、
8はCPU2からアドレスライン103を介して出力さ
れるアドレス情報をデコ−ドしてアクセススピードを判
定するデコ−ダ、10はデコ−ダ8によってメモリアク
セスのタイミングを可変にするタイミング制御回路、9
はデコ−ダ8のデコ−ドパタ−ンおよびタイミング制御
回路10のタイミングを可変にするコントロ−ルレジス
タ、ライン101は内部メモリバス、ライン102は外
部メモリバスである。
図1は本発明の第一の実施例を示した図で、図2は図1
を詳細に説明した図である。図1において、1はCPU
ボ−ド、2は中央処理装置(CPU)、3は主記憶制御
装置(MCU)、4はドライバ/レシ−バ、5は主記憶
装置の基本メモリ、6、7は主記憶装置の増設メモリ、
8はCPU2からアドレスライン103を介して出力さ
れるアドレス情報をデコ−ドしてアクセススピードを判
定するデコ−ダ、10はデコ−ダ8によってメモリアク
セスのタイミングを可変にするタイミング制御回路、9
はデコ−ダ8のデコ−ドパタ−ンおよびタイミング制御
回路10のタイミングを可変にするコントロ−ルレジス
タ、ライン101は内部メモリバス、ライン102は外
部メモリバスである。
【0008】基本メモリ5にはOS核など参照頻度の高
いデ−タが格納されていて、CPUボ−ド1上に実装さ
れ、内部メモリバス101によってMCU3と直接接続
されている。又、増設メモリ6、7は外部メモリバス1
02によってドライバ/レシ−バ4経由で内部メモリバ
スに接続されている。基本メモリ5、増設メモリ6、7
の各記憶領域はメモリ空間上にマッピングされている。
なお、主記憶制御装置(MCU)3の構成については、
本願発明に関連する主要部分のみが記載され、他の部分
は記載が省略されている。
いデ−タが格納されていて、CPUボ−ド1上に実装さ
れ、内部メモリバス101によってMCU3と直接接続
されている。又、増設メモリ6、7は外部メモリバス1
02によってドライバ/レシ−バ4経由で内部メモリバ
スに接続されている。基本メモリ5、増設メモリ6、7
の各記憶領域はメモリ空間上にマッピングされている。
なお、主記憶制御装置(MCU)3の構成については、
本願発明に関連する主要部分のみが記載され、他の部分
は記載が省略されている。
【0009】CPUからMCU3にメモリアクセス要求
が発生すると、アクセススピードを判定するデコ−ダ8
によって、上記基本メモリ、増設メモリ等のメモリモジ
ュ−ルの内の参照メモリモジュ−ルのアクセススピード
を判定し、タイミング制御回路10によって該決定され
たメモリモジュ−ルに最適なタイミングでメモリアクセ
スを実行する。
が発生すると、アクセススピードを判定するデコ−ダ8
によって、上記基本メモリ、増設メモリ等のメモリモジ
ュ−ルの内の参照メモリモジュ−ルのアクセススピード
を判定し、タイミング制御回路10によって該決定され
たメモリモジュ−ルに最適なタイミングでメモリアクセ
スを実行する。
【0010】これら一連の動作を図2および図3を用い
て詳細に説明する。図2は、図1におけるMCU3の本
願発明に関連する主要部分の構成をさらに詳細に示した
ものである。図2において、2はCPU、9はコントロ
−ル情報が格納されるコントロ−ルレジスタ、8はデコ
−ダ、10はタイミング制御回路で、コントロ−ルレジ
スタ9、デコ−ダ8、タイミング制御回路10はMCU
3の内部に存在する。デコ−ダ8は、デコ−ド回路21
〜25および4入力NAND回路26から成り、タイミ
ング制御回路10はステ−ジ回路27、4入力マルチプ
レクサ28、NOTゲ−ト29、フリップフロップ(F
F)30、出力ドライバ31から成る。 図2の4入力
NAND回路26はその記載が簡略化されているが、そ
の詳細な記載を第7図に示す。
て詳細に説明する。図2は、図1におけるMCU3の本
願発明に関連する主要部分の構成をさらに詳細に示した
ものである。図2において、2はCPU、9はコントロ
−ル情報が格納されるコントロ−ルレジスタ、8はデコ
−ダ、10はタイミング制御回路で、コントロ−ルレジ
スタ9、デコ−ダ8、タイミング制御回路10はMCU
3の内部に存在する。デコ−ダ8は、デコ−ド回路21
〜25および4入力NAND回路26から成り、タイミ
ング制御回路10はステ−ジ回路27、4入力マルチプ
レクサ28、NOTゲ−ト29、フリップフロップ(F
F)30、出力ドライバ31から成る。 図2の4入力
NAND回路26はその記載が簡略化されているが、そ
の詳細な記載を第7図に示す。
【0011】コントロ−ル情報が格納されるコントロ−
ルレジスタは4ビットから成り、下位2ビットはライン
104によってデコ−ド回路21に接続されていて、そ
のビットパターンに応じてデコード回路22〜25のい
ずれか1つをイネーブルする。上位2ビットはライン1
06によってステ−ジ回路27に接続されていている。
ステ−ジ回路27は多相パルスを発生し、前記上位2ビ
ットのビットパターンに応じて多相パルスパターンを変
化させる。前記4ビットはCPU2のマイクロプログラ
ムにより自由にそのビットパターンを設定することがで
きる。タイミング制御回路10はメモリバスのアクセス
タイミング信号を生成する。図2のタイミング制御回路
10には、アクセスタイミング信号のうちのローアドレ
スストローブ信号(RAS)の否定である ¬RAS1
13(「¬」は否定を表し、¬RASはRASの否定を
示す)を生成する部分のみが示されている。
ルレジスタは4ビットから成り、下位2ビットはライン
104によってデコ−ド回路21に接続されていて、そ
のビットパターンに応じてデコード回路22〜25のい
ずれか1つをイネーブルする。上位2ビットはライン1
06によってステ−ジ回路27に接続されていている。
ステ−ジ回路27は多相パルスを発生し、前記上位2ビ
ットのビットパターンに応じて多相パルスパターンを変
化させる。前記4ビットはCPU2のマイクロプログラ
ムにより自由にそのビットパターンを設定することがで
きる。タイミング制御回路10はメモリバスのアクセス
タイミング信号を生成する。図2のタイミング制御回路
10には、アクセスタイミング信号のうちのローアドレ
スストローブ信号(RAS)の否定である ¬RAS1
13(「¬」は否定を表し、¬RASはRASの否定を
示す)を生成する部分のみが示されている。
【0012】CPU2からMCU3にメモリアクセス起
動がかかると、アドレスライン103で送出されたアド
レスの上位2ビットをデコ−ド回路22〜25でデコ−
トする。ここで、コントロ−ルレジスタ9はあらかじめ
オ−ル0に設定され、デコ−ド回路21の出力のうち、
DO(112)のみが‘L’となり、デコ−ド回路25
のみがイネ−ブルされて、デコード回路22、23、2
4はディセーブルされているものとする。よって、デコ
−ド回路25の出力4ビットのうちの1ビットのみが
‘L’となり、4入力マルチプレクサ28への入力であ
り、アクセススピード判定結果である4入力NANDゲ
−ト26の出力4ビット(118〜121)のうち1ビ
ットのみが‘H’となり、この‘H’のビットによりス
テージ回路27から4入力マルチプレクサ28に入力さ
れる多相パルスのうち前記‘H’のビットに対応するパ
ルスのみが選択され、4入力マルチプレクサ28の出力
となる。ここでS4〜S7(108〜111)及びS0
(107)はステ−ジ回路27で多相パルスとして生成
されるステ−ジ出力で、図3で示すタイミングで出力さ
れていて、4入力NANDゲ−ト26の出力で選択され
る。
動がかかると、アドレスライン103で送出されたアド
レスの上位2ビットをデコ−ド回路22〜25でデコ−
トする。ここで、コントロ−ルレジスタ9はあらかじめ
オ−ル0に設定され、デコ−ド回路21の出力のうち、
DO(112)のみが‘L’となり、デコ−ド回路25
のみがイネ−ブルされて、デコード回路22、23、2
4はディセーブルされているものとする。よって、デコ
−ド回路25の出力4ビットのうちの1ビットのみが
‘L’となり、4入力マルチプレクサ28への入力であ
り、アクセススピード判定結果である4入力NANDゲ
−ト26の出力4ビット(118〜121)のうち1ビ
ットのみが‘H’となり、この‘H’のビットによりス
テージ回路27から4入力マルチプレクサ28に入力さ
れる多相パルスのうち前記‘H’のビットに対応するパ
ルスのみが選択され、4入力マルチプレクサ28の出力
となる。ここでS4〜S7(108〜111)及びS0
(107)はステ−ジ回路27で多相パルスとして生成
されるステ−ジ出力で、図3で示すタイミングで出力さ
れていて、4入力NANDゲ−ト26の出力で選択され
る。
【0013】今、アドレスライン103で送出されたア
ドレスの上位2ビットの値が(00)の場合、基本メモ
リ5を選択すると仮定すると、図3(a)で示すよう
に、SOのタイミングでNOTゲ−ト29経由でFF3
0をセットし、¬RAS113がアサ−トされる。4入
力マルチブレクサ28では、アドレスライン103で送
出されたアドレスの上位2ビットの値が(00)である
ので、アクセススピード判定結果である4入力NAND
ゲ−ト26の出力において、ライン118上の出力が
‘H’となり、ステ−ジ回路27の出力S4(108)
が選択されることから、S4のタイミングでFF30を
リセットし、¬RAS113をネゲ−トする。
ドレスの上位2ビットの値が(00)の場合、基本メモ
リ5を選択すると仮定すると、図3(a)で示すよう
に、SOのタイミングでNOTゲ−ト29経由でFF3
0をセットし、¬RAS113がアサ−トされる。4入
力マルチブレクサ28では、アドレスライン103で送
出されたアドレスの上位2ビットの値が(00)である
ので、アクセススピード判定結果である4入力NAND
ゲ−ト26の出力において、ライン118上の出力が
‘H’となり、ステ−ジ回路27の出力S4(108)
が選択されることから、S4のタイミングでFF30を
リセットし、¬RAS113をネゲ−トする。
【0014】一方、アドレスライン103で送出された
アドレスの上位2ビットの値が(11)の場合、増設メ
モリ7を選択すると仮定すると、図3(b)で示すよう
に、SOのタイミングでFF30をセットし、¬RAS
113がアサ−トされ、4入力マルチプレクサ28で
は、アドレスライン103で送出されたアドレスの上位
2ビットの値が(11)であるので、アクセススピード
判定結果である4入力NANDゲ−ト26の出力におい
て、ライン121上の出力が‘H’となり、ステ−ジ回
路27の出力S7(111)が選択されることから、S
7のタイミングでFF30をネゲ−トする。S7はS4
と比べてステ−ジ3段分出力タイミングが遅いことか
ら、基本メモリ5は増設メモリ7と比べて、ステ−ジ3
段分早くアクセスすることが可能となる。
アドレスの上位2ビットの値が(11)の場合、増設メ
モリ7を選択すると仮定すると、図3(b)で示すよう
に、SOのタイミングでFF30をセットし、¬RAS
113がアサ−トされ、4入力マルチプレクサ28で
は、アドレスライン103で送出されたアドレスの上位
2ビットの値が(11)であるので、アクセススピード
判定結果である4入力NANDゲ−ト26の出力におい
て、ライン121上の出力が‘H’となり、ステ−ジ回
路27の出力S7(111)が選択されることから、S
7のタイミングでFF30をネゲ−トする。S7はS4
と比べてステ−ジ3段分出力タイミングが遅いことか
ら、基本メモリ5は増設メモリ7と比べて、ステ−ジ3
段分早くアクセスすることが可能となる。
【0015】本実施例はアクセスタイミング信号のうち
の¬RAS113のみの制御を示しているが、他のアク
セスタイミング信号も同様な回路を用いて生成すること
ができることは言うまでもない。また、コントロ−ルレ
ジスタ9の下位2ビットをマイクロプログラムによって
変更することにより、デコ−ド回路21の出力を変化さ
せ、デコ−ド回路22〜25の選択を可変にすることが
可能となる。デコ−ド回路22〜25はそれぞれデコ−
ドパタ−ンが異なって設定されていて、記憶モジュ−ル
のアドレスマッピングが変わった場合でもプログラマブ
ルに必要なデコ−ドパタ−ンを選定することが可能とな
る。一方、コントロ−ルレジスタ9の上位2ビットによ
ってステ−ジ回路27のタイミングを可変にすることに
より、記憶モジュールが変更された場合などに、アドレ
スに依存せずに、アクセスタイミングを可変にすること
が可能となる。
の¬RAS113のみの制御を示しているが、他のアク
セスタイミング信号も同様な回路を用いて生成すること
ができることは言うまでもない。また、コントロ−ルレ
ジスタ9の下位2ビットをマイクロプログラムによって
変更することにより、デコ−ド回路21の出力を変化さ
せ、デコ−ド回路22〜25の選択を可変にすることが
可能となる。デコ−ド回路22〜25はそれぞれデコ−
ドパタ−ンが異なって設定されていて、記憶モジュ−ル
のアドレスマッピングが変わった場合でもプログラマブ
ルに必要なデコ−ドパタ−ンを選定することが可能とな
る。一方、コントロ−ルレジスタ9の上位2ビットによ
ってステ−ジ回路27のタイミングを可変にすることに
より、記憶モジュールが変更された場合などに、アドレ
スに依存せずに、アクセスタイミングを可変にすること
が可能となる。
【0016】次に本発明の第2の実施例を図4、図5、
図6により説明する。図4は、主記憶がアドレスにより
SRAM部、DRAM部に分かれていてSRAMをDR
AMインターフェースでアクセスする場合の従来の制御
方式を示した図で、図4において、2はCPU、3はM
CU、11は主記憶のSRAM部、12はDRAM部、
16、17はラッチ回路、14はSRAM、15はDR
AMで、図6(a)は従来方式のSRAM部11のリ−
ドタイミングを示した図である。
図6により説明する。図4は、主記憶がアドレスにより
SRAM部、DRAM部に分かれていてSRAMをDR
AMインターフェースでアクセスする場合の従来の制御
方式を示した図で、図4において、2はCPU、3はM
CU、11は主記憶のSRAM部、12はDRAM部、
16、17はラッチ回路、14はSRAM、15はDR
AMで、図6(a)は従来方式のSRAM部11のリ−
ドタイミングを示した図である。
【0017】従来方式では、MCU3の出力するアドレ
ス(AD)201から出力されるロ−アドレス、カラム
アドレスをローアドレスストローブ ¬RAS202、
カラムアドレスストローブ ¬CAS203のアサ−ト
タイミングで、それぞれラッチ回路16、17によって
ラッチした後、上位アドレス(SAH)206、下位ア
ドレス(SAL)205によってSRAM14をアクセ
スし、デ−タ(DT)204を出力する方式のため、S
RAM14を高速にアクセスできないという問題点があ
った。また、CPU2からのアドレス103によって、
アクセスタイムを変化させることを行なっていないの
で、主記憶の各モジュ−ルで、最もアクセスタイムの遅
いモジュ−ルに合わせてアクセスタイミングを設定する
という問題点があった。
ス(AD)201から出力されるロ−アドレス、カラム
アドレスをローアドレスストローブ ¬RAS202、
カラムアドレスストローブ ¬CAS203のアサ−ト
タイミングで、それぞれラッチ回路16、17によって
ラッチした後、上位アドレス(SAH)206、下位ア
ドレス(SAL)205によってSRAM14をアクセ
スし、デ−タ(DT)204を出力する方式のため、S
RAM14を高速にアクセスできないという問題点があ
った。また、CPU2からのアドレス103によって、
アクセスタイムを変化させることを行なっていないの
で、主記憶の各モジュ−ルで、最もアクセスタイムの遅
いモジュ−ルに合わせてアクセスタイミングを設定する
という問題点があった。
【0018】図5は、主記憶がアドレスによりSRAM
部、DRAM部に分かれていてSRAMをDRAMイン
ターフェースでアクセスする場合の本発明の一実施例を
示した図で、図において、2はCPU、3はMCU、1
1は主記憶のSRAM部、12はDRAM部、8はデコ
−ダ、9はコントロ−ルレジスタ、10はタイミング制
御回路、18はラッチ回路、14はSRAM、15はD
RAM、19は双方向ドライバ、20はセレクタであ
る。
部、DRAM部に分かれていてSRAMをDRAMイン
ターフェースでアクセスする場合の本発明の一実施例を
示した図で、図において、2はCPU、3はMCU、1
1は主記憶のSRAM部、12はDRAM部、8はデコ
−ダ、9はコントロ−ルレジスタ、10はタイミング制
御回路、18はラッチ回路、14はSRAM、15はD
RAM、19は双方向ドライバ、20はセレクタであ
る。
【0019】図6(b)は本発明のメモリリ−ドのタイ
ミングを示した図である。CPU2からのメモリリ−ド
要求があり、アドレスライン103でMCU3に送出さ
れたアドレスをMCU3のデコ−ダ8でデコ−ドし、そ
の結果、もしSRAM14へのアクセスである場合は、
タイミング制御回路10をSRAMアクセスモ−ドに設
定し、タイミング制御回路10はセレクト信号(20
7)をセレクタ20に出力してセレクタの一方の入力で
あるアドレスライン103側を選択させる。該セレクタ
の他方の入力はメモリへのライトデータである。
ミングを示した図である。CPU2からのメモリリ−ド
要求があり、アドレスライン103でMCU3に送出さ
れたアドレスをMCU3のデコ−ダ8でデコ−ドし、そ
の結果、もしSRAM14へのアクセスである場合は、
タイミング制御回路10をSRAMアクセスモ−ドに設
定し、タイミング制御回路10はセレクト信号(20
7)をセレクタ20に出力してセレクタの一方の入力で
あるアドレスライン103側を選択させる。該セレクタ
の他方の入力はメモリへのライトデータである。
【0020】そして、アドレス線AD201にロ−アド
レスが送出されるタイミングと同じタイミングでアドレ
スライン103からセレクタを介しドライバ19経由で
データ線DT204にカラムアドレスも送出し、¬RA
S202のアサ−トタイミングでDT204のカラムア
ドレスをラッチ18によりラッチする。カラムアドレス
がラッチされた後はDT204に接続された双方向ドラ
イバ19は入力状態とし、SRAM14のアウトイネ−
ブル信号(¬OE)をアサ−トする。SRAM14はA
D201上のロ−アドレスとカラムアドレスであるラッ
チ回路18の出力SA209で同時にアクセスされる。
レスが送出されるタイミングと同じタイミングでアドレ
スライン103からセレクタを介しドライバ19経由で
データ線DT204にカラムアドレスも送出し、¬RA
S202のアサ−トタイミングでDT204のカラムア
ドレスをラッチ18によりラッチする。カラムアドレス
がラッチされた後はDT204に接続された双方向ドラ
イバ19は入力状態とし、SRAM14のアウトイネ−
ブル信号(¬OE)をアサ−トする。SRAM14はA
D201上のロ−アドレスとカラムアドレスであるラッ
チ回路18の出力SA209で同時にアクセスされる。
【0021】また、SRAM14の読み出しデ−タが確
定し、MCU3に取り込むまでAD201にはロ−アド
レスを保持しておく。読み出しデ−タはデータライン、
ドライバ19を経由してMCU3のリードデータレジス
タ(図示せず)に取り込まれ、取り込まれ後、¬RAS
202、¬OE210をネゲ−トしてアクセスを終了す
る。¬CAS203はSRAM部11では使用しない。
SRAM14をAD201とラッチ回路18の出力SA
209で同時にアクセスするため、図6(a)と比較し
てアクセスが高速化できる。
定し、MCU3に取り込むまでAD201にはロ−アド
レスを保持しておく。読み出しデ−タはデータライン、
ドライバ19を経由してMCU3のリードデータレジス
タ(図示せず)に取り込まれ、取り込まれ後、¬RAS
202、¬OE210をネゲ−トしてアクセスを終了す
る。¬CAS203はSRAM部11では使用しない。
SRAM14をAD201とラッチ回路18の出力SA
209で同時にアクセスするため、図6(a)と比較し
てアクセスが高速化できる。
【0022】一方、前述のデコ−ダ8のデコ−ド結果が
DRAM部12を指している場合は、従来通りのDRA
Mアクセスを実行する。本実施例ではメモリリ−ドアク
セスの動作を説明したが、ライトアクセスでも同様の方
法でアクセスを高速化できることは言うまでもない。
DRAM部12を指している場合は、従来通りのDRA
Mアクセスを実行する。本実施例ではメモリリ−ドアク
セスの動作を説明したが、ライトアクセスでも同様の方
法でアクセスを高速化できることは言うまでもない。
【0023】
【効果】以上、詳細に説明した如く、本発明によれば、
主記憶装置を構成する記憶モジュ−ルのアクセススピ−
ドが参照アドレスによって異なる記憶システムにおい
て、前記参照アドレスが該当する記憶モジュ−ルのアク
セススピ−ドを判定することにより、記憶モジュ−ルに
合ったアクセスタイミングでアクセスすることができ、
主記憶アクセスを高速化できるという効果がある。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設けているため、記憶装置を構成
する記憶モジュールに対する種々の変更に応じてアクセ
スタイミングを変更することができるという効果があ
る。また、記憶モジュ−ルがDRAM部、SRAM部か
ら成る場合には、SRAMのデ−タラインをカラムアド
レスとデ−タのマルチプレックスバス構成とし、SRA
Mにロ−アドレスと同時にカラムアドレスを与えること
により、特別な信号を付加することなく、SRAMを高
速にアクセスできるという効果がある。
主記憶装置を構成する記憶モジュ−ルのアクセススピ−
ドが参照アドレスによって異なる記憶システムにおい
て、前記参照アドレスが該当する記憶モジュ−ルのアク
セススピ−ドを判定することにより、記憶モジュ−ルに
合ったアクセスタイミングでアクセスすることができ、
主記憶アクセスを高速化できるという効果がある。更
に、コントロール情報をプログラマブルに設定できるコ
ントロールレジスタを設けているため、記憶装置を構成
する記憶モジュールに対する種々の変更に応じてアクセ
スタイミングを変更することができるという効果があ
る。また、記憶モジュ−ルがDRAM部、SRAM部か
ら成る場合には、SRAMのデ−タラインをカラムアド
レスとデ−タのマルチプレックスバス構成とし、SRA
Mにロ−アドレスと同時にカラムアドレスを与えること
により、特別な信号を付加することなく、SRAMを高
速にアクセスできるという効果がある。
【図1】本発明の第1実施例を示した図である。
【図2】図1の一部分を詳細に示した図である。
【図3】本発明の第1実施例の動作タイミングを示した
図である。
図である。
【図4】本発明の第2実施例に係る従来技術を説明する
図である。
図である。
【図5】本発明の第2実施例を示した図である。
【図6】本発明の第2実施例に係る従来技術の動作タイ
ミング及び本発明の第2実施例の動作タイミングを示し
た図である。
ミング及び本発明の第2実施例の動作タイミングを示し
た図である。
【図7】図2に示されたデコーダ部分の一部分を詳細に
示した図である。
示した図である。
1 CPUボ−ド 2 中央処理装置 3 主記憶制御装置 4 ドライバ/レシ−バ 5 基本メモリ 6、7 増設メモリ 8 デコ−ダ 9 コントロ−ルレジスタ 10 タイミング制御回路 11 SRAM部 12 DRAM部 18 ラッチ回路 14 SRAM 15 DRAM
フロントページの続き (56)参考文献 特開 昭63−205751(JP,A) 特開 昭63−12049(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 12/00 - 12/06
Claims (4)
- 【請求項1】 中央処理装置と、アクセスタイミングが
異なる複数の記憶モジュールからなる主記憶と、主記憶
制御装置とを有し、 前記主記憶制御装置は前記複数の記憶モジュールの各々
の種類を判定する記憶モジュール種類判定手段と、 前記複数の記憶モジュールの各々の種類に応じたアクセ
スタイミング情報がプログラムにより設定されるコント
ロールレジスタと、アクセスタイミング制御手段とを備
え、 前記記憶モジュール種類判定手段はメモリ参照アドレス
をデコードして前記メモリ参照アドレスが指定する記憶
モジュールの種類を判定し、 前記アクセスタイミング制御手段は前記記憶モジュール
種類判定手段の判定結果に応じて、前記コントロールレ
ジスタに設定されたアクセスタイミング情報に基づいて
前記メモリ参照アドレスが指定する記憶モジュールに最
適なアクセスタイミング信号を発生することを特徴とす
る記憶システム。 - 【請求項2】 請求項1記載の記憶システムにおいて、 前記記憶モジュール種類判定手段は、記憶モジュールの
アクセススピードを判定することにより記憶モジュール
種類判定を行うことを特徴とする記憶システム。 - 【請求項3】 請求項1記載の記憶システムにおいて、 前記アクセスタイミング制御手段は、前記コントロール
レジスタに設定されたアクセスタイミング情報が変更さ
れたとき、該変更に応じてアクセスタイミング信号を変
更することを特徴とする記憶システム。 - 【請求項4】 請求項1記載の記憶システムにおいて、 前記記憶モジュールとしてDRAM部とSRAM部を含
み、前記主記憶制御装置と該DRAM部及びSRAM部
に接続されたデータラインをデ−タバスとカラムアドレ
スバスのマルチプレックスバス構成とし、前記主記憶制
御装置に該デ−タラインへデータ又はカラムアドレスの
いずれかを選択出力するための選択手段を設け、前記S
RAM部に前記デ−タラインから出力された前記カラム
アドレスをラッチする手段を設け、 前記記憶モジュール種類判定手段により前記メモリ参照
アドレスが指定する記憶モジュールがSRAMと判定さ
れたとき、前記アクセスタイミング制御手段は前記選択
手段を制御して前記主記憶制御装置から前記メモリ参照
アドレスのロ−アドレスを出すタイミングと同一タイミ
ングでカラムアドレスを前記データバスに出力し、該デ
ータバス上のカラムアドレスを前記タイアクセスミング
制御手段からのロ−アドレスストロ−ブ信号のアサ−ト
タイミングで前記ラッチ手段にラッチし、ラッチ後、前
記デ−タラインのカラムアドレス出力をディセ−ブル
し、前記SRAM部に対して前記ロ−アドレスと前記ラ
ッチしたカラムアドレスによって起動をかけアクセスを
実行し、 前記記憶モジュール種類判定手段により前記メモリ参照
アドレスが指定する記憶モジュールがDRAMと判定さ
れたときは、前記メモリ参照アドレスのロ−アドレスお
よびカラムアドレスと前記アクセスタイミング制御手段
からのロ−アドレスストロ−ブ信号およびカラムアドレ
スストローブ信号によりDRAM部に対して通常のアク
セスを実行することを特徴とする記憶システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29208491A JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29208491A JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05108469A JPH05108469A (ja) | 1993-04-30 |
JP3343556B2 true JP3343556B2 (ja) | 2002-11-11 |
Family
ID=17777343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29208491A Expired - Fee Related JP3343556B2 (ja) | 1991-10-12 | 1991-10-12 | 記憶システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3343556B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000339229A (ja) | 1999-05-31 | 2000-12-08 | Mitsubishi Electric Corp | メモリテスト回路 |
-
1991
- 1991-10-12 JP JP29208491A patent/JP3343556B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05108469A (ja) | 1993-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6381190B1 (en) | Semiconductor memory device in which use of cache can be selected | |
JP3304577B2 (ja) | 半導体記憶装置とその動作方法 | |
US5598376A (en) | Distributed write data drivers for burst access memories | |
US8107304B2 (en) | Distributed write data drivers for burst access memories | |
US6381180B1 (en) | Distributed write data drivers for burst access memories | |
US5398211A (en) | Structure and method for providing prioritized arbitration in a dual port memory | |
US7075857B2 (en) | Distributed write data drivers for burst access memories | |
US5555209A (en) | Circuit for latching data signals from DRAM memory | |
US5787489A (en) | Synchronous SRAM having pipelined enable | |
US6272064B1 (en) | Memory with combined synchronous burst and bus efficient functionality | |
WO2006050983A1 (en) | Memory access using multiple sets of address/data lines | |
JPH0395650A (ja) | キャシュ動作不能アドレスランダムアクセスメモリ | |
US6094703A (en) | Synchronous SRAM having pipelined memory access enable for a burst of addresses | |
US6842831B2 (en) | Low latency buffer control system and method | |
JP3343556B2 (ja) | 記憶システム | |
US5946269A (en) | Synchronous RAM controlling device and method | |
US20230176608A1 (en) | Read clock start and stop for synchronous memories | |
US7290117B2 (en) | Memory having increased data-transfer speed and related systems and methods | |
JPS6314434B2 (ja) | ||
WO1997002571A1 (en) | Distributed write data drivers for burst memories | |
JPH04299752A (ja) | マイクロプロセッサ | |
JP2002230979A (ja) | 半導体メモリおよびその制御回路 | |
JPH04181592A (ja) | ダイナミック型半導体記憶装置 | |
JPS61198276A (ja) | メモリlsi | |
JPH06301638A (ja) | コンピュータ拡張装置、メモリ制御回路及びバス要求制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |