JPS61123959A - 着脱自在なメモリモジユ−ルを有する電子機器 - Google Patents
着脱自在なメモリモジユ−ルを有する電子機器Info
- Publication number
- JPS61123959A JPS61123959A JP59246717A JP24671784A JPS61123959A JP S61123959 A JPS61123959 A JP S61123959A JP 59246717 A JP59246717 A JP 59246717A JP 24671784 A JP24671784 A JP 24671784A JP S61123959 A JPS61123959 A JP S61123959A
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- power
- memory
- module
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
この発明は、メモリスロットに増設用のメモリモジュー
ルを挿入して使うことのできるポケットコンピュータ等
の電子機器に関する。
ルを挿入して使うことのできるポケットコンピュータ等
の電子機器に関する。
〈発明の概要〉
この発明は、電源オフ時に乱数や時間情報または連番等
の不特定情報をメモリモジュール側と本体側のメモリに
書き込むことにより、次に電源オンしたとき両者の値が
一致しているかどうかを判定し、一致しているときにの
みそのメモリモジュールの使用を有効にするようにした
ものである。
の不特定情報をメモリモジュール側と本体側のメモリに
書き込むことにより、次に電源オンしたとき両者の値が
一致しているかどうかを判定し、一致しているときにの
みそのメモリモジュールの使用を有効にするようにした
ものである。
〈発明の背景〉
ポケットコンビエータ等において、メモリスロットに増
設用メモリモジエールを挿入して使うケースが良くある
。メモリモジュールにはRAM。
設用メモリモジエールを挿入して使うケースが良くある
。メモリモジュールにはRAM。
ROMまたはROM/RAM等があり、その中にプログ
ラムやデータ等が格納されている。このようなポケット
コンピュータ等においては、一般にテロダラムやデータ
が何処から何処まで入っているか、また実行中断時には
そのアドレス等を本体側にて記憶している。したがって
若しメモリモジュールがコンピュータに挿入された後に
電源を切断して新しいメモリモジュールと交換し、再び
電源を挿入して使用するような場合には、コンピュータ
内部のプログラムがメモリモジュールのデータを参照し
て動作しようとするときメモリモジュールが交換された
後であるために正しく動作しないことがある。この問題
を解決するためには、コンピュータが電源投入時に以前
の電源切断時と同じメモリモジュールが挿入されている
かどうかを判断する必要がある。そこでこのモジュール
一致の判断を行う方法として、コンピュータ本体とモジ
ュール側の両方に同じ名前を登録しておく方法が考えら
れるが、名前の入力は使用者が行わねばならないために
操作上非常に不便であり、且つ入力を失念する心配もあ
る。
ラムやデータ等が格納されている。このようなポケット
コンピュータ等においては、一般にテロダラムやデータ
が何処から何処まで入っているか、また実行中断時には
そのアドレス等を本体側にて記憶している。したがって
若しメモリモジュールがコンピュータに挿入された後に
電源を切断して新しいメモリモジュールと交換し、再び
電源を挿入して使用するような場合には、コンピュータ
内部のプログラムがメモリモジュールのデータを参照し
て動作しようとするときメモリモジュールが交換された
後であるために正しく動作しないことがある。この問題
を解決するためには、コンピュータが電源投入時に以前
の電源切断時と同じメモリモジュールが挿入されている
かどうかを判断する必要がある。そこでこのモジュール
一致の判断を行う方法として、コンピュータ本体とモジ
ュール側の両方に同じ名前を登録しておく方法が考えら
れるが、名前の入力は使用者が行わねばならないために
操作上非常に不便であり、且つ入力を失念する心配もあ
る。
〈発明の目的〉
この発明の目的は、使用者の手間を煩わせることなく電
源オン時のメモリモジュールの一敗判定を自動的に行う
ことのできる着脱自在なメモリモジュールを有する電子
機器を提供することにある〈発明の構成および効果〉 この発明は次のように構成される。
源オン時のメモリモジュールの一敗判定を自動的に行う
ことのできる着脱自在なメモリモジュールを有する電子
機器を提供することにある〈発明の構成および効果〉 この発明は次のように構成される。
電源オフ時に不特定情報を発生し、その不特定情報を電
子機器本体のメモリとメモリモジュールとの両方に書き
込む、不特定情報としては例えば乱数や時間情報または
連番等が考えられる。
子機器本体のメモリとメモリモジュールとの両方に書き
込む、不特定情報としては例えば乱数や時間情報または
連番等が考えられる。
次の電源オン時にメモリモジュールに書き込まれている
不特定情報と電子機器本体のメモリに書き込まれている
不特定情報とを読み出し、一致しているかどうかを判定
する。
不特定情報と電子機器本体のメモリに書き込まれている
不特定情報とを読み出し、一致しているかどうかを判定
する。
そして両方の不特定情報が一致しているときにのみその
メモリ、モジュールの使用を有効にする。
メモリ、モジュールの使用を有効にする。
以上のように構成することによってこの発明によれば、
使用者の手を煩わせることな(自動的に電源オン時のメ
モリモジュールの一致判定を行うことができる。また不
特定情報は自動的に確実にメモリモジュールと電子機器
本体のメモリとに書き込まれるために、他のコンピュー
タでそのモジュールが使われるというような心配もなく
なり、メモリモジュールのセキュリティーを完全なもの
にすることができる。
使用者の手を煩わせることな(自動的に電源オン時のメ
モリモジュールの一致判定を行うことができる。また不
特定情報は自動的に確実にメモリモジュールと電子機器
本体のメモリとに書き込まれるために、他のコンピュー
タでそのモジュールが使われるというような心配もなく
なり、メモリモジュールのセキュリティーを完全なもの
にすることができる。
〈実施例〉
第1図はこの発明の実施例であるポケットコンピュータ
のブロック図である。CPUIにはROM2.RAM3
. インターフェイス用LSI4゜表示用メモリ6お
よびメモリスロットに入るメモリモジュール8がCPU
バス9を介して接続されている。ROM2にはシステム
の制御プログラムや高級言語ベーシックのインタープリ
タ等が入っている。RAM3にはベーシックで書かれた
プログラムが記憶され、またCPUIのワークエリアや
演算用レジスタさらには不特定情報記憶用のデータエリ
アである乱数用レジスタ等が割り当てられている。イン
ターフェイス用LSI4は外部入力機器とのインターフ
ェイスを行い、本実施例ではキーボード5に接続されて
いる。信号10はキーボード用のストローブ信号であり
、信号1)はその応答信号である。表示用メモリ6は表
示バッファを兼用し、ここに表示用データを書くとその
内容が表示体7に表示される。表示体7は液晶表示器で
構成されている。
のブロック図である。CPUIにはROM2.RAM3
. インターフェイス用LSI4゜表示用メモリ6お
よびメモリスロットに入るメモリモジュール8がCPU
バス9を介して接続されている。ROM2にはシステム
の制御プログラムや高級言語ベーシックのインタープリ
タ等が入っている。RAM3にはベーシックで書かれた
プログラムが記憶され、またCPUIのワークエリアや
演算用レジスタさらには不特定情報記憶用のデータエリ
アである乱数用レジスタ等が割り当てられている。イン
ターフェイス用LSI4は外部入力機器とのインターフ
ェイスを行い、本実施例ではキーボード5に接続されて
いる。信号10はキーボード用のストローブ信号であり
、信号1)はその応答信号である。表示用メモリ6は表
示バッファを兼用し、ここに表示用データを書くとその
内容が表示体7に表示される。表示体7は液晶表示器で
構成されている。
第2図は電源切断時のCPUIの動作を示すフローチャ
ートである。このフローチャートに従うプログラムはR
OM2に予め入っている。尚、電源の切断は命令によっ
て可能であり、また電源切断時でもRAM3の内容は保
護されている。
ートである。このフローチャートに従うプログラムはR
OM2に予め入っている。尚、電源の切断は命令によっ
て可能であり、また電源切断時でもRAM3の内容は保
護されている。
■CPUIが電源切断ルーチンを実行し始めると、まず
新しい乱数を求めてRAMa内に割り当てられている演
算用レジスタに格納する。乱数の一発生は公知のソフト
処理によって行う。
新しい乱数を求めてRAMa内に割り当てられている演
算用レジスタに格納する。乱数の一発生は公知のソフト
処理によって行う。
0次にメモリスロットにRAMが挿入されているかどう
かを判定し、RAMが挿入されているときは■に、そう
でなければ■に進む。
かを判定し、RAMが挿入されているときは■に、そう
でなければ■に進む。
■乱数を書き込むメモリモジュールのRAMの番地を求
める。メモリモジュールとしては4にバイトや8にバイ
トのように複数のメモリモジュ−ルがあるので、このス
テップで各メモリモジュールの種類に応じた乱数格納ア
ドレスを求める。
める。メモリモジュールとしては4にバイトや8にバイ
トのように複数のメモリモジュ−ルがあるので、このス
テップで各メモリモジュールの種類に応じた乱数格納ア
ドレスを求める。
■■で求めた乱数の値を■で求めた番地に格納する。
■メモリモジュールにRAMがあることを示すコード“
0”をRAM3に割り当てられている特定のレジスタ(
以下モジュール磁と呼ぶ、)に格納する。
0”をRAM3に割り当てられている特定のレジスタ(
以下モジュール磁と呼ぶ、)に格納する。
■電源を切断する。
■■でメモリスロットにRAMがないとき次にROMが
あるかどうかを判定し、ROMがあるならば■にそうで
なければ[相]に進む。
あるかどうかを判定し、ROMがあるならば■にそうで
なければ[相]に進む。
■メモリモジュール内のROMには各々個々の阻があり
(IDll&Lと呼ぶ。)、この内容を読み出してRA
M3に割り当てられている特定のレジスタ(IDレジス
タと呼ぶ。)に格納する。このIDレジスタの内容は次
に電源を投入したときメモリスロットにあるメモリモジ
ュールが同一のものかどうかを判定するのに使用される
。
(IDll&Lと呼ぶ。)、この内容を読み出してRA
M3に割り当てられている特定のレジスタ(IDレジス
タと呼ぶ。)に格納する。このIDレジスタの内容は次
に電源を投入したときメモリスロットにあるメモリモジ
ュールが同一のものかどうかを判定するのに使用される
。
■モジュール隘に“1″を設定する。これはメモリモジ
ュールがROMであることを示す。
ュールがROMであることを示す。
[相]メモリスロットにメモリモジュールが挿入されて
いなければ“255”をモジュール阻に入れる。“25
5′はメモリスロットにメモリモジュールがないことを
示している。
いなければ“255”をモジュール阻に入れる。“25
5′はメモリスロットにメモリモジュールがないことを
示している。
尚、演算用レジスタは電源切断時や投入時には演算用と
して使われることがないために、上記モジュール磁やI
D1kまたは乱数記憶エリアはこの演算用レジスタと兼
用することが可能である。
して使われることがないために、上記モジュール磁やI
D1kまたは乱数記憶エリアはこの演算用レジスタと兼
用することが可能である。
第3図は電源投入時のCPUIの動作を示すフローチャ
ートである。このフローチャートに従うプログラムもR
OM2に予め書かれている。
ートである。このフローチャートに従うプログラムもR
OM2に予め書かれている。
電源が投入されると@以下の判別ルーチンに入る。
@メモリスロットにRAMがあるかどうかを判定する。
RAMがなければ[相]に進む。
■電源切断時のメモリスロットにRAMがあったかどう
かを調べる。即ち、モジュール患が“O”ならば電源切
断時にメモリスロットにRAMがあったと見なしそうで
なければ[相]に進む。
かを調べる。即ち、モジュール患が“O”ならば電源切
断時にメモリスロットにRAMがあったと見なしそうで
なければ[相]に進む。
■RAM3の乱数記憶エリアである演算用レジスタに格
納されている乱数の内容とメモリモジュールの特定のア
ドレスに格納されている乱数の内容が等しいかどうかを
判定する。両方の内容が等しければ電源切断時と同じモ
ジュールが挿入されているものと見なす。そうでなけれ
ば[相]に進む。
納されている乱数の内容とメモリモジュールの特定のア
ドレスに格納されている乱数の内容が等しいかどうかを
判定する。両方の内容が等しければ電源切断時と同じモ
ジュールが挿入されているものと見なす。そうでなけれ
ば[相]に進む。
[相]電源投入時と電源切断時のモジュールが同じ状態
であったので次の処理に移る。
であったので次の処理に移る。
[相]メモリスロットにROMがあるかどうかを判定し
、なければ[相]に進む。
、なければ[相]に進む。
OメモリスロットにROMがあるので電源切断時にも同
じROMが挿入されていたかどうかを判定する。まず、
ここではモジュール魚が“1″かどうかを判定する。そ
うでなければ[相]に進む。
じROMが挿入されていたかどうかを判定する。まず、
ここではモジュール魚が“1″かどうかを判定する。そ
うでなければ[相]に進む。
[相]モジュール阻が“1”である場合にはメモリモジ
ュールのID1)hとIDレジスタに格納されているf
illとの比較を行う。両者が一致した時点でメモリス
ロットに挿入されているROMが電源切断時のROMと
同じであると判定することができる。両方のIDmが一
致しない場合には0に進む。
ュールのID1)hとIDレジスタに格納されているf
illとの比較を行う。両者が一致した時点でメモリス
ロットに挿入されているROMが電源切断時のROMと
同じであると判定することができる。両方のIDmが一
致しない場合には0に進む。
@lt源切断切断時源投入時のメモリスロット状態が異
なっているので、その処理ルーチンに進む。[相]以下
の処理ルーチンでは少なくとも現在挿入されているメモ
リモジエールに対するアクセスが禁止される。
なっているので、その処理ルーチンに進む。[相]以下
の処理ルーチンでは少なくとも現在挿入されているメモ
リモジエールに対するアクセスが禁止される。
[相]メモリスロットにメモリモジュールが挿入されて
いないので電源切断時も同じ状態であったかどうかを判
定する。この判定はモジュール阻が“255”であるか
どうかによって行う。モジュール磁が“255”でなけ
れば途中でモジュール嵩が抜き取られたとみなされるた
めに[相]に進む。
いないので電源切断時も同じ状態であったかどうかを判
定する。この判定はモジュール阻が“255”であるか
どうかによって行う。モジュール磁が“255”でなけ
れば途中でモジュール嵩が抜き取られたとみなされるた
めに[相]に進む。
[相]の処理としては例えばモジュール内のプログラム
を即実行することが考えられる。また[相]の処理とし
ては上記のように少なくともモジュールに対するアクセ
スが禁止されるとともに、モジュールが交換されている
ことをメツセージ表示することが考えられる。
を即実行することが考えられる。また[相]の処理とし
ては上記のように少なくともモジュールに対するアクセ
スが禁止されるとともに、モジュールが交換されている
ことをメツセージ表示することが考えられる。
以上の動作によって電源オン時に挿入されているメモリ
モジュールが、前回の電源オフ時に挿入されていたメモ
リモジュールと同一のものかどうかを自動的にしかも確
実に判断することができる。尚、本実施例では不特定情
報として乱数を使用したが、乱数に代えて時計情報を使
用してもよい。この時計情報を使用する場合には電源切
断時の時刻をコンピュータ側とモジュール側にそれぞれ
書き込む。また不特定情報として連番を使用することも
できる。この場合にはコンピュータ本体とモジュール側
とにそれぞれ特定のカウンタを割り当てておき、電源切
断時にそれらの両方のカウンタの内容を+1する0本実
施例のように乱数を使用する場合には専用のメモリや時
計回路等の特別なハードウェアを使用することなく、簡
単に実現できる利点がある。
モジュールが、前回の電源オフ時に挿入されていたメモ
リモジュールと同一のものかどうかを自動的にしかも確
実に判断することができる。尚、本実施例では不特定情
報として乱数を使用したが、乱数に代えて時計情報を使
用してもよい。この時計情報を使用する場合には電源切
断時の時刻をコンピュータ側とモジュール側にそれぞれ
書き込む。また不特定情報として連番を使用することも
できる。この場合にはコンピュータ本体とモジュール側
とにそれぞれ特定のカウンタを割り当てておき、電源切
断時にそれらの両方のカウンタの内容を+1する0本実
施例のように乱数を使用する場合には専用のメモリや時
計回路等の特別なハードウェアを使用することなく、簡
単に実現できる利点がある。
第1図はこの発明の実施例であるポケットコンピュータ
のブロック図である。第2図は同ポケットコンピュータ
の電源オフ時のCPUの動作を示すフローチャートであ
る。第3図は同ポケットコンピュータの電源オン時のC
PUの動作を示すフローチャートである。
のブロック図である。第2図は同ポケットコンピュータ
の電源オフ時のCPUの動作を示すフローチャートであ
る。第3図は同ポケットコンピュータの電源オン時のC
PUの動作を示すフローチャートである。
Claims (1)
- (1)記録内容を保持する書き換え可能なメモリモジュ
ールが着脱自在である電子機器において、電源オフ時に
不特定情報を発生し、電子機器本体のメモリとメモリモ
ジュールとに書き込む不特定情報書き込み手段と、 電源オン時にメモリモジュールに書き込まれている不特
定情報と電子機器本体のメモリに書き込まれている不特
定情報とを読み出し一致しているか否かを判定する手段
とを備え、 両方の不特定情報が一致しているときにのみそのメモリ
モジュールの使用を有効にするようにした着脱自在なメ
モリモジュールを有する電子機器(2)前記不特定情報
を書き込み手段は不特定情報として乱数を発生する手段
を含む特許請求の範囲第1項記載の着脱自在なメモリモ
ジュールを有する電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59246717A JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
DE19853541026 DE3541026A1 (de) | 1984-11-20 | 1985-11-19 | Elektronisches geraet, insbesondere tragbarer computer, mit loesbarem speichermodul |
US06/800,142 US4731748A (en) | 1984-11-20 | 1985-11-20 | Pocket computer with means for checking the detachable memory module before and after power interruption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59246717A JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61123959A true JPS61123959A (ja) | 1986-06-11 |
JPH0158535B2 JPH0158535B2 (ja) | 1989-12-12 |
Family
ID=17152596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59246717A Granted JPS61123959A (ja) | 1984-11-20 | 1984-11-20 | 着脱自在なメモリモジユ−ルを有する電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4731748A (ja) |
JP (1) | JPS61123959A (ja) |
DE (1) | DE3541026A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116460A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Mita Corp | 情報処理装置,電子機器 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5440693A (en) * | 1990-07-19 | 1995-08-08 | International Business Machines Corp. | Personal computer with drive identification |
US5734819A (en) * | 1994-10-12 | 1998-03-31 | International Business Machines Corporation | Method and apparatus for validating system operation |
US6134616A (en) * | 1996-10-28 | 2000-10-17 | International Business Machines Corporation | Method and apparatus for dynamic re-enumeration and reconfiguration of computer devices after system hibernation |
DE10002203B4 (de) * | 2000-01-19 | 2009-12-10 | Robert Bosch Gmbh | Verfahren zum Schutz eines Mikrorechner-Systems gegen Manipulation von in einer Speicheranordnung des Mikrorechner-Systems gespeicherten Daten |
DE10211036A1 (de) * | 2002-03-13 | 2003-10-09 | Fujitsu Siemens Computers Gmbh | Zugangsschutz |
JP2004348579A (ja) * | 2003-05-23 | 2004-12-09 | Mitsubishi Electric Corp | データ不正使用防止装置 |
JP2005018464A (ja) * | 2003-06-26 | 2005-01-20 | Mitsubishi Electric Corp | 情報処理装置、情報処理方法および記憶媒体 |
CN100501715C (zh) * | 2004-05-13 | 2009-06-17 | 松下电器产业株式会社 | 信息处理设备、集成电路和数据传送控制方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4400783A (en) * | 1980-09-05 | 1983-08-23 | Westinghouse Electric Corp. | Event-logging system |
JPS5764397A (en) * | 1980-10-03 | 1982-04-19 | Olympus Optical Co Ltd | Memory device |
GB2101370A (en) * | 1981-06-26 | 1983-01-12 | Philips Electronic Associated | Digital data apparatus with memory interrogation |
US4564922A (en) * | 1983-10-14 | 1986-01-14 | Pitney Bowes Inc. | Postage meter with power-failure resistant memory |
-
1984
- 1984-11-20 JP JP59246717A patent/JPS61123959A/ja active Granted
-
1985
- 1985-11-19 DE DE19853541026 patent/DE3541026A1/de active Granted
- 1985-11-20 US US06/800,142 patent/US4731748A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009116460A (ja) * | 2007-11-02 | 2009-05-28 | Kyocera Mita Corp | 情報処理装置,電子機器 |
Also Published As
Publication number | Publication date |
---|---|
DE3541026A1 (de) | 1986-05-22 |
JPH0158535B2 (ja) | 1989-12-12 |
DE3541026C2 (ja) | 1989-02-23 |
US4731748A (en) | 1988-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6122828B2 (ja) | ||
JPS61123959A (ja) | 着脱自在なメモリモジユ−ルを有する電子機器 | |
US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
KR950009271B1 (ko) | 정보처리시스템 | |
US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
EP0020972A1 (en) | Program controlled microprocessing apparatus | |
JP2883488B2 (ja) | 命令処理装置 | |
JP2000029508A (ja) | プログラマブルコントローラ | |
JPH064331A (ja) | 10進チェック回路 | |
EP0284100A2 (en) | Information processor having instruction prefetch function | |
JPH0426913Y2 (ja) | ||
JP2968636B2 (ja) | マイクロコンピュータ | |
JPS60193046A (ja) | 命令例外検出方式 | |
JP2707256B2 (ja) | マイクロコンピユータ | |
Berndt | Software support in hardware | |
JPH01196639A (ja) | 情報処理装置 | |
JPS63237143A (ja) | プログラマブルコントロ−ラ | |
JPH0619713B2 (ja) | 論理型デ−タ処理装置 | |
JPS61223947A (ja) | 処理装置の未定義命令検出方法 | |
JPS6413561U (ja) | ||
JPH0290228A (ja) | マイクロプロセッサ | |
JPH06309283A (ja) | 電子計算機 | |
JPH05143366A (ja) | 割込制御回路 | |
JPS63238625A (ja) | 情報処理装置 | |
JPH044451A (ja) | コンピュータシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |