JPS6122828B2 - - Google Patents

Description

【発明の詳細な説明】

この発明は自動プログラミングによつて提起さ
れる問題に対し容易な解決を与える新規な構成の
マイクロプロセツサに関する。 自動プログラミングとは１つのプログラムが他
のプログラムを修正もしくは変更する全ての可能
な方法を意味する。例えば或るプログラムP1
が、P1＝（f1，f2，…fi…，fj）のように、関数fi
の組であるとすると、fiがサブプログラムfjを修
正もしくは変更できるサブプログラムである場合
に自動プログラミングが達成される。このように
してプログラムP1はP2＝（f1，f2，…fi…，fj）の
ようなプログラムP2に変換される。この特性を
段階的に拡張してプログラム全体を計画されたジ
ヨブであるが、初期の関数によつて定義されるジ
ヨブとは完全に異なつたジヨブを実行するように
変更することが可能である。このようにしてプロ
グラムP1はそれ自身の過去の履歴の関数として
時間的に展開もしくは発展する。 自動プログラミングはプログラム自体が行なう
全ての可能な変更を前以つて予測もしくは予知す
る必要があるところから極めて複雑な問題を提起
する。もつとも多くの用途においては、事象もし
くはイベントの関数としてのプログラムにおける
可能な変更は完全に予測し得るものである。 大きなプロセツサを用いている大規模データ処
理組織においては、自動プログラミングを可能に
するためには元のプログラムの時間的展開と歩調
を合わせて拡大することができる記憶スペースも
しくはメモリ空間の使用が可能でなければならな
いであろう。マイクロプロセツサの或る種の用途
において、メモリの大きさが小さい場合には、元
のプログラムが展開される場合に初期のメモリ空
間もしくは記憶場所より大きなメモリ空間をとら
ないようにすることが望ましい。これを達成する
１つの方法として元のプログラムの特定のアドレ
スにおける命令またはデータの内容に変更を行な
うことが考えられる。このような変更としては例
えば元のプログラムにおける持定の命令の演算コ
ードのためのゾーンの内容を変えることが挙げら
れる。例えばアドレス１０Ａに加算演算コードを
含む命令を有している元のプログラムP1の当該
演算コードを元のプログラムの大きさを変更する
ことなく、減算コードに変更することができよ
う。同様にして事象の関数として新ししい値を許
容するために、即値オペランドを変更することが
できよう。なおこの点と関連して或る命令のオペ
ランド・フイールドはその内容がアドレスではな
く、データ項目に関する場合には即値オペランド
を格納しているものであることを想起されたい。
この演算数もしくはオペランドは即値命令内に設
けることができるし、あるいはまたプログラムの
「永久」入力データの１部としても良い。結局の
ところ、プログラムによつて行なわれるアクシヨ
ンは即値オペランドに対してなされる変更もしく
は修正に依存して異なつてくる。 自動プログラミング方法は、紙弊や硬貨のよう
な現金の使用を不用とするようなシステム、フア
イルに保持された情報の完全性および秘密性が確
保されねばならないシステム、外部事象によつて
プログラムが混乱されないようにする必要がある
データ処理システム等において、プログラマブル
なデバイス、特にコンピユータや小型であるが複
雑な計算機またはアクセスの認可や制御が必要と
されるシステムで特殊な機能の実行を可能にする
ために、極めて広汎な用途を有している。特に銀
行業務に用いられる場合には、或る口座に関して
行なわれる取引きを連続的に記憶し、記憶された
口座のデータに対する不正なアクセスを禁止する
自動保護を与え、許可されていない使用者には利
用できないデータ項目とコードとを比較すること
によつて上記データが格納されているメモリ・デ
バイスへのアクセスを制御し、そして使用期間中
に生じたイベントの履歴の関数としてメモリ・デ
バイスの動作のし方をその外部環境に関連して変
更する必要がある。この発明による装置は、小型
のプログラム可能なコンピユータに記録されるプ
ログラムを記憶させることについての困難な問題
に対して１つの解決策を与えるものである。実際
問題として、ユーザによつてプログラムすること
のできる小型の計算機は既に知られているもので
あるけれども、この種の計算機にとつての重大な
欠点は、電源がないときには、記録されたプログ
ラムを保持することができないということであ
る。このことのために、この種の計算機は、その
使用されるときに、記憶されているデータの読出
しのみが可能とされる磁気カードまたはヒユーズ
（fused）メモリのような記録媒体に結合させるこ
とが必要となるものである。現在の技術的状態に
おいては、この種のメモリは、「読出し専用メモ
リ」の略称であるROM、および「相補型金属酸
化物半導体」の略称である電力消費の低いCMOS
メモリとして知られている。このような記録媒体
はかさばつておつて実用的でなく、しかも比較的
高価である。本発明による装置はこのような問題
をも解決するものである。小型計算機の基本的な
機能（演算機能および通常の計算機能）に関する
プログラムの部分は永久的に記録され、他方プロ
グラムの第２の部分はユーザによつて小型計算機
のキーボードからインプツトされる機能の自動プ
ログラミングを処理するようにされる。最後に、
メモリの第３の部分には、ユーザの必要に応じて
当該ユーザが入力し、また、時間の経過とともに
展開される諸種のプログラムが格納されている。 上に述べた用途例についての説明から、これに
対応するメモリ装置は非常に小さな物理的寸法を
有すると共に、永久的に記録されるデータを保持
するためのメモリ・デバイスを備える必要がある
ということができる。LSI（大規模集積回路の略
称）の技術によつて製作されている現在のマイク
ロプロセツサは上記のような用途で必要とされる
小型であるという第１の基準を充たすことはでき
る。しかしながらモノシリツク構造は算術および
理論機能を実行できる制御デバイスや計算デバイ
スだけを有するものであつて、メモリ・デバイス
は備えていない。従つて一般にはメモリ・デバイ
スはマイクロプロセツサに対し外部接続されるよ
う適応された他のモノシリツク構造から形成され
ている。このようなマイクロプロセツサの実際例
としては、パリ75015のルクールベ街313所在のシ
ベツクス社（SYBEX）により発行されているロ
ツドネーザツクス（Rodnay Zaks）およびピエ
ール・ル・ポー（Pierre Le Beux）著「Les
Microprocesseurs，Techniques et
Applications」に記載のものがある。従つて慣用
の手段が用いられる場合には、自動的にプログラ
ムされるメモリ・デバイスを得るために、演算論
理装置の構造が形成されている１つの半導体チツ
プと、メモリ・デバイスが形成されている他の半
導体チツプとを少くとも使用する必要がある。そ
してこれ等２つのチツプは接続手段によつて結合
される訳であるが、この接続手段の寸法は２つの
チツプの寸法と比較してかなり大きなもので、決
して無視し得る程の寸法ではなく、従つてこれ等
両チツプを接続して用いるとすれば、上に述べた
ような小型という要件が満たされなくなる。現在
一般に用いられている慣用のメモリは１つまたは
２つ以上のプログラムならびにデータを受けるよ
うに企画されている。これ等プログラムおよびデ
ータへのアクセスはメモリ内の命令またはデータ
項目を探索するのに用いられるアドレス・レジス
タおよび該アドレス・レジスタによつて指示され
るアドレスでメモリから読み出される命令または
データ項目を装入される出力レジスタを用いて行
なわれている。前に述べたような用途において
は、メモリ・デバイスから電圧を取り去つた場合
でも記録された情報を保持できることが重要であ
る。また既に記憶されている情報（命令およびデ
ータ）を変更する必要性があるために、必然的に
不揮発性の書込み可能なメモリの使用に頼らざる
を得ない。実際上ROM型の永久的な書込み不可
能で消去不可能なメモリに記録されたプログラム
はこのメモリ自体の性質から変更することは不可
能である。他方PROM型（プログラマブルな読出
し専用メモリの略称）の書き込み可能なメモリは
上に述べたような種々な用途に容易に適用でき
る。と言うのはこのメモリは不揮発性であつて、
しかもその内容を任意に変更できるからである。
なおPROMメモリはユーザによつて直接プログラ
ムすることができるROMメモリである点に注意
されたい。メモリ内の各セルにはフユーズが設け
られておつて、プログラミングはメモリ内のフユ
ーズを吹き飛ばすことにより実行される。MOS
（金属酸化物半導体の略称）によつて製作される
EPROM型のプログラム変更可能なメモリも使用
することができる。しかしながらPROMおよび
EPROMメモリには上に述べたような用途に関し
て２種類の限界がある。 上に述べたような２つの型のメモリと慣用のマ
イクロプロセツサとを組み合せるためには、マイ
クロプロセツサ外部からだけしか得られない書込
み電圧をメモリの１つに供給する時にマイクロプ
ロセツサのあらゆる部分を無入力状態にする必要
があり、従つてこの場合にはこの期間中プログラ
ムを実行することはできない。更にまたメモリを
マイクロプロセツサにより自動的にプログラムす
ることが不可能となる。と言うのは該メモリをア
ドレシングする働きをなす通常の計数器が、内容
を変更すべき該メモリ内のアドレスAi、およ
び、アドレスAiに位置するメモリ・ゾーンに一
連の書込み動作を行なうために同一メモリ内の他
のアドレスAjに対して同時に用いることができ
ないからである。 よつてこの発明の目的は、所
与の状況に面して種々な先行状態に基ずいて構築
することにより、機能の展開もしくは発展を可能
にして、それにより持久的な自動プログラミング
を可能にする新規なモノシリツク構造のマイクロ
プロセツサを提供することにある。 本発明によるマイクロプロセツサはワード
（語）ベースで電気的に書き込むことができる永
久メモリ手段と、該メモリ手段に同時に二重アク
セスを可能にし、かつマイクロプロセツサの通常
動作に干渉しない書込み電圧分布手段を備えてい
る手段と、メモリ手段にデータを書き込んだり、
メモリ手段からデータを読み取つたりするための
手段を備えている。 次に添付図面を参照して単なる例として示した
本発明の具体例に関し詳細に説明する。これから
本発明の深い理解が得られよう。 第１図を参照するに、本発明のマイクロプロセ
ツサのPROMまたはEPROMメモリ１０１はレジ
スタＡ１ １０２およびＡ２ １０３によりアド
レシングされる。メモリ１０１は特定の容量を有
する必要はなく、例えば１バイトが８ビツトの大
きさであるとした場合に、4Kバイトの容量のも
のを使用することが可能である。この具体例にお
いて、レジスタＡ１およびＡ２は少くとも12ビツ
トを保持できる必要がある。なおここで、術語
「ビツト」とは２進法のデイジツトを言うもので
あつて、データ処理装置もしくはデータ・プロセ
ツサにおける２通「１」または「０」デイジツト
またはこのようなデイジツトを用いた任意の数値
表現を表わすのに用いられるものである。レジス
タＡ１ １０２はメモリ１０１におけるアドレス
の一時的記憶用レジスタとしても、あるいはまた
通常の計数器としても用いられ得る。後者の場合
には該レジスタＡ１はメモリ１０１内のアドレス
を増大させる目的で用いられる。レジスタＡ２
１０３もまたアドレス・レジスタとして用いら
れ、常に修正すべき内容のアドレスを格納してい
る。レジスタＡ１およびＡ２の機能にはもちろん
互換性がある。レジスタＲ１ １０５およびＲ２
１０６は企図せる用途を基にして定められるメ
モリ１０１のワード（語）の大きさに依存するビ
ツト長、例えば４，８，16ビツト等とすることが
できるデータ・レジスタである。レジスタＲ１
１０５およびＲ２ １０６にはそれぞれアドレ
ス・レジスタＡ１ １０２およびＡ２ １０３が
関連して設けられている。レジスタＡ１によつて
アドレシングされ、メモリ１０１から読み出され
る情報またはデータ項目はメモリ１０１からレジ
スタＲ１ １０５に転送され、そして同様にして
レジスタＲ１ １０５に格納されている内容を有
する書込み情報もしくはデータ項目はレジスタＡ
１ １０２により指定されるメモリ内のアドレス
に書き込まれる。同じようなツー・ウエイの関係
がレジスタＡ２およびＲ２間に存在する。第１図
において、レジスタＡ１の出力端２は母線Ａ１に
よつてメモリ１０１の入力端１に接続され、他方
レジスタＡ２の出力端２は母線Ａ２によりメモリ
１０１の入力端２に接続されている。メモリ１０
１から読み取られたり、あるいは該メモリ１０１
に書き込まれるデータはメモリ１０１の入出力端
子３をレジスタＲ１ １０５の入出力端子１に接
続する母線Ｄ１か、あるいはまたメモリ１０１の
入出力端子４をレジスタＲ２ １０６の入出力端
子１に接続する母線Ｄ２に沿つて伝送される。２
つのレジスタＲ１およびＲ２の入出力端子２はレ
ジスタＡ１およびＡ２双方の入力端洛１に結合さ
れた母線Ｄに接続されている。処理制御装置１０
４は母線Ｄにおけるデータ交換の同期およびメモ
リ１０１のアドレシング（アドレス指定）を司ど
り、その出力２および３はそれぞれレジスタＡ
１，Ａ２およびＲ１，Ｒ２からのデータの読取り
および該レジスタへのデータの書込みを制御す
る。４つのレジスタの各々の各入力３は処理制御
装置１０４によつて別々に作用される。入力端１
を介し、処理制御装置１０４はマイクロプロセツ
サを外部装置に接続するデータ入出力母線と交信
する。その入出力端子４は母線Ｄと交信して、上
に述べた４つのレジスタのうちの任意のレジスタ
にデータまたは情報を転送したり、あるいは２つ
のレジスタＲ１およびＲ２のいずれからもデータ
を受信することができる。データがメモリ１０１
に書き込まれつつある時には、マイクロプロセツ
サの外部の装置によつてプログラミング電圧Ｖ_p
が供給される。 マイクロプロセツサが動作する仕方は次のとお
りである。処理用プログラムはメモリ１０１に格
納されている。このプログラム内の修正すべきデ
ータ項目または命令は１対のレジスタＡ１および
Ｒ１によつて処理されつつあるプログラムの制御
下でレジスタＲ２に送られる。そして関連のアド
レスはレジスタＡ２に供給される。そこでプログ
ラムは分岐して、レジスタＡ１に見つけられた適
切なアドレスでの書込みシーケンスに進みそして
満足すべき条件下で書込みが行なわれたことのチ
エツクを行なう。PROMおよびEPROM型のメモ
リへの書込みには或る程度の時間が要するので、
全書込みサイクル中メモリの入力部に書き込まれ
るデータ項目およびアドレスを安定な状態で保持
しておく必要がある。従つて上に述べた４つのレ
ジスタは少くとも全書込みサイクル中、記憶場所
に格納しているデータを保持できることが必要と
される。そしてこれは上記レジスタが接続されて
いる母線に一時的に現われる情報を保持する働き
をなすラツチ回路を用いて達成することができ
る。一般に母線に供給されるデータは直ちに変更
されるからである。 第２図は第１図に示したマイクロプロセツサの
変型具体例を示す。 第１図の具体例に関して次のような２つのコメ
ントをしておく必要があろう。 １ メモリへのアクセス回路は必然的に複雑とな
る。と言うのは同一のセルが同時に２つの別々
のアクセスを受けるからである。 ２ この具体例ではプログラムを自己破壊性とす
ることができる。と言うのは任意時点におい
て、アドレスＡ１をアドレスＡ２に等しくする
ことができ、そしてこの性質を或る種の情報を
保護することが要求される事例もしくは用途に
おいて利用できるからである。この点第２図の
具体例はかなり単純化されている。第２図にお
いて、PROMまたはEPROMメモリ１０１は２
つのメモリＭ１およびＭ２に分割されておつ
て、メモリＭ１はレジスタＡ１０２によりアド
レシングされ、メモリＭ２はレジスタＡ２ １
０３によりアドレシングされる。このようにメ
モリ１０１を２つのメモリに分割することが第
２図に示した具体例に特有の特長である。他の
事項は第１図に示したものと変りはない。各メ
モリ・ブロツクＭ１およびＭ２をプログラミン
グするための電圧は互いに独立した電圧であ
り、従つて１つのメモリ・ブロツクは後のメモ
リ・ブロツク内にあるプログラムによつてプロ
グラミングすることができる。この構成によれ
ば次のような利点が得られる。 多くの用途において、プログラムを次のように
構成する、即ちメモリ・ブロツクＭ１が全ての非
展開プログラムまたは部分的プログラムを格納
し、そしてメモリ・ブロツクＭ２が展開もしくは
発展プログラムまたはプログラム部分を格納する
ように構成することが可能である。この種の用途
においては、メモリＭ１は読出し専用メモリの形
態で製作することができ、それにより製作費用な
らびにこのメモリの占有スペースを減少すること
ができる。この場合には書込み電圧Vp１は必要
とされない。他方、第２のメモリ・ブロツクは必
然的にPROMまたはEPROMメモリの形態になら
なければならない。この場合１つのメモリをアド
レシングするレジスタは他のメモリのメモリ要素
をアドレシングできないので、アドレシングの問
題は容易に解決されることが理解されるであろ
う。 第３図は本発明による自動プログラム・マイク
ロプロセツサの具体例を示す。マイクロプロセツ
サを構成する全ての単位もしくはユニツトは母線
Ｄ（BUS Ｄ）を中心に示されている。先に述べ
たように、メモリ１０１は２つのブロツクＭ１お
よびＭ２に分割され、Ｍ１はプログラムの非展開
部分を格納し、Ｍ２は展開プログラム部分を格納
している。ブロツクＭ１は慣用のマイクロプロセ
ツサで用いられている通常の計数器の機能を果す
アドレス・レジスタＡ１ １０２によりアドレシ
ングされる。アドレス・レジスタ１０２にはIR
データ・レジスタ１０５が関連して設けられてい
る。メモリ・ブロツクＭ２はアドレス・レジスタ
Ａ２ １０３によりアドレシングされ、そしてそ
れに関連しデータ・レジスタＤ １０６が設けら
れている。先に述べた具体例の場合と同様に、メ
モリ・ブロツクＭ１およびＭ２はROM，PROM
またはEPROM型の不揮発性のセルから構成され
ている。プログラミング電圧PGはフリツプ・フ
ロツプＰ １１３から得られる。第３図に示す他
の事項は慣用構造のマイクロプロセツサから転用
したものである。 PSW（「プログラム状態語−program status
word」の略称）レジスタ１１２は１つのプログ
ラムを実行するのに要求される全ての情報を格納
する特定化されたレジスタである。PSWワード
を格納することによつて、マイクロプロセツサの
或る種の動作状態を保存することが可能となり、
それによつてPSWワード内の特権ビツト位置に
よりマイクロプロセツサのユーザがマイクロプロ
セツサ内部の或る種のプログラム情報にアクセス
することは禁止される。また通例の仕方でマイク
ロプロセツサは演算論理装置１０７を有してお
り、その入力端１および２は累算レジスタ１０８
および一次記憶レジスタ１０９に接続されてい
る。これ等２つのレジスタの入力端もデータ母線
（BUS Ｄ）ならびに演算論理装置１０７の出力
端３に接続されている。マイクロプロセツサはま
た母線Ｄに接続された入力を有するアドレス・レ
ジスタROM１１０によつてアドレシングされる
作業レジスタＲ０ないしＲ７およびレジスタ・ス
タツクのレジスタ・セツト１１１を有している。
この構成によれば、メモリ１０１のブロツクＭ１
およびＭ２で実行されるプログラムでメモリＭ２
に格納されている情報の内容が修正される。正確
に述べると、累算レジスタもしくはアキユームレ
ータ内にある演算結果を用いてアドレス２
FOH（即ちメモリ内の752番目のワード）におけ
る記憶内容を修正したい場合には、前以つて作業
レジスタＲ０およびＲ１にアドレス２ FOHを
格納することができるようにプログラムを組むこ
とができる。このため自動ブログラミングはメモ
リＭ１に記憶されている「PROG」と称すサブプ
ログラムによつて実行される。このプログラムは
メモリへの書込みに要求される全ての機能を実行
する必要があり、そして特に用いられているテク
ノロジイと両立し得るシーケンスを用いる必要が
ある。プログラマブル・メモリ（プログラミング
可能なメモリ）がFAMOS方法で製作されている
と仮定した場合の時間信号ダイヤグラムが第４図
に示されている。即ち、第４図にはクロツク信号
の波形、データ項目がレジスタＤ １０６に保持
される時間およびフリツプ・フロツプＰ１１３に
よつて伝送される書込み信号（プログラミング電
圧）PGが存在する時間が示されている。レジス
タＤ１０６およびＡ２ １０３内のデータ項目お
よびアドレスはマイクロプロセツサ・サイクルと
比較して非常に長い期間中、これらレジスタ内に
維持されなければならないことが理解されるであ
ろう。実際マイクロプロセツサ・サイクル時間が
５μｓとすると、アドレスおよびデータ項目は書
込み相の全期間、即ち50ms中安定な状態に留る
必要がある。プログラムPROGの動作相は第５図
に示されている。ステツプ５００においては、ア
キユームレータ１０８の内容がＤレジスタ１０６
に装入される。その結果として修正すべきデータ
もしくは情報項目がＤレジスタに供給される。ス
テツプ５０１ではレジスタＲ０およびＲ１の内容
がアドレス・レジスタＡ２ １０３に転送され、
その結果として修正すべきデータ項目もしくは情
報のアドレスがレジスタＡ２ １０３に導入され
る。ステツプ５０２ではフリツプ・フロツプＰ
１１３が信号PGを発生してデータ項目をメモリ
Ｍ２に書き込ませる。ステツプ５０３ではデータ
もしくは情報をメモリＭ２に書き込むのに必要と
され時間をチエツクするための計数がトリガされ
る。そしてこのチエツクはステツプ５０４で行な
われる。なおこの例においては、この時間は
50msであると仮定している。この周期の終りに
ステツプ５０５で書込みが完了し、続いてステツ
プ５０６はサブプログラムPROGを要求するプロ
グラムへ戻される。サブプログラムPROGの実行
を可能にするマイクロ命令のリストを掲げれば次
のとおりである。

【表】 主プログラムの実行の結果としてサブプログラ
ムPROGを呼び出すのに必要なパラメータが装入
される。従つてマイクロ命令のリストは次のよう
になる。

【表】 上の説明から明らかなように、レジスタＡ２お
よびＤは全書込み相（信号PG）中ロツクされた
状態に留まり、そして母線は書込みサブプログラ
ムPROGの実行に必要とされる命令の転送に用い
られる。 本発明の他の具体例においては、書込みサブプ
ログラムPROGの代りに論理回路全体を用いて書
込みオートマトンを用いることができる。第６図
に示した具体例は書込みプログラムPROGの代り
に書込みオートマトン１１４が用いられている不
揮発性自動プログラミングを可能にする構造のマ
イクロプロセツサである。先に述べたマイクロプ
ロセツサにおいては、対形態で相関された４つの
レジスタによるPROMまたは、EPROMメモリへ
の同時的二重アクセスを用いかつ関連のプログラ
ムPROGを用いて不揮発性自動プログラミング機
能を実行するものであつた。この機能はま単一の
アドレス・レジスタ１０２、単一のデータ・レジ
スタ１０５および書込みオートマトン１１４を用
いて自動的にプログラム可能である不揮発性メモ
リに対する単一アクセスで実行することができ
る。書込みオートマトンは母線Ｄに接続されてお
り、この母線Ｄは先に述べた実施例の場合と同様
に処理装置１０４をアドレス・レジスタＡ１０２
およびデータ・レジスタＲ １１５に接続してい
る。レジスタＡ １０２およびＲ １１５はメモ
リ１０１における書込みを制御するための信号
PGを発生することによりロツク、即ち鎖錠せし
められる。オートマトンは処理装置もしくはプロ
セツサ１０４によつて発生される書込み命令Ｗに
よつて作動される。PROMまたはEPROMメモリ
１０１における書込みサイクルが完了すると、オ
ートマトンは解放信号Acqを処理装置に伝送し、
該処理装置は書込みサイクルの間は中断されてい
た現在のプログラムを取り戻す。このようにして
オートマトンはマイクロプロセツサの通常の動作
に干渉しないような仕方で書込み電圧（信号
PG）を分配することができる。データ・レジス
タＲ １０５は両方向性である。即ち該レジスタ
はPROMメモリから読み出されたデータならびに
該PROMメモリに書き込まれるデータを格納でき
ねばならない。レジスタＡ １０２は書込みオー
トマトン１１４と処理装置１０４との間で母線４
に対して多重化される。処理相においては、レジ
スタＡは処理装置１０４内の通常の計数器によつ
て装入され、レジスタＲはPROMメモリ１０１か
ら命令およびデータを読み出すレジスタとして用
いられる。 自動プログラミング相においては、制御はマイ
クロコードＷを発生することによつて処理装置か
ら書込みオートマトンに引き渡される。オートマ
トンは用いられているPROMメモリと両立し得る
所要の書込みシーケンスを発生する。修正すべき
データもしくは命令はレジスタＲ１０５によつて
送り込まれる。書込みシーケンスの終時には制御
は処理装置に戻され、該処理装置、即ちプロセツ
サはこのようにして修正されたプログラムを再び
通常通り実行する。レジスタＡの内容はそこで書
込みオートマトンかまたは処理装置によつてリセ
ツトされる。 第７図は書込みオートマトンの１具体例を示
す。この図において、書込みマイクロコードＷを
表わす信号はデコーダ７０１の入力１に取り込ま
れる。該デコーダ７０１はその出力２から計数器
７０２の入力１４に可能化信号VALを供給し、
それにより該計数器７０２はその入力１５に供給
されるマイクロプロセツサ・サイクル信号Ｈを段
階的に計数する。第４図の具体例の場合と同様
に、マイクロプロセツサ・サイクル時間が５μｓ
で書込みサイクル時間が50msであるとすると、
計数器は50ms間マイクロプロセツサ・サイクル
周期を計数するために、言い換えるならば10000
マイクロプロセツサ・サイクルを計数するため
に、14個のフリツプ・フロツプを有する必要があ
る。計数器７０２はデコーダ７０３が設けられて
おり、該デコーダ７０３の出力１４はフリツプ・
フロツプ７０４のＫ入力端に10000サイクルの計
数が完了したことを表わす信号を供給する。そこ
でフリツプ・フロツプ７０４のＱ出力端は書込み
制御信号PGを発生する。このフリツプ・フロツ
プは信号VALが存在する時には「２進１」状態
にセツトされそして10000の計数容量に達した時
には「２進０」にリセツトされる。サイクル解放
信号はフリツプ・フロツプ７０４のＱ出力端に接
続された入力端を有する反転増幅器７０５によつ
て発生される。 以上述べた本発明の好ましい具体例は本発明を
単に例示するものに過ぎず、マイクロプロセツサ
分野の専門家には本発明の範囲から逸脱すること
なく、他の設計や変更が可能であろうことは言う
迄もない。

【図面の簡単な説明】

第１図は本発明による自動的にプログラムされ
るマイクロプロセツサのメモリのアドレシングを
概略的に図解するダイヤグラム、第２図は第１図
に示した構成の変型例を示すダイヤグラム、第３
図は本発明による自動的にプログラムされるマイ
クロプロセツサの具体例の全体的構成を略示する
ダイヤグラム、第４図は第３図のメモリＭ２にお
ける書込みシーケンスで生ずる種々な信号の状態
を示す時間ダイヤグラム、第５図は書込みサブプ
ログラムPROGによつて実行される処理ステツプ
の簡単なフローチヤート、第６図は本発明による
自動的にプログラムされるマイクロプロセツサの
変型具体例を示し、そして第７図は第６図に示し
たマイクロプロセツサで用いられる書込みオート
マトンの１具体例を示すダイヤグラムである。 １０１……メモリ、１０２……レジスタＡ１、
１０３……レジスタＡ２、１０４……処理制御装
置、１０５……レジスタＲ１、１０６……レジス
タＤ、１０７……演算論理装置、１０８……累算
レジスタ、１０９……一次記憶レジスタ、１１０
……アドレス・レジスタROM、１１１……レジ
スタ・セツト、１１２……PSWレジスタ、１１
３，７０４……フリツプ・フロツプＰ、１１４…
…書込みオートマトン、７０１，７０３……デコ
ーダ、７０２……計数器、７０５……インバータ
増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 単一の半導体チツプ上に形成されるマイクロ
   プロセツサであつて、 メモリ： 前記メモリに含まれている情報を処理するため
   の処理ユニツト手段；および、 前記処理ユニツト手段によつて制御されて、前
   記メモリへのデータの書込みを可能化させるため
   の手段； が含まれていることを特徴とするマイクロプロ
   セツサ。 ２ 前記メモリへのデータの書込みを可能化させ
   るための前記手段には： データが修正されるべき前記メモリ内の位置、
   および、 命令シーケンスの形式で前記メモリに記憶され
   ているデータであつて、修正されたデータが前記
   メモリ内に書込まれることを可能化させるもの、 を同時にアドレスするための手段が含まれてい
   る、特許請求の範囲第１項記載のマイクロプロセ
   ツサ。 ３ 前記同時にアドレスするための手段には： データが修正されるべき位置をアドレスするた
   めの第１のアドレス・レジスタ；および、 前記命令シーケンスによる使用のための第２の
   アドレス・レジスタ； が含まれている、特許請求の範囲第２項記載の
   マイクロプロセツサ。 ４ 前記同時にアドレスするための手段には： 修正されたデータを記憶するための第１のデー
   タ・レジスタ； 前記命令シーケンスの実行を要求されたデータ
   を記憶するための第２のデータ・レジスタ； が更に含まれている、特許請求の範囲第３項記
   載のマイクロプロセツサ。 ５ 前記メモリへのデータの書込みを可能化させ
   るための手段には、前記メモリによつて要求され
   る全期間にわたつて、前記メモリにデータを書込
   むために必要される電圧を発生させるための手段
   が更に含まれている、特許請求の範囲第４項記載
   のマイクロプロセツサ。 ６ 前記メモリはプログラマブルROMである、
   特許請求の範囲第４項記載のマイクロプロセツ
   サ。 ７ 前記マイクロプロセツサは携帯可能な担体に
   含まれている、特許請求の範囲第１項ないし第６
   項のいずれかに記載のマイクロプロセツサ。