JP2731747B2 - 電子デジタルプロセッサ装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の分野】本発明は集積半導体システム、特に単一
チップマイクロプロセッサもしくはマイクロコンピュー
タ形状の電子デジタル・プロセッサシステムに関する。 【０００２】 【従来技術の説明】マイクロプロセッサ装置はテキサス
インスツルメンツ社のゲイリー・ダブリュー・ブーンの
米国特許第３，７５７，３０６号に示されるような、
“ＭＯＳ／ＬＳＩ”技術により通常製作される、単一半
導体集積回路に含まれるデジタルプロセッサの中央処理
ユニットすなわちＣＰＵである。このブーンの特許には
双方向並列バスを使用して相互接続された並列ＡＬＵ、
データ及びアドレスのレジスタ、命令レジスタ及び制御
デコーダを含むチップ上の８ビットＣＰＵが示されてい
る。テキサスインスツルメンツ社のゲイリー・ダブリュ
ー・ブーン及びマイケル・ジェー・コクランの米国特許
第４，０７４，３５１号には単一チップ“マイクロコン
ピュータ”型装置が示されており、それは４ビット並列
ＡＬＵ及びプログラム及びデータ記憶用のオンチップＲ
ＯＭ及びＲＡＭを有するその制御回路を含んでいる。マ
イクロプロセッサという用語は通常プログラム及びデー
タ記憶用の外部メモリを採用した装置を意味し、マイク
ロコンピュータという用語はプログラム及びデータ記憶
用のオンチップＲＯＭ及びＲＡＭを有する装置を意味す
るが、これらの用語は互換的に使用することができ本発
明を制限するものではない。 【０００３】１９７１年に米国特許第３，７５７，３０
６号及び第４，０７４，３５１号が最初に出願されて以
来、マイクロプロセッサ及びマイクロコンピュータの速
度及び可能性を高め、又、製作コストを低減して小さな
スペースすなわち小さなチップサイズに多くの回路を設
ける改良が沢山なされてきた。改良されたホトリソグラ
フィ技術により狭い線幅とより高い解像度が可能とな
り、回路密度が高くできるようになったが、小さなチッ
プサイズで性能を高めるという目標に対しては回路及び
システムの改良も寄与している。マイクロプロセッサの
これらの改良のいくつかはテキサスインスツルメンツ社
の次の米国特許に開示されている。エドワード・アール
・カウデル及びジョセフ・エッチ・レイモンド・ジュニ
アの米国特許第３，９１１，３０５号；デイビッド・ジ
ェー・マックエルロイ及びグラハム・エス・タブスの米
国特許第４，１５６，９２７号；アール・ジェー・フイ
ッシャー及びジー・デイー・ロジャースの米国特許第
３，９３４，２３３号；ジエー・ディー・ブライアント
及びジー・エー・ハートセルの米国特許第３，９２１，
１４２号；エム・ジェー・コクラン及びシー・ピー・グ
ラントの米国特許第３，９００，７２２号；シー・ダブ
リュー・ブリクシー他の米国特許第３，９３２，８４６
号；ジー・エル・ブランチンガム，エル・エッチ・フィ
リップ及びエル・ティー・ノバックの米国特許第３，９
３９，３３５号、エス・ピー・ハミルトン、エル・エル
・マイルズ他の米国特許第４，１２５，９０１号、エム
・ジー・バンバベルの米国特許第４，１５８，４３２
号、米国特許第３，７５７，３０６号及び第３，９８
４，８１６号。 【０００４】本技術の進展において生じたマイクロプロ
セッサ及びマイクロコンピュータの他の例が次の刊行物
に記載されている。エレクトロニクス、１９７２年９月
２５日号第３１〜３２頁にオンチップＲＯＭ及びＲＡＭ
を有する４ビットＰチャネルＭＯＳマイクロコンピュー
タが示されており、それは米国特許第３，９９１，３０
５号と同様である。米国特許第３，７５７，３０６号と
同様の広範に使用されている８ビットマイクロプロセッ
サがエレクトロニクス、１９７４年４月１８日号の第８
８−９５頁（モトローラ６８００）及び第９５−１００
頁（インテル８０８０）に記載されている。６８００の
マイクロコンピュータ版がエレクトロニクス、１９７８
年２月２日号の第９５−１０３頁に記載されている。同
様に８０８０の単チップマイクロコンピュータ版がエレ
クトロニクス、１９７６年１１月２５日号の第９９−１
０５頁に示されており、８０８０から展開された１６ビ
ットマイクロプロセッサがエレクトロニクス、１９７８
年２月１６日号の第９９−１０４頁に記載されている。
もう一つの単チップマイクロコンピュータであるモステ
ク３８７２がエレクトロニクス、１９７８年５月１１日
号の第１０５−１１０頁に示されている。６８００の改
良版がエレクトロニクス、１９７９年９月１７日号の第
１２２−１２５頁に記載されており、６ｙ８００から展
開された６８０００と名付けられた１６ビットマイクロ
プロセッサがエレクトロニックデザイン、１９７８年９
月１日号の第１００−１０７頁に記載されている。 【０００５】集積回路の設計及び製作技術はデジタル処
理もしくは制御機能を有するいかなる電子システムもマ
イクロコンピュータもしくはマイクロプロセッサチップ
を採用できる点まで発達している。しかしながら装置の
設計及び製作のコストが制約要因となっている。半導体
の製作は多品種少数生産よりも単一装置タイプの大量生
産に向っており、経済的にするにはＲＯＭコードを変え
るのみならず多くの入出力オプション及び同様の特徴を
与えることによりチップ設計を広範な用途に適用しなけ
ればならない。こうして特許第３，９９１，３０５号に
示すような装置が多くの異なる電子計算器、電子ゲー
ム、器具制御器等に対して何百万ユニットも量産されて
いる。同じ装置を使用することにより半導体製作コスト
が最少に低減されるのみならず、設計コストも最少とな
りその理由は必要な回路設計が非常に少なく（チップ外
部のみ）、プログラミングに命令セット及び一般的に使
用されているサブルーチン及び高レベルの経験が得られ
ているアルゴリズムを採用するためである。それにもか
かわらず新しい応用にマイクロコンピュータ装置を使用
するための設計コストはアセンブリ語プログラミングの
みが必要であるにもかかわらず非常に高いことがあり、
このソフトウエアコストは広範なタイプの装置に多くの
異なる両立しないプログラミング語が使用されるために
非常に高い。 【０００６】米国特許第４，０７４，３５１号に示すタ
イプのマイクロコンピュータはマイクロコンピュータに
より実行される命令を含むオンボードプログラムＲＯＭ
を含んでいる。マイクロコンピュータ上のＲＯＭを製作
するにはこれらのプログラムを製作時に指定しなければ
ならない。 【０００７】 【発明の概要】マイクロプロセッサもしくはマイクロコ
ンピュータにより実行される命令を格納するための電気
的にプログラム可能な読取転専用プログラムメモリを有
するマイクロコンピュータもしくはマイクロプロセッサ
を提供することが本発明の目的である。電気的にプログ
ラム可能な読取専用メモリを自己プログラムする機構を
提供することも本発明の目的である。 【０００８】本発明に従って電子デジタルプロセッサシ
ステムが提供され、それは内部メモリを含みそれはさら
にデータ及びデータに対する演算を定義する指令を記憶
するための電気的にプログラム可能な読取専用メモリを
含んでいる。デジタルプロセッサシステムはさらにデー
タに対して演算を行うための演算・論理ユニットを含ん
でいる。データを一時的に記憶し且つアドレスを一時的
に記憶して内部メモリをアクセスするレジスタも設けら
れており、演算・論理ユニットをメモリ及びレジスタに
接続する複数本のデータパスを介して接続されている。
デジタルプロセッサシステムは制御及びタイミング回路
により制御されて指令の実行のために与えられたものを
実行してメモリをアクセスし、演算・論理ユニットはレ
ジスタにより制御されて指令を実行し電気的にプログラ
ム可能な読取専用メモリをプログラムする。 【０００９】実施例において単一半導体基板上にモノリ
シックに集積された電子デジタルプロセッサシステムが
設けられ、それは電気的にプログラム可能な読取専用メ
モリを含みデータ及びデータの演算を定義する指令を記
憶する。デジタル処理装置はまたデータに演算を行う演
算・論理ユニットを含みそれはレジスタセットに接続さ
れている。レジスタセットはデータの一時記憶及びメモ
リのアクセスを行うアドレスの一時記憶を行うために設
けられている。レジスタ、演算・論理ユニット及びメモ
リは複数本のデータパスにより相互接続されている。デ
ジタルプロセッサシステムは制御・タイミング回路によ
り制御され、それは指令を実行してレジスタによりメモ
リ及び演算・論理ユニットをアクセスし指令を実行して
電気的にプログラム可能な読取専用メモリをプログラム
する装置を含んでいる。 【００１０】 【実施例の説明】本発明を単一チップマイクロコンピュ
ータに応用して示す。図１はマイクロコンピュータチッ
プの素子を示すブロック図である。本コンピュータの詳
細説明はテキサスインスツルメンツ社の１９８１年の刊
行物“ＴＭＳ７０００マイクロコンピュータ”に記載さ
れており、それをここに参照として示す。本発明の強調
点はＲＯＭ１１プログラムメモリ及びＹデコード１１Ｙ
及びＸデコード１１Ｘである。本発明のこのＲＯＭは電
気的にプログラムされた読取専用メモリ（ＥＰＲＯＭ）
である。ＥＰＲＯＭ１１はメモリデータバスＭＤを介し
てＸデコード１１Ｘ及びＹデコード１１Ｙによりアクセ
ス可能である。このＭＤバスはまた入出力ポート、ポー
トＡ、ポートＢ、ポートＣ及びポートＤに接続されて外
部装置とインターフェイスする。ＥＰＲＯＭ１１はマイ
クロコンピュータにより実行されるプログラムメモリを
含む。 【００１１】本実施例は従来技術に較べて２つの明確な
利点を有している。第１はチップ上のＥＰＲＯＭを外部
ソースからプログラムしたりマイクロコンピュータ自体
により内部的にプログラムできることである。第２はＥ
ＰＲＯＭ自体のアーキテクチュアにより簡単化されたビ
ット感知回路が可能となることである。本実施例のマイ
クロコンピュータは、ＥＰＲＯＭ１１について２つのプ
ログラムモードを有し、それはダムモード及びマクロモ
ードである。ＡＬＵ１４は、論理演算を実行し、制御Ｒ
ＯＭ１７は、ダムモード及びマクロモードを実行するた
めのマイクロコードシーケンスを蓄積する。ダムモード
は、ＥＰＲＯＭ１１のプログラミング中にマイクロコン
ピュータ、即ちＡＬＵ１４が非動作とされるためにダム
モードと呼ばれる。ダムモードにおいて外部装置はこの
オンボードＥＰＲＯＭ１１の実際のプログラミングを制
御する。ＥＰＲＯＭ１１は２５１６もしくは２７１６等
の標準ＥＰＲＯＭ装置であるかのようにプログラムされ
ている。しかしながらマクロモードにおいてＥＰＲＯＭ
１１のプログラミングはＥＰＲＯＭ１１内のバイト位置
の書込専用特殊マイクロコード命令を使用してオンボー
ドマイクロコンピュータにより達成される。 【００１２】図２にダムモードにおける本メモリのプロ
グラミングに必要なマイクロコンピュータへのインター
フェイスを示す。Ｖ_ｓｓ及びＶ_ｃｃは前と同様５Ｖにマ
イクロコンピュータチップの給電入力である。Ｖ_ｐｐは
ＥＰＲＯＭビット位置のプログラミングに必要な２５Ｖ
電源入力である。ＲＥＳＥＴ信号はマイクロコンピュー
タをダムモードとするのに使用される。水晶Ｃ１及びＣ
２はマイクロコンピュータにタイミングを与える。ＥＰ
ＲＯＭ１１のプログラミングに２つの制御信号が使用さ
れる。第１はＰＤ／ＰＧＭでありそれはＡポート部７に
入力つれるプログラム指令Ａ７である。第２はＣＳ−で
ありそれはＡポートＡ４の第７位置へのチップ選定信号
入力である。書込まれるメモリ位置のアドレスは下位バ
イトのＤポート及び上位バイトの４ビットのＡポートへ
の入力である。実際のデータはＣポートへ入力される。
データは、メモリの書き込み動作後に、Ｃポートを用い
ることによって、ポートＤとポートＡによって特定され
るメモリアドレスでデータを出力させるようにして照合
を行うことが可能である。図２に示す構成のマイクロコ
ンピュータへの制御信号、データ及びアドレス入力のタ
イミングを図３に示す。信号Ｖ_ｃｃは５Ｖにセットされ
そのしばらく後に図示するＲＥＳＥＴ−のダウンタイム
中にＶ_ｐｐが２５Ｖにセットされる。これは、マイクロ
コンピュータが、２つの内部プログラミングモードのう
ちの１つに進むことを意味する。マイクロコンピュータ
をダムモードとするのに必要な実際のシーケンスは、Ｒ
ＥＳＥＴ−がローとなった時にＶ_ｐｐが加えられ次にＡ
ポート部４（ＣＳ−）が１レベルにセットされることで
ある。ＲＥＳＥＴ−がハイに戻るとマイクロコンピュー
タはダムモードとなる。このモードにおいてマイクロコ
ンピュータは２５１６／１７１６ＥＰＲＯＭと同様にプ
ログラムされる。アドレスは外部回路で示すＤポート及
びＡポートに加えられる。データを照合するためにアド
レスはこれらのポートに連続的に加えることができる。
照合シーケンス中にＰＤ／ＰＧＭ信号はローとなりＣＳ
−がローとなる。Ｄ及びＡポートへのアドレス入力は図
示するようにＣポートから出力されるデータのアドレス
を与える。ＲＥＳＥＴ−をリセットしたりセットがハイ
となる前にＶ_ｐｐを除去することによりマイクロコンピ
ュータは正規動作に戻る。書込シーケンス中にＶ_ｐｐが
ローとなると、書込みは行われない。 【００１３】マイクロコンピュータにＶ_ｃｃを加えＲＥ
ＳＥＴ−をローとしてマクロモードを開始させるために
図４に示すマクロモード用のインターフェイスが必要で
あり、Ｖ_ｐｐを印加し、又Ａ７ピンを０値にセットしな
ければならない。ＲＥＳＥＴ−がハイに戻るとマイクロ
コンピュータはマクロモードとなり、内部ＥＰＲＯＭ１
１を自己プログラムすることができる。このモードにお
いては、マイクロコンピュータは“メモリ拡張”外部モ
ードにある。すなわち前記刊行物ＴＭＳ７０００に記載
されているように外部装置のメモリをアクセスできるモ
ードにある。Ｂポートの制御信号は外部メモリ装置と相
互作用するのに必要な初期手順を与える。ＡＬＡＴＣＨ
はアドレスインジケータを与え信号Ｒ／Ｗ−は読取／書
込信号であり、ＥＮＡＢＬＥはチップイネーブル信号で
ありＣＬＯＣＫＯＵＴは内部マイクロコンピュータクロ
ックの出力である。これらの信号はマイクロコンピュー
タとインターフェイスするために外部装置のために必要
なものである。すなわちマイクロコンピュータはダムモ
ードの場合のいくつかの外部装置の替りに、このインタ
ーフェイスに対する制御信号を発生している。このメモ
リ拡張モードにおいて外部メモリ装置アドレスはマイク
ロコンピュータチップ内の内部メモリであるかのように
メモリデータバスＭＤ上に実際にメモリマップされる。
従ってマイクロコンピュータは外部装置に格納されたプ
ログラムを内部に格納されているかのように実行するこ
とができる。この点に関してメモリ装置へのアドレスは
Ｃポート及びポートＤによりメモリ装置１００及び１０
１に出力される。メモリ装置１００はマイクロコンピュ
ータにより実際に実行されるプログラムを格納する典型
的なメモリ装置である。メモリ装置１０１内に格納され
たデータはマイクロコンピュータ内のＥＰＲＯＭ１１に
ロードされるデータを表わす。ラッチ装置１０２は７４
３７３のようなデータラッチでありマイクロコンピュー
タに対してデータをラッチするために設けられている。
データのこの転送タイミングを図５ａに示す。前記した
ようにＲＥＳＥＴ−がローとなると、Ｖ_ｐｐが印加され
０値がＡポートの第７位置に加えられてマイクロコンピ
ュータはマクロモードに入る。ＲＥＳＥＴ−がハイに戻
るとマイクロコンピュータはマクロモードとなる。この
モードにおいてマイクロコンピュータは新しい命令“Ｐ
ＲＧ”（オプコードＯ４）を有すること以外は、マイク
ロコンピュータが正規モードにあるのと全く同様に作動
する、この命令は他のマイクロコンピュータ命令と共に
プログラム内に含むことができる。 【００１４】装置がリセットされるとリセット信号は外
部割込として作用して実行されるべき次の命令のアドレ
スを含むメモリの位置へプログラムを指向させる。ＥＰ
ＲＯＭメモリはスペースＦＯＯＯからＦＦＦＦ（正規リ
セットベクトル位置ＦＦＦＥ及びＦＦＦＦを含む）を有
し且つ最初にプログラムされていないため、マクロモー
ドにおいてはリセットベクトルはＦＦＦＥ及びＦＦＦＦ
の替りに外部メモリアドレスＥＦＦＥ及びＥＦＦＦから
取出される。これによりマイクロコンピュータはそれ自
体のＥＰＲＯＭ１１をプログラムすることができる。Ｖ
_ｐｐを加えることなくマイクロコンピュータがリセット
されると（図５ｂ）マイクロコンピュータは正規モード
で作動してリセット信号がその正規位置ＦＦＦＥ及びＦ
ＦＦＦから取出される。 【００１５】Ｖ_ｐｐはマクロモードのいかなる時点にお
いても除去することができる。これによって単にマイク
ロコンピュータがＥＰＲＯＭ１１への書込みを不能とさ
れるだけである。実施例においてＰＲＧオプコードには
１バイトのレジスタファイル番号が続く。この番号はプ
ログラムされるＦＯＯＯからＦＦＦＦの１６ビットＥＰ
ＲＯＭアドレスを含むレジスタ対を指定する。このアド
レスに書込むデータは“Ａ”レジスタに含まれている。
これは単なる間接アドレスモードでありソースデータは
Ａレジスタ内にある。実施例において命令の実行にはお
よそ２６ｍｓｅｃを要する。ＥＰＲＯＭ１１への妥当な
書込みを保証するには、“ＰＲＧ”命令を二度実行しな
ければならない。“ＰＲＧ”命令は他のいかなるマイク
ロコンピュータ命令間にも含むことができるため、多く
の特殊な応用が可能である。例えばマイクロコンピュー
タはスマートな端末装置すなわち制御装置に使用するこ
とができ、装置を最終環境に設置して初期設定した時特
殊なサインもしくは証明もしくはデータがマイクロコン
ピュータに入力される。 【００１６】ダムモードにおいて、ＥＰＲＯＭ１１が、
外部装置によってプログラムされるとき、ポートＡ，Ｄ
に供給された外部アドレスは、メモリデータバスＭＤを
介してアドレスバッファ１９へ供給され、次いで、アド
レスバスＡＨを介してＸデコーダ１１Ｘ及びＹデコーダ
１１Ｙへ供給される。他方、ポートＣに供給された外部
データは、直接にＥＰＲＯＭ１１のＩ／Ｏ回路へメモリ
データバスＭＤを介して供給される。 【００１７】図６はマクロ及びダムモードに対するマイ
クロコードフロー図である。図の右半分においてＲＥＳ
ＥＴ−信号が起動するとＲＥＳＥＴマイクロコードシー
ケンス０からＲＥＳＥＴ２ｂが実行される。ＲＥＳＥＴ
２ｂの実行後Ｖ_ｐｐ端子にハイ電圧が存在するかどうか
の判定がなされる。ハイ電圧が存在する場合にはＰＲＧ
ＭＤ（ＥＡ）マイクロコードシーケンスが実行され、そ
うでない場合にはＲＥＳＥＴ３（ＥＡ）が実行される。
ハイ電圧が存在しない場合には、プログラムが単にリセ
ットされ前と同様にベクトルをロードする。しかしなが
らハイ電圧がセットされていると、コンピュータはマク
ロモードに入るべきかダムモードに入るべきかを決定し
なければならない。前記したようにこれはＡポートの第
７位置を調べることによって行われる。第７位置が１で
あればダムマイクロコードシーケンスが実行される。第
７位置が０であればＭＡＣＲＡ１からＭＡＣＲＡ３シー
ケンスが実行されてリセットベクトルをＦＦＦＥ及びＦ
ＦＦＦからＥＦＦＥ及びＥＦＦＦに変える。さらにマイ
クロコンピュータはメモリ拡張アーキテクチュアに置か
れ、そこでマイクロコンピュータは前記したようにオフ
チップメモリをアクセスすることができる。ＭＡＣＲＡ
マイクロコンピュータシーケンスが完了するとコンピュ
ータは正規マイクロコードシーケンスに戻る。 【００１８】ダムマイクロコードシーケンスの実行を図
７に示す。図７のＢＡ列に示す第１状態ＤＵＭ１におい
て、ＥＰＲＯＭ１１にプリチャージパルスを与える制御
線ＣＴＮＥ１がハイとなり、ＤＵＭ０の後のＢＡのこの
第１の実行に対してロードアドレス信号がハイとなる。
この期間中にＡポート（Ａ７）位置が読取られる。図７
の信号ＡＲＤＨ４で示すようにシーケンスはＡポート
（Ｄ−３）の読取りを続ける。これによってアドレスの
最上位ビットの読取りが完了する。これにＤＵＭ４及び
ＤＵＭ５で示すアドレスの最下位ビット位置を含むＤポ
ートの読取りが続く。ＤＵＭ６はＣＴＮＨ１からのプリ
チャージ及びＬＤＡＤＤＲ上のロードアドレス信号を必
要とするデータ読取りを開始する。図７に示すようにＤ
７はＰＤ／ＰＧＭ信号がローとなってＷＲＩＴＥを示す
まで継続する。このループはデータをＥＰＲＯＭ１１に
適正にプログラムするために必要である。次にＷＯＳが
ハイとなりハイ電圧書込の後にＥＰＲＯＭ１１を放電さ
せる。ＤＵＭ７ａからＤＵＭＢまでのシーケンスは書込
み完了及びデータ入力の確認すなわち照合を示す。前記
したようにこれはＣポート上の適正アドレスにデータを
出力するポートストローブＣＥＷＲＨ４によって示され
る。 【００１９】図８にマイクロコードシーケンススＭＡＣ
ＲＯ１からＭＡＣＲＯ Ｃの実行を示す。このシーケン
スの実行はＰＲＧ命令を実行した時に生じる。ＥＰＲＯ
Ｍ１１の適正なプログラミングを行うにはこのマイクロ
コード命令を２度実行しなければならない。第１セット
のマイクロ命令ＭＡＣＲＯ１からＭＡＣＲＯ６はＥＰＲ
ＯＭへ書込まれる情報の間接アドレッシングを確立す
る。ループＭＡＣＲＯ７からＭＡＣＲＯ９及びループＭ
ＡＣＲＯ８はＥＰＲＯＭバイト位置にデータが書込まれ
る時に実行されるソフトウエアタイミングループであ
る。最終セットのコードマクロＢからマクロＣによりＥ
ＰＲＯＭ１１からハイ電圧が放電される。照合はソフト
ウエア読取り及び実行されるプログラムによる比較によ
り行うことができるため、マクロモードに対する照合シ
ーケンスはない。 【００２０】図８においてＰＲＧ信号はＶ_ｐｐ電力がハ
イの時に生じる。ロードアドレスＬＤＡＤＤＲ信号は図
示するようにマイクロコードシーケンス中に生じる。Ｍ
ＤＬＨ４はＥＰＲＯＭに書込まれるデータを含むＭＤラ
ッチをロードするパルスを出す。ＮＯＰＲＧ信号はノー
プログラム信号でありＸ、Ｙ及びＺデコードを分離しな
がらＥＰＲＯＭ１１内のビット位置の書込みを実際に開
始する。ＷＯＳはノープログラムＮＯＰＲＧがハイとな
った後にハイ電圧の放電を行う。これによりメモリマト
リクス内の残存電圧が除去される。 【００２１】図６の左頂部に示す残りのマイクロフロー
はマイクロモードで命令を実行している間に、ＩＡＱ１
の後に実行される割込飛越しにより４状態の中の一つが
実行されることを示す。ハイ電圧が存在する場合には
（Ｖ_pp）ＩＡＱ２ＸもしくはＩＮＴ２Ｘが続きマイクロ
コンピュータはＭＡＣＲＯモードとなる。ハイ電圧が存
在しない場合にはＩＡＱ２もしくはＩＮＴ２が続きマイ
クロコンピュータは正規動作モードとなる。前記全ての
マイクロコードはマイクロコンピュータ内の正規マイク
ロモードシーケンスと関連している。マイクロコードシ
ーケンスの残りは前記刊行物ＴＭＳ７０００に示されて
いる。 【００２２】 【ＥＰＲＯＭ構造】図９にＥＰＲＯＭビットゲートレイ
アウトの頂部図を示す。ＥＰＲＯＭゲート構造は２個の
ゲートからなり、第１ゲート１２０はきれいな酸化物の
頂部のチャネル上に配置され、第１ゲート１２０上に配
置された第２ゲート１２１から分離されている。ゲート
１２０は浮遊ゲートと呼ばれる。ゲート１２２の下の領
域はＰ＋増強領域である。ゲート構造は金属細片１２３
により被覆されている。 【００２３】図１０にビットレイアウトの側部断面図を
示す。浮遊ゲート１２０はチャネル領域１２４から８０
０Å上に配置されており、１１００Å厚の絶縁酸化物領
域１２７が浮動ゲート１２０の頂部で第２ポリゲート１
２１の下に配置されている。ＦＡＭＯＳ装置はソース及
びドレーン領域１２５を含んでいる。増強Ｎ＋領域１２
６が注入されていて装置に高い破壊電圧を与える。Ｐ＋
タンク領域１２２は浮遊ゲート１２０の下に注入された
Ｐ＋である。セルをプログラムする時は第２のポリシリ
コンゲート１２１及びドレーン１２６にハイ電圧を加え
る。ソース領域１２７′は接地されている。この構成の
効果は電子を浮遊ゲート１２０の底部に集めてチャネル
１２４をＰ型領域とすることである。一度プログラムさ
れると読取シーケンス中にこのゲートは放電しない。プ
ログラムされたビットを消去するには本装置に紫外線を
当てて浮遊ゲート１２０付近から電子を除去する。 【００２４】 【発明の効果】以上詳細に説明したように、本発明によ
れば、プログラム可能なメモリを有するマイクロコンピ
ュータもしくはマイクロプロセッサを提供でき、しか
も、メモリを自己プログラムする機能及び外部回路（外
部装置）からのデータに従ってプログラムする機能を与
えることができる。

【図面の簡単な説明】 【図１】マイクロコンピュータチップのブロック図 【図２】ダムモードにおけるマイクロコンピュータのイ
ンターフェイス図 【図３】ダムモードにおけるマイクロコンピュータのタ
イミング図 【図４】マイクロモードにおける周辺装置を有するマイ
クロコンピュータのブロック図 【図５】マクロモードにおけるマイクロコンピュータの
タイミング図 【図６】ダム及びマクロモードを示すマイクロコンピュ
ータのマイクロコードフロー図 【図７】マイクロコードにおけるダムモードの実行を示
すタイミング図 【図８】マクロモードに対するマイクロコードの実行を
表わすタイミング図 【図９】ＥＰＲＯＭメモリ素子の頂部図 【図１０】ＥＰＲＯＭメモリ素子の側面断面図 【符号の説明】 １０ 半導体チップ １１ ＥＰＲＯＭ １１Ｘ Ｘデコーダ １１Ｙ Ｙデコーダ １００，１０１ メモリ装置 １０２ データクラッチ １２０ 浮遊ゲート １２１ 第２ポリシリコンゲート １２２ Ｐ＋タンク領域 １２４ チャネル １２５ ドレーン領域 １２６ 増強Ｎ＋領域 １２７ ソース領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−154954（ＪＰ，Ａ) 特表 昭56−500671（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．（１）プログラム可能なメモリを備えたマイクロコ
   ンピュータにより構成される電子デジタルプロセッサ装
   置であって、 （ａ）電気的にプログラム可能なメモリ手段と、 （ｂ）アドレス及びデータの転送のため上記メモリ手段
   に接続されたデータ通路と、 （ｃ）上記データ通路に接続され、外部装置とデータ及
   びアドレスの送受を可能とする外部端子と、 （ｄ）上記データ通路に接続され、データを蓄積するレ
   ジスタ及び上記メモリ手段の対応するアドレス位置をア
   クセスするためのアドレスを蓄積するレジスタを含むレ
   ジスタ手段と、 （ｅ）上記外部端子からの外部アドレスに従い上記外部
   端子からのデータが上記メモリ手段に書き込まれること
   を可能にする第１のマイクロコードシーケンスと、上記
   メモリ手段に書き込みを行うために生成された内部アド
   レスに従い上記レジスタ手段に蓄積されたデータが上記
   メモリ手段に書き込まれることを可能にする第２のマイ
   クロコードシーケンスとを蓄積する蓄積手段と、 （ｆ）上記データ通路と上記蓄積手段に接続され、上記
   メモリ手段のプログラムモードに応じて上記第１または
   第２のマイクロコードシーケンスを実行する制御手段
   と、 を含むことを特徴とする電子デジタルプロセッサ装置。