KR950010304B1 - 불휘발성 기억소자를 구비한 반도체 집적회로장치 - Google Patents

Abstract

내용 없음.

Description

불휘발성 기억소자를 구비한 반도체 집적회로장치

제 1 도는 라이트시간이 가변으로 되는 EPROM의 1실시예를 도시한 블럭도.

제 2 도는 본 발명이 적용되는 1칩 마이크로 컴퓨터의 1실시예를 도시한 블럭도.

제 3 도는 라이트시간이 가변으로 되는 EPROM의 다른 실시예를 도시한 블럭도.

제 4 도는 그 타이머회로의 1실시예를 도시한 블럭도.

제 5 도는 고속 라이트 알고리즘을 설명하기 위한 흐름도.

제 6 도는 라이트 시간이 가변으로 되는 EPROM에 또다른 1실시예를 도시한 블럭도.

제 7 도는 그 타이머회로의 1실시예를 도시한 블럭도.

본 발명은 불휘발성 기억소자를 구비한 반도체 집적회로장치에 관한 것으로써, 예를 들면 마이크로 프로세서로부터의 액세스에 의해서 전기적인 라이트가 가능하게 되는 프로그래머블 ROM(Read Only Memory)을 내장하는 1칩의 마이크로 컴퓨터에 이용해서 유효한 기술에 관한 것이다.

EPROM(electrically Programable ROM)을 내장한 1칩의 마이크로 컴퓨터로써, 예를 들면 (주)히다찌제작소, 소화 59년 8월 발행 「히다찌 마이크로 컴퓨터 데이타북 8비트 싱글칩」 p.823∼p.865가 있다. 이 1칩 마이크로 컴퓨터는 EPROM을 이용하는 것에 의해서, 사용자가 희망하는 프로그램을 갖는 1칩의 마이크로 컴퓨터를 조속히 제공할 수 있는 것과 동시에 양산성의 향상을 도모할 수 있는 것이다. 즉, 상기 내장 ROM으로써 마스크형의 ROM을 이용하면, 그 프로그램 라이트를 위한 각종 마스크의 제조 및 그 마스크를 사용한 집적회로의 제조에 시간을 소비해버리기 때문이다.

그런데, 최근 자기카드등을 대신하는 것으로써, 소위 IC카드가 주목받고 있다. 이와 같은 IC카드 또는 데이타뱅크에 이용되는 EEP ROM(Electrically Erasable & Programable ROM)을 내장한 1칩의 마이크로 컴퓨터로써, 히다찌 평론사, 소화 61년 7월 25일 발행 「히다찌 평론」제68권 제7호, p.29∼p.32가 있다.

상기한 예에서는 상술한 바와 같은 라이트장치를 이용해서 프로그래머블 ROM으로의 라이트를 실행하는 것이 아니라, 마이크로 프로세서로부터의 액세스에 의해서 직접적으로 프로그래머블 ROM에 대한 라이트를 실행할 필요가 있다. 여기에서, 상기 예에서는, 내장 방전회로등의 논리회로에 의해서 일정시간의 라이트가 실행되도록 되어 있다. 이 경우, 내장된 불휘발성 기억소자의 프로세스 편차가 비교적 큰 것이기 때문에, 최악의 경우를 고려하여 라이트시간을 설정하는 것이 필요하게 되기 때문에 대부분의 경우 라이트시간이 필요이상으로 소비되어 버린다.

본 발명의 목적은 고속이고 확실한 라이트를 가능하게 한 프로그래머블 ROM 내장의 1칩 마이크로 컴퓨터등의 반도체 집적회로장치를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면에서 명확하게 될 갓이다.

본원에 있어서는 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다. 즉, 본 발명의 반도체 집적회로장치는 마이크로 프로세서(CPU)와 마이크로 프로세서에 연결되는 프로그래머블 ROM을 포함하고, 프로그래머블 ROM은 전기적으로 라이트 가능한 여러개의 불휘발성 기억소자를 포함하는 메모리 어레이(M-ARY), 메모리어레이에 연결되고 마이크로 프로세서에서 공급되는 어드레스신호에 응답해서 여러개의 불휘발성 기억소자에서 적어도 1개의 불휘발성 기억소자를 선택하는 선택회로(XDCR, YDCR), 마이크로 프로세서에 연결되고 선택된 적어도 1개의 불휘발성 기억소자로 라이트할 예정의 데이타를 유지하는 입력회로(I/O), 입력회로에 연결되고 입력회로의 동작을 제어하는 라이트 제어회로(WC), 라이트 제어회로에 연결되고, 마이크로 프로세서로부터의 지시에 응답해서 라이트 제어회로의 동작시간을 제어하는 제어수단(WFF, TM, CMP)을 구비하는 것을 특징으로 한다.

상기한 수단에 의하면, 내장된 불휘발성 기억소자의 프로세스 편차에 따른 최소시간에 의해 그 라이트가 실행되기 때문에 고속이고 확실한 라이트가 가능하게 된다.

제2도에는 본 발명이 적용된 1칩 마이크로 컴퓨터의 1실시예의 블럭도가 도시되어 있다.

동일도면에 있어서, 점선으로 둘러싸인 부분은 반도체 집적회로 LSI이고, 여기에 형성된 각 회로블럭은 전체로써 1칩 마이크로 컴퓨터를 구성하고 있고, 공지의 반도체 집적회로 제조기술에 의해서, 특히 제한되지는 않지만 단결정 실리콘과 같은 1개의 반도체기판상에 있어서 형성된다.

기호 CPU로 표시되어 있는 것은 마이크로 프로세서이며 그 주요구성 블럭이 대표로써 예시적으로 도시되어 있다. 즉, A는 어큐뮬레이터, X는 인덱스 레지스터, CC는 컨디션 코드 레지스터, SP는 스택포인터, PCH, PCL은 프로그램 카운터, CPU-CONT는 CPU 콘트롤러, ALU는 산술논리 연산유닛이다.

기호 I/O로 표시되어 있는 것은 입출력 포트이고, 그 내부에 데이터 전송방향 레지스터를 포함하고 있다. 또한, 기호 I로 표시되어 있는 것은 입력전용 포트이다.

기호 OSC로 표시되어 있는 것은 발진회로이며 특히 제한되지는 않지만, 외부에 부착된 수정진동자 Xta ℓ을 이용해서 고정밀도의 기준 주파수 신호를 형성한다. 이 기준 주파수 신호에 의해, 마이크로 프로세서 CPU에 있어서 필요로 되는 클럭펄스가 령성된다.

또한, 상기 기준 주파수 신호는 타이머의 기준시간 펄스로써도 이용된다. 이 타이머는 카운터 COUT, 프리스케일러 PR 및 콘트롤러 CONT에 의해 구성된다.

기호 RAM으로 표시되어 있는 것은 랜덤액세스메모리이고, 주로 일실시데이타의 기억회로로써 이용된다.

기호 ROM으로 표시되어 있는 것은 리드온리메모리이며, 특히 제한되지는 않지만 마스크형 ROM에 의해서 구성되고 각종 정보처리를 위한 프로그램이 라이트된다. 이 프로그램중에는 후술하는 바와같은 EPROM으로의 데이타 라이트 프로그램도 포함된다.

또한, 기호 EPROM으로 표시되어 있는 것은 이레이즈블 & 프로그래머블 ROM이며, 주로 유지해야 할 중요한 데이타의 저장을 위해 이용된다. 예를 들면 은행용의 IC카드에서는 그 입출금 데이타등이 기록되고, 의료용의 IC카드에서는 임상차트등의 진로데이타등이 기록된다.

이상의 각 회로블럭은 마이크로 프로세서 CPU를 중심으로 해서 버스 BUS에 의해서 상호 접속되어 있다. 이 버스 BUS에는 후술하는 데이타버스 DAT와 어드레스버스 ADD가 포함되는 것이다. 또한 각 메모리나 주변회로에 대한 제어신호는 생략되어 있다.

이 실시예에서는 특히 제한되지는 않지만, EPROM은 외부단자로부터 공급되는 약 12V 또는 21V와 같은 라이트용 고전압 Vpp가 공급된 상태로, 마이크로 프로세서에 의해서 생성된 어드레스와 데이타가 라이트를 지시하는 제어신호를 받아서 그 라이트가 실행된다. 이 라이트 동작을 행하는 라이트 회로는 그 라이트 시간이 가변으로 된다. 또한 이 실시예의 집적회로 LSI는 상기 EPROM에 라이트 된 데이타의 소거를 필요로 하지 않는 경우에는 전체가 플라스틱 팩 케이지에 의해 봉하여 막아진다. 한편, 상기 데이타의 소거를 가능하게 하고 싶으면 상기 EPROM이 형성되는 부분에 자외선 조사용 창을 만들 수 있다.

EPROM은 초기상태에는 반도체소자의 제조방법에 의해, 데이타는 "1" 또는 "0"중 어느것인가의 상태로 고정되어 있다. 특히 제한되지는 않지만, 초기상태 즉 소거상태의 데이타는 "1"로 한다.

제1도에는 상기 라이트 시간이 가변으로 되는 기능을 갖는 EPROM의 1실시예의 블럭도가 되어 있다.

메모리 어레이 M-ARY는 플로팅 게이트와 콘트롤 게이트를 갖는 스택된 게이트 구조의 불휘발성 기억소자(이하, 스택된 게이트 트랜지스터라 한다)가 매트릭스 배치되어 구성된다. 이들의 스택된 게이트 트랜지스터의 콘트롤 게이트는 동일 행에 배치된 것이 대응하는 워드선에 공통으로 결합되고, 동일 열에 배치된 것의 드레인 전극은 대응하는 데이타선(디지트선 또는 비트선)에 결합된다.

상기 메모리어레이 M-ARY의 워드선은 X어드레스디코더 X-DCR에 의해서 그 하나가 선택된다. 즉, X어드레스디코더 X-DCR은 래치회로 FF를 갖고 어드레스버스 ADD를 거쳐서 공급되는 어드레스 신호를 그 래치회로 FF에 유지하고 그것을 해독해서 하나의 워드선을 선택상태로 한다.

상기 메모리 어레이 M-ARY의 데이타선은 Y어드레스디코더 Y-DCR에 의해서 선택된다. 즉, Y어드레스디코더 Y-DCR은 상기와 같은 래치회로 FF를 갖고, 어드레스버스 ADD를 거쳐서 공급되는 어드레스신호를 그 래치회로 FF에 유지하고, 그것을 해독해서 데이타선과 공통 데이타선을 접속시키는 칼럼스위치 MOSFET를 ON상태로 한다. 상기 어드레스디코더 X-DCR, Y-DCR은 상기 고전압 Vpp가 공급된 상태로 라이트모드가 지시되었으면 상기 고전압 Vpp에 따른 고전압 레벨의 선택신호를 형성하고, 리드모드가 제시되었으면 5V와 같은 비교적 낮은 전압 Vcc에 따른 통상레벨의 선택신호를 형성한다. 이와 같은 전압 Vpp/VcC의 전환은 후술하는 라이트 제어회로 WC에 의해 실행된다.

상기 공통 데이타선은 입출력회로 I/O를 거쳐서 데이타버스 DAT에 접속된다. 예를 들면, 리드동작이면 출력회로가 동작상태로 되어 공통 데이타선의 데이타를 데이타버스 DAT에 전달한다. 또, 라이트 동작이면 입력회로가 동작상태로 되고, 그 동작상태에 있어서 데이타버스 DAT의 데이타가 논리 "0"이면 그것을 고전압 Vpp로 변환해서 공통 데이타선에 전달하고, 논리 "1"이면 회로의 접지전위 레벨을 공통 데이타선에 전달한다. 상기 입력회로는 상기 어드레스 디코더와 동일한 래치회로를 갖고, 상기 데이타버스 DAT상의 라이트데이타를 유지한다.

라이트 플래그 WFF에는 마이크로 프로세서 CPU로부터 라이트 신호가 세트된다. 이 WFF가 세트되고, 그 출력신호 PGM이 고레벨로 되어 있는 동안, 라이트 제어회로 WC는 상기 전압을 고전압 Vpp로 전환한다. 또한, 라이트 신호 WP를 입출력회로 I/O의 입력회로에 전달한다. 이것에 의해서, 입력회로는 대응하는 라이트 비트가 논리 "0"이면 그 출력을 고전압 Vpp로 하고, 논리 "1"이면 회로의 접지레벨로 한다. 따라서, 상기 마이크로 프로세서 CPU에 의한 라이트 플래그 WFF의 세트/리세트에 의해 라이트 시간이 가변하게 된다. 즉, 마이크로 프로세 CPU는 EPROM에 할당된 어드레스 공간에 있어서의 특정 어드레스 신호를 어드레스버스 ADD를 거쳐서 EPROM의 디코더 X-DCR, Y-DCR에 공급하고, 라이트할 데이타를 데이타버스 DAT를 거쳐서 입력회로에 공급한다. 이 상태에서 상기 라이트플래그 WFF를 세트한다. 이것에 의해, 상기 신호 PGM이 고레벨로 되고, 상기 고전압 Vpp가 디코더 X-DCR, Y-DCR 및 입력회로에 고정되기 때문에 EPROM은 라이트 동작을 개시한다. 상기 플래그 WFF가 세트되어 있는 동안, 상기 디코더 X-DCR, Y-DCR 및 입력회로는 각각의 어드레스 신호 및 데이타를 유지하고 있다. 그리고, 상기 제2도에 도시한 내장의 타이머 회로를 이용해서 또는 소정의 타이머 기능을 갖는 프로그램에 따라서 일정시간 경과후에 상기 라이트 플래그 WFF를 리세트한다. 이것에 의해, EPROM은 라이트 동작을 종료한다. 상기 내장 타이머 혹은 상기 타이머 프로그램에 의한 시간설정에 의해서 EPROM에 대한 라이트 시간을 임의의 시간으로 설정할 수 있다.

제3도에는 상기 라이트 시간이 가변으로 기능을 갖는 EPRO의 다른 1실시예의 블럭도가 도시되어 있다.

상기 제 1 도에 도시한 라이트 회로의 경우에는 마이크로 프로세서 CPU가 EPROM의 라이트시간을 직접 관리하는 것이므로, 그동안 다른 정보처리를 할 수 없게 되거나 또는 적어도 정보처리효율이 크게 저하된다. 상기 내장 타이머 회로를 사용하는 것에 의해 상기 정보처리효율의 저하를 적게할 수 있는 있지만, 하드웨어적 자원을 특히 EPROM 라이트 빈도가 높은 응용에서는 유효하게 이용할 수 없다. 또한 프로그램의 폭주 등에 의해서 상기 라이트 플래그가 잘못 세트되어 버리면 EPROM에 대해서 잘못된 라이트가 실행되거나 또는 상기 라이트 플래그가 세트된 상태로 방치되어 과잉 라이트에 의해서 기억소자를 파괴해버릴 우려가 있다.

그래서 제3도에 도시한 라이트 회로에는 전용 타이머회로 TM이 마련된다. 마이크로 프로세서 CPU는 이 타이머회로 TM에 대해서 라이트 시간정보를 실정하는 것만으로 후에 이 타이머회로에 의해서 EPROM에 대한 라이트 시간이 모두 관리된다. 이것에 의해, 마이크로 프로세 CPU는 EPROM의 라이트 동작중에 다른 정보처리동작을 실행할 수 있다.

제4도에는 상기 타이머회로 TM의 1실시예를 도시한 블럭도가 도시되어 있다.

시간레지스터 TR에는 마이크로 프로세서 CPU로부터 데이타버스 DAT를 거쳐서 시간정보가 라이트된다. 다운 카운터 DCT는 도시하지 않은 제어신호에 의해서 마이크로 프로세서 CPU로부터 기동이 걸려지고 상기 시간정보가 초기값으로써 세트됨과 동시에 발진회로 OSC에 의해 형성되는 펄스신호의 계수동작을 실행한다. 이것에 의해 논리회로 LG의 출력신호 PGM은 고레벨로 되어 상기와 같이 라이트 동작이 개시된다. 상기 논리회로 LG는 상기 다운카운터 DCT의 계수값인 영을 검출해서 라이트신호 PGM을 고레벨에서 저레벨로 한다. 이것에 의해서, 상기 타이머회로 TM에 의해 설정되는 시간에 의해 상기 EPROM의 라이트동작이 실행된다. 예를 들면, 발진회로 OSC의 발진주기가 T이면 상기 시간레지스터 TR에 100(십진법)을 설정하면 라이트시간은 100×T로 되는 것이다. 이와 같이 상기 시간 레지스터 TR에 공급하는 경우 계수신호와 발진신호의 주기에 따른 임의의 라이트 시간의 설정이 가능하게 된다. 라이트 개시는 특히 제한되지는 않지만, 상기한 플래그 WFF를 세트하는 것에 의해서 실행된다. 라이트 종료후에 플래그 WFF는 클리어된다.

또, 이 실시예와 같이 마이크로 컴퓨터의 타이머 회로와는 다른 상기 발진회로를 마련하는 것에 의해서, 클럭이 가변으로 되는 마이크로 컴퓨터에 있어서도 상기 클럭의 주파수에 영향을 받지 않고 일정한 라이트 시간을 설정할 수 있다.

제5도에는 상기 제3도에 도시한 라이트 회로를 이용한 소위 고속 라이트 알고리즘의 1예를 설명하는 흐름도가 도시되어 있다.

마이크로 프로세서 CPU는 스텝(1)에 있어서, EPROM에 대한 라이트 명령을 실행하면 EPROM에 대해서 어드레스버스 ADD, 데이타버스 DAT를 거쳐서 각각 어드레스신호, 라이트 데이타신호를 공급하고, EPROM은 이들을 래치회로에 유지한다. 또한, CPU는 스텝(2)에 있어서 특정한 레지스터의 내용을 클리어(N←O)한다. 그리고, 다음의 스텝(3)에서는 상기 레지스터에 +1의 가산을 실행한다(N←N+1). 스텝(4)에 있어서는 상기 시간레지스터 TR에 단위의 라이트시간을 라이트한다. 예를 들면, 상기 발진회로 OSC의 발진주기가 1μs로써 상기 계수값을 100(십진법)으로 세트한다. 이것에 의해, 단위의 라이트 시간은 100μs로 된다.

스텝(5)에서는 상기 100μs의 라이트동작이 실행된다. CPU는 이 기간동안 다른 정보처리를 실행한다. 상기 라이트 신호 PGM이 고레벨에서 저레벨로 되면, 마이크로 프로세서 CPU에 인터럽트가 걸리고, 스텝(6)에 있어서 검증모드를 지시한다. 이것에 의해서 EPROM의 호출이 실행되고 논리 "0"의 라이트 데이타에 대응한 불휘발성 기억소자의 리드 데이타가 논리 "0"으로 되었는지 아닌지를 판정한다. 스텝(7)에 있어서, 불일치이면 스텝(10)에 있어서, 상기 레지스터의 값에 N이 25인지 아닌지를 판정하고 24이하이면 상기 스텝(3)으로 되돌아온다. 이것에 의해서, 재차 100μs의 라이트 동작이 실행된다. 상기 단위의 라이트 회수가 25회 실행되면 스텝(11)에 있어서 그 기억소자를 불량으로 해서 라이트를 종료한다. 즉, 합계 2.5ms나 되는 라이트 시간을 소비하더라도 상기 논리 "0"의 라이트가 불능이면 그것을 라이트 불량으로 해서 동작을 종료시키는 것이다.

상기 스텝(7)에 있어서, 상기 논리 "0"의 라이트가 판정되면 스텝(8)에 있어서, 마이크로 프로세서 CPU는 300×N을 계산하고 그 결과를 상기 시간 레지스터 TR에 세트하여 라이트가 실행된다. 즉, 상기 논리 "0"의 라이트에 필요로 된 시간 100Nμs의 3배의 시간에 의한 중첩라이트가 실행된다. 이 중첩라이트의 종료에 의해서 스텝(9)에 있어서 상기 라이트 신호 PGM이 저레벨로 되고, 마이크로 프로세서 CPU에 인터럽트가 걸려, 상기 단위(예를 들면 1바이트)의 데이타 라이트 동작이 종료되고 다음의 라이트 사이클 또는 다른 정보처리를 이행한다. 상기와 같은 고속라이트 알고리즘은 특히 제한되지는 않지만 상기 ROM에 라이트된 프로그램에 따라서 실행된다.

제6도에는 상기 제5도에 도시한 고속 라이트 알고리즘을 실현하는 논리회로를 포함하는 1실시예의 블럭도가 도시되어 있다. 제6도에는 또 비교기 CMP가 마련되어 있다. 이 비교기 CMP는 라이트 신호 PGM의 고레벨에서 저레벨로의 변화에 동기해서 EPROM의 리드를 실행하고, 또 그 내용을 입력회로에 래치된 라이트 데이타와 비교한다. 이 결과에 일치해 있으면 중첩 라이트신호 OPGM이 고레벨로 되어 중첩 라이트를 타이머 회로 TM에 지시한다.

제7도에는 상기 타이머 회로 TM의 1실시예를 설명하는 블럭도가 도시되어 있다.

마이크로 프로세서 CPU로부터 도시되지 않은 제어신호에 의해서 기동이 걸려지면 시간 레지스터 TR의 내용이 초기값으로써 다운카운터 DCT에 세트되는 것과 동시에, 상기 다운카운터 DCT는 계수동작을 개시한다. 이것에 의해, 논리회로 LG의 출력신호 PGM은 고레벨로 되어 라이트 동작이 개시된다. 상기 논리회로 LG는 상기 다운카운터 DCT의 계수값인 영을 검출해서 라이트신호 PGM을 고레벨에서 저레벨로 한다.

여기에서 상기 비교기 CMP에 의한 검출이 실행된다. 이 결과가 불일치하면 중첩 라이트신호 OPGM은 저레벨이고, 이 경우 상기 시간 레지스터 TR의 내용이 다운카운터 DCT에 세트되어 상기와 같은 동작이 반복된다.

업카운터 UCT는 라이트신호 PGM의 고레벨에서 저레벨로의 변화를 검출하고 상기 변화의 계수동작을 실행한다. 업카운터 UCT의 내용이 소정값, 예를 들면 25와 일치하더라도 중첩 라이트 플래그 OPGM이 저레벨인 채로 있으면, 라이트 불량으로써 라이트 불량 플래그 FAIL을 세트하는 것과 동시에, 다운카운터 DCT, 업카운터 UCT, 래치회로를 클리어해서 모든 라이트동작을 종료한다.

승산기 MUL은 중첩 라이트 플래그 OPGM이 고레벨로 되면, 시간 레지스터 TRD의 내용 및 이때의 상기 업카운터 UCT의 내용의 승산을 실행하고, 또 이 결과를 예를 들면 3배로 해서 중첩 라이트 시간정보를 생성하고, 다운카운터 DCT에 초기값으로써 세트하여, 상기와 같은 라이트 동작이 개시된다. 이 기간 중첩 라이트 플래그 OPGM은 유지된다. 이 상태에서 중첩 라이트가 종료하고 라이트 신호 PGM이 고레벨에서 저레벨로 변화하면 다운 카운터 DCT, 업카운터 UCT, 래치회로는 클리어되고 중첩 라이트동작이 종료한다.

상기한 방법에 의하면 상기 제5도에 도시한 고속 라이트 알고리즘을 소프트웨어에 전혀 부담을 주지 않고 실행할 수 있다. 즉, 마이크로 프로세서 CPU는 EPROM의 라이트에 있어서, 라이트 어드레스 데이타의 지정 및 라이트 회로에 대한 기동 신호함을 발생하면 좋고, RAM과 마찬가지로 라이트를 실행할 수 있기 때문에 마이크로 프로세서 CPU의 정보처리 효율의 저하를 방지할 수 있다.

또한 이 경우에 있어서도 단위라이트 시간, 중첩라이트 시간, 불량이라고 판정하는 정보는 마이크로 프로세서 CPU에서 지정할 수 있도록 하는 것이 바람직하다. 예를 들면, 시간 레지스터 TR은 리세트 후에 마이크로 프로세서 CPU가 지정되는 것만으로도 좋다. 또는 리세트시에 하드웨어적으로 소정의 값이 라이트되는 구성이라도 좋다.

상기 고속 라이트 알고리즘에서는 소자 특성의 편차에 따른 최소시간에 의해 확실하고 고속인 라이트 동작이 가능하게 된다. 상기 제1도 또는 제3도의 라이트 가변기능을 갖는 라이트 회로에 있어서의 라이트 시간의 설정은 메이커측에 있어서 계측된 라이트시간에 따라서 결정하는 것 이외에 상기 제5도의 라이트법을 채용하는 경우, 사용자가 상기 N의 평균적인 값을 구해서 그것에 따라서 라이트시간을 설정하는 것으로 해도 좋다. 또, 소자특성은 그 라이트/소자의 반복에 의해서 라이트 특성이 저하하는 것이므로 반복 라이트 회수에 따라서 상기 라이트 시간이나 상기 중첩 라이트 시간을 길게 하도록 하면 좋다. 또, 용도에 따라서는 기억유지의 신뢰성이 강하게 요구되지 않고 라이트 데이타수가 많고 단시간에 라이트 사이클을 종료하지 않으면 안될때 상기 라이트 시간 또는 중첩 라이트 시간을 최소로 설정하도록 하면 좋다.

또한, 상기 라이트 시간정보는 EPROM의 특정한 어드레스에 라이트 해두고, 그 라이트 개시전에 그 특정 어드레스의 리드를 실행하고, 그것에 따라서 자동적으로 라이트 시간이 설정되도록 해도 좋다. 예를 들면, 제3도의 시간레지스터 TR의 계수값이나 레지스터에 설정되는 N값등이 상기 EPROM의 특정 어드레스에 라이트 되어 있으면 그것에 따른 라이트 시간이 자동적으로 설정되는 것이다.

또한, 동일 반도체 기판상에 형성되는 기억소자등에서도 라이트 특성에 대해서는 약 100배의 차이가 있는 경우가 있다. 즉, 라이트에 필요로 되는 시간의 최장시간은 최단시간의 100배의 시간이 되는 경우가 있다. 예를 들어 라이트 시간 보증값이 10ms라고 가정한다. 테스트시에 제 3 도의 실시예 회로에 있어서는 우선 100μs로 라이트를 실행하고, 라이트된 소자는 합격으로 하고, 나머지에 대해서는 재차 100μs로 라이트하고, 마찬가지의 판정을 실행한다. 이하 순차 200μs, 400μs, 800μs, 1600μs, 3200μs로 해서 라이트를 실행하고 마찬가지의 판정을 실행한다. 3200μs의 라이트가 종료한 시점에서는 라이트 시간의 합계가 6.4ms이고 보증값에 대한 여유를 확보하기 위한 아직 라이트되지 않은 소자를 불합격으로 한다. 상기 제3도의 실시예에서는 이와 같은 방법을 실현할 수 있기 때문에, 테스트 시간을 효과적으로 단축할 수 있다. 특히, 실 사용상태에 있어서 소프트웨어에 의해서 자기진단을 실행할 경우에 상기 테스트 방법은 보다 유효하다. 또, 실 사용상태에 있어서 상기와 같은 라이트 처리흐름을 채택하는 것도 가능하다. 상기와 같은 라이트 처리흐름은 제6도와 마찬가지로 논리회로에 의해서 실현할 수도 있다.

상기 실시예에서 얻어진 작용효과는 다음과 같다. 즉, (1) 마이크로 프로세서로부터의 액세스에 의해 라이트 동작이 실행되고 프로그래머블 ROM의 라이트시간을 가변으로 하는 것에 의해 내장된 불휘발성 기억소자의 프로세스 편차에 따른 최소최적시간에 그 라이트를 실행할 수 있다. 이것에 의해서 고속이고 확실한 라이트를 실현할 수 있다는 효과가 얻어진다.

(2) 상기 라이트 시간을 가변으로 하는 수단으로써, 마이크로 프로세서에 위해서 세트/리세트하는 플래그를 사용하는 구성으로 하는 것에 의해서 간단한 구성에 의해 상기 고속 라이트 동작을 실현할 수 있다는 효과가 얻어진다.

(3) 상기 라이트 시간을 가변으로 하는 수단으로써, 마이크로 프로세서에서 지정된 계수정보에 따라서 소정이 주기적인 펄스신호의 계수동작을 실행하는 카운터 회로를 포함하는 타이머 회로에 의해서 설정하는 구성에 의해, 마이크로 프로세서는 이 타이머 회로에 대해서 라이트 시간정보를 설정하는 것만으로 후에 이 타이머 회로에 의해서 라이트 시간이 모두 관리되기 때문에 그 라이트 동작중에 다른 정보처리 동작을 실행할 수 있다는 효과가 얻어진다.

(4) 상기 타이머 회로에 마이크로 컴퓨터의 타이머 회로와는 다른 상기 발진회로를 마련하는 것에 의해서, 클럭이 가변으로 되는 마이크로 컴퓨터에 있어서도 상기 클럭의 주파수에 영향을 받지 않고, 일정한 라이트시간을 설정할 수 있다는 효과가 얻어진다.

(5) 상기 타이머 회로에 의해 설정되는 단위시간에 의한 라이트 동작 후에, 상기 프로그래머블 ROM의 검증을 실행하고, 소정의 라이트신호가 라이트 될 때까지 상기 단위시간의 여러개의 회로의 라이트 동작을 실행함과 동시에 그 후에 미리 설정된 시간동안만 중첩 라이트를 실행하는 것에 의해서 소자특성의 편차에 따른 고속이고 확실한 라이트가 가능하게 된다는 효과가 얻어진다.

(6) 상기 라이트동작을 실현하는 논리회로를 라이트회로에 내장하면, 마이크로 프로세서의 정보처리 효율을 손상시키지 않고 고속이고 확실한 라이트가 가능하게 된다는 효과가 얻어진다.

이상 발명자에 의해서 이루어진 발명을 실시예에 따라 구체적으로 설명했지만, 이 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경 가능한 것은 물론이다. 예를 들면, 불휘발성 기억소자는 상기 스택된 게이트 트랜지스터 외에 MNOS(Metal nitride Oxide Semiconductor) 트랜지스터나 FLOTOX(Floating Gate Tunneling Oxide) 트랜지스터를 사용한 전기적으로 소거가 가능하게 되는 EEPROM이어도 좋다. EEPROM을 이용한 경우에는 라이트용 고전압 Vpp를 발생하는 승압회로를 내장하는 것도 가능하다. 또, 각 회로블럭의 구체적 회로는 상기와 같은 동작을 실행하는 것이면 무엇이라도 좋다.

본 발명은 전기적으로 라이트가 가능한 프로그래머블 ROM과 마이크로 프로세서를 포함하며, 마이크로 프로세서로부터 프로그래머블 ROM에 대해서 라이트가 실행되고 마이크로 컴퓨터 기능을 갖는 각종 IC카드, 데이타 뱅크 등의 반도체 집적회로장치에 널리 이용할 수 있다.

Claims (13)

1. 마이크로 프로세서(CPU)와 상기 마이크로 프로세서에 연결되는 프로그래머블 ROM을 포함하고, 상기 프로그래머블 ROM은 전기적으론 라이트 가능한 여러개의 불휘발성 기억소자를 포함하는 메모리어레이(M-ARY), 상기 메모리어레이에 연결되고 상기 마이크로 프로세서에서 공급되는 어드레스신호에 응답해서 상기 여러개의 불휘발성 기억소자에서 적어도 1개의 불휘발성 기억소자를 선택하는 선택회로(XDCR, YDCR), 상기 마이크로 프로세서에 연결되고 선택된 상기 적어도 1개의 불휘발성 기억소자로 라이트할 예정의 데이타를 유지하는 입력회로(I/O), 상기 입력회로에 연결되고 상기 입력회로의 동작을 제어하는 라이트 제어회로(WC), 상기 라이트 제어회로에 연결되고, 상기 마이크로 프로세서로부터의 지시에 응답해서 상기 라이트 제어회로의 동작시간을 제어하는 제어수단(WFF, TM, CMP)을 포함하는 반도체 집적회로장치.
2. 제 1 항에 있어서, 상기 제어수단은 상기 마이크로 프로세서에서 그 세트상태 또는 리세트상태가 제어되는 기억회로(WFF)를 포함하고, 상기 제어수단은 상기 기억회로가 상기 마이크로 프로세서에 의해 세트상태로 되어 있는 동안 상기 라이트 제어회로를 동작시키는 반도체 집적회로장치.
3. 제 1 항에 있어서, 상기 제어수단은 타이머 회로(TM)을 포함하고, 상기 타이머 회로는 주기적인 펄스신호를 발생하는 발진회로(OSC)와 상기 마이크로 프로세서에서 공급되는 계수정보가 설정되고 상기 계수정보에 따라 상기 주기적인 펄스신호에 계수동작을 실행하는 카운터회로(TR,DCT)를 포함하고, 상기 제어수단은 상기 카운터회로가 계수동작하고 있는 동안 상기 라이트 제어회로를 동작시키는 반도체 집적회로장치.
4. 제 2 항 또는 제 3 항에 있어서, 상기 제어수단은 상기 라이트 동작을 실현하는 논리회로를 또 포함하는 반도체 집적회로장치.
5. 제 1 항에 있어서, 상기 프로그래머블 ROM은 EPROM인 반도체 집적회로장치.
6. 제 1 항에 있어서, 상기 프로그래머블 ROM은 EEPROM인 반도체 집적회로장치.
7. 여러개의 전기적으로 라이트 가능한 불휘발성 기억소자를 포함하는 메모리 어레이(M-ARY), 상기 메모리 어레이에 결합되고 선택신호에 따라 상기 여러개의 불휘발성 기억소자에서 적어도 하나의 불휘발성 기억소자를 선택하기 위한 선택회로(XDEC, YDEC), 상기 메모리 어레이에 결합되고 상기 선택된 적어도 하나의 불휘발성 기억소자에 라이트할 데이타를 유지하기 위한 입력회로(I/O), 상기 입력회로를 결합되고 상기 입력회로에 유지된 상기 데이타를 상기 선택된 적어도 하나의 불휘발성 기억소자에 라이트하기 위해 상기 입력회로의 동작을 제어하는 라이트 제어회로(WC) 및 상기 라이트 제어회로에 결합되고 상기 라이트 제어회로의 동작시간을 제어하기 위한 제어회로(WFF/WFF, TM/TM, CMP)를 포함하는 반도체 집적회로장치.
8. 제 7 항에 있어서, 상기 제어회로는 상기 라이트 제어회로의 동작시간을 제어하기 위한 타이머회로(TM)을 포함하는 반도체 집적회로장치.
9. 제 8 항에 있어서, 상기 타이머회로는 펄스신호를 발생하는 발진회로(OSC)와 미리 설정된 값과 그 계수값이 일치할 때까지 상기 발진회로에서 발생된 펄스신호를 계수하는 카운터수단(TR,DCT)를 포함하고, 상기 제어회로는 카운터수단의 계수동작이 실행되고 있는 동안 상기 라이트 제어회로를 동작시키는 반도체 집적회로장치.
10. 제 9 항에 있어서, 상기 제어회로는 또 상기 입력회로와 상기 메모리어레이에 결합되고 상기 라이트제어회로의 동작상태에서 비동작 상태로의 변화에 응답해서 상기 입력회로에 유지된 데이타와 상기 선택된 적어도 하나의 불휘발성 기억소자에서 리드된 데이타를 비교하는 비교회로(CMP)를 포함하는 반도체 집적회로장치.
11. 제 7 항에 있어서, 상기 제어회로, 상기 선택회로 및 상기 입력회로의 각각에 결합된 중앙처리장치(CPU)를 또 포함하고, 상기 중앙처리장치는 상기 제어회로의 동작을 제어하는 반도체 집적회로장치.
12. 제 3 항에 있어서, 상기 제어수단은 또 상기 입력회로 및 상기 메모리 어레이에 결합되고, 라이트 제어회로의 동작이 동작상태에서 비동작상태로 변경되는 것에 응답해서 상기 입력회로의 데이타와 상기 선택된 적어도 1개의 불휘발성 기억소자에서 리드된 데이타를 비교하는 비교회로(CMP)를 포함하는 반도체 집적회로장치.
13. 제12항에 있어서, 상기 제어수단은 상기 라이트동작을 실현하는 논리회로를 또 포함하는 반도체 집적회로장치.

Images