JP2636449B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2636449B2 JP2636449B2 JP34011989A JP34011989A JP2636449B2 JP 2636449 B2 JP2636449 B2 JP 2636449B2 JP 34011989 A JP34011989 A JP 34011989A JP 34011989 A JP34011989 A JP 34011989A JP 2636449 B2 JP2636449 B2 JP 2636449B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- signal
- write
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に電気的消
去書込み可能な不揮発性メモリ（以下、E2PROMという）
をデータメモリとして用いたマイクロコンピュータに関
する。
去書込み可能な不揮発性メモリ（以下、E2PROMという）
をデータメモリとして用いたマイクロコンピュータに関
する。
マイクロコンピュータにおいて、処理すべきデータや
処理結果としてのデータをストアするデータメモリとし
ては通常スタティック型のランダムアクセスメモリ（SR
AM）が用いられているが、このSRAMの避けられない点は
ストアしていたデータが電源の切断によって破壊される
ことである。そこで、データの書込みおよび読み出しが
実行でき、かつ電源を切った後でもデータを恒久的にス
トアしておくことができるE2PROMをデータメモリとして
使用することが提案されている。
処理結果としてのデータをストアするデータメモリとし
ては通常スタティック型のランダムアクセスメモリ（SR
AM）が用いられているが、このSRAMの避けられない点は
ストアしていたデータが電源の切断によって破壊される
ことである。そこで、データの書込みおよび読み出しが
実行でき、かつ電源を切った後でもデータを恒久的にス
トアしておくことができるE2PROMをデータメモリとして
使用することが提案されている。
E2PROMに対するデータ書込み処理は、まずデータを読
み込むべき番地にすでにストアされているデータを消去
する消去動作と、その後当該番地に所定のデータを書き
込む書込み動作からなる。よく知られているように、デ
ータの消去および書き込みには、E2PROMのデバイス構造
にもよるが、通常数m secから十数m secの時間を要す
る。かかる時間は、中央処理装置（CPU）の命令実行速
度に比して極めて長い時間である。したがって、CPUがE
2PROMに対するデータの消去および書き込みを管理する
ように構成することは、プログラムの実行効率を著しく
低下させることになる。
み込むべき番地にすでにストアされているデータを消去
する消去動作と、その後当該番地に所定のデータを書き
込む書込み動作からなる。よく知られているように、デ
ータの消去および書き込みには、E2PROMのデバイス構造
にもよるが、通常数m secから十数m secの時間を要す
る。かかる時間は、中央処理装置（CPU）の命令実行速
度に比して極めて長い時間である。したがって、CPUがE
2PROMに対するデータの消去および書き込みを管理する
ように構成することは、プログラムの実行効率を著しく
低下させることになる。
そこで、自動消去書込み制御回路を設け、同回路にE2
PROMに対するデータの消去および書込みの管理をゆだね
るのが一般的である。かかる回路を設けた結果、CPUはE
2PROMに対するデータ書込み命令を受けると、書き込む
データ、書込みアドレス情報および書込み指令信号を含
むデータ書込み要求を発行するだけで足り、その後は次
の命令の実行に移行することができる。
PROMに対するデータの消去および書込みの管理をゆだね
るのが一般的である。かかる回路を設けた結果、CPUはE
2PROMに対するデータ書込み命令を受けると、書き込む
データ、書込みアドレス情報および書込み指令信号を含
むデータ書込み要求を発行するだけで足り、その後は次
の命令の実行に移行することができる。
一方、自動消去書込み制御回路はCUPからのデータ書
込み要求に応答して起動され、まず消去動作を実行し、
E2PROMの選択された番地のメモリセルにVPPと称される
高電圧を上記した比較的長い時間印加してデータを消去
する。データ消去が終了すると、書込み動作を実行し、
選択された番地のメモリセルに書き込むべきデータに応
じてVPP又は接地電圧をやはり上記に比較的長い時間印
加してデータを書き込む。消去および書込み時間の設定
のために、自動消去書込み制御回路はタイマを備えてい
る。このタイマは基準クロックをカウントし、所定時間
が経過したときに終了信号を発生する。この終了信号に
応答して自動制御回路は選択したメモリセルへのVPP電
圧の印加を停止し、消去，書込み動作を終了する。
込み要求に応答して起動され、まず消去動作を実行し、
E2PROMの選択された番地のメモリセルにVPPと称される
高電圧を上記した比較的長い時間印加してデータを消去
する。データ消去が終了すると、書込み動作を実行し、
選択された番地のメモリセルに書き込むべきデータに応
じてVPP又は接地電圧をやはり上記に比較的長い時間印
加してデータを書き込む。消去および書込み時間の設定
のために、自動消去書込み制御回路はタイマを備えてい
る。このタイマは基準クロックをカウントし、所定時間
が経過したときに終了信号を発生する。この終了信号に
応答して自動制御回路は選択したメモリセルへのVPP電
圧の印加を停止し、消去，書込み動作を終了する。
このように、CPUによる命令実行とE2PROMへのデータ
書込み処理が並行して行われているのであるから、デー
タ書込み処理の最中にCPUはE2PROMからのデータ読出し
命令に出くわす場合がある。E2PROMからのデータ読み出
しはデータメモリとしてのSRAMからのデータ読み出しと
同等に高速実行されるので、上記データ読出し命令は現
在のデータ書込み処理が終了するまで保留されずに直ち
に実行されるように構成されている。すなわち、CPUがE
2PROMからのデータ読出し命令を実行して、読出しアド
レス情報および読出し指令信号を含むデータ読出し要求
を発行すると、同要求に応答して自動消去書込み制御回
路はデータ書込み処理を中断し、E2PROMをデータ読み出
しモードにする。読出しアドレス情報を用いてE2PROMの
所定番地を選択し、同番地のストアデータをCPUに転送
する。この後、データ書込み処理を再開する。
書込み処理が並行して行われているのであるから、デー
タ書込み処理の最中にCPUはE2PROMからのデータ読出し
命令に出くわす場合がある。E2PROMからのデータ読み出
しはデータメモリとしてのSRAMからのデータ読み出しと
同等に高速実行されるので、上記データ読出し命令は現
在のデータ書込み処理が終了するまで保留されずに直ち
に実行されるように構成されている。すなわち、CPUがE
2PROMからのデータ読出し命令を実行して、読出しアド
レス情報および読出し指令信号を含むデータ読出し要求
を発行すると、同要求に応答して自動消去書込み制御回
路はデータ書込み処理を中断し、E2PROMをデータ読み出
しモードにする。読出しアドレス情報を用いてE2PROMの
所定番地を選択し、同番地のストアデータをCPUに転送
する。この後、データ書込み処理を再開する。
このように、データ書込み処理はCPUからのデータ読
出し要求によって一時中断される場合があるが、自動消
去書込み制御回路はタイマが終了信号が発生すると自動
的に消去，書込み動作を終了してしまう。このため、デ
ータを書き込むべきメモリセルに対する実質的な消去お
よび／又は書込み動作時間が短かくなり、初期のデータ
が書込まれないことになる。
出し要求によって一時中断される場合があるが、自動消
去書込み制御回路はタイマが終了信号が発生すると自動
的に消去，書込み動作を終了してしまう。このため、デ
ータを書き込むべきメモリセルに対する実質的な消去お
よび／又は書込み動作時間が短かくなり、初期のデータ
が書込まれないことになる。
そこで、データ読出し要求に応答してタイマを初期化
し、データ読出し後タイマの計時動作を活性化すること
が考えられる。しかしながら、データ読出し要求の毎に
タイマが初期化されてしまうため、E2PROMからのデータ
読出し命令がデータ書込み処理の最中にしばしば現われ
てくるプログラムでは、データ書込みが一向に終了せ
ず、次のデータをE2PROMに書込むことができなくなる。
し、データ読出し後タイマの計時動作を活性化すること
が考えられる。しかしながら、データ読出し要求の毎に
タイマが初期化されてしまうため、E2PROMからのデータ
読出し命令がデータ書込み処理の最中にしばしば現われ
てくるプログラムでは、データ書込みが一向に終了せ
ず、次のデータをE2PROMに書込むことができなくなる。
したがって、本発明の目的は、データ書込みの最中に
データ読出し処理が挿入されてもデータ書込みを確実に
実行し、かつデータ書込み処理時間を不所望に延長する
ことのないE2PROMを備えたマイクロコンピュータを提供
することにある。
データ読出し処理が挿入されてもデータ書込みを確実に
実行し、かつデータ書込み処理時間を不所望に延長する
ことのないE2PROMを備えたマイクロコンピュータを提供
することにある。
本発明の他の目的は、マイクロコンピュータのメモリ
として使用されるE2PROMであって、データ書込み要求に
応答して消去動作および書込動作を含むデータ書込み処
理を自動的にかつ確実に処理時間を不所望に延長するこ
となく実行し、かつ同処理の最中でのデータ読み出し処
理を実行できる制御回路を備えたE2PROMを提供すること
にある。
として使用されるE2PROMであって、データ書込み要求に
応答して消去動作および書込動作を含むデータ書込み処
理を自動的にかつ確実に処理時間を不所望に延長するこ
となく実行し、かつ同処理の最中でのデータ読み出し処
理を実行できる制御回路を備えたE2PROMを提供すること
にある。
本発明によるマイクロコンピュータは、電気的消去書
込み可能な不揮発性メモリと、プログラムを実行し前記
不揮発性メモリに対しデータ書込み要求およびデータ読
出し要求を発行する中央処理装置と、所定時間を計時し
て処理終了信号を発生するタイマを有し、前記データ書
込み要求に応答して前記不揮発性メモリの所定の番地の
データを消去し当該番地に所定のデータを書き込むデー
タ書込み処理を実行し、前記処理終了信号に応答して前
記データ書込み処理を終了する制御手段とを備え、前記
制御手段は、前記データ書込み処理の最中に発行された
前記データ読出し要求に応答して、前記データ書込み処
理を中断し、所定番地からのデータを読み出し、その後
前記データ書込み処理を再開する手段と、前記データ書
込み処理が中断している間前記タイマの計時動作を中断
させる手段と、第１の電圧を昇圧して前記データ書込み
処理に必要な第２の電圧を発生する電圧発生手段とをさ
らに有し、前記タイマの計時動作中断手段は、前記所定
番地からのデータ読出しに要する時間と前記電圧発生手
段が前記第１の電圧から前記第２の電圧に昇圧するに要
する時間前記タイマの計時動作を中断させる事を特徴と
している。
込み可能な不揮発性メモリと、プログラムを実行し前記
不揮発性メモリに対しデータ書込み要求およびデータ読
出し要求を発行する中央処理装置と、所定時間を計時し
て処理終了信号を発生するタイマを有し、前記データ書
込み要求に応答して前記不揮発性メモリの所定の番地の
データを消去し当該番地に所定のデータを書き込むデー
タ書込み処理を実行し、前記処理終了信号に応答して前
記データ書込み処理を終了する制御手段とを備え、前記
制御手段は、前記データ書込み処理の最中に発行された
前記データ読出し要求に応答して、前記データ書込み処
理を中断し、所定番地からのデータを読み出し、その後
前記データ書込み処理を再開する手段と、前記データ書
込み処理が中断している間前記タイマの計時動作を中断
させる手段と、第１の電圧を昇圧して前記データ書込み
処理に必要な第２の電圧を発生する電圧発生手段とをさ
らに有し、前記タイマの計時動作中断手段は、前記所定
番地からのデータ読出しに要する時間と前記電圧発生手
段が前記第１の電圧から前記第２の電圧に昇圧するに要
する時間前記タイマの計時動作を中断させる事を特徴と
している。
本発明では、データ書込み処理の最中に発行されたデ
ータ読出し要求によってデータ書込み処理が中断した場
合、タイマを初期化（リセット）するのではなく、少な
くともその中断時間タイマの計時動作を中断させてい
る。これは、E2PROMセルのデータを消去しかつデータを
書込むためには高電圧VPPを所定の時間印加しなければ
ならないが、VPP電圧を連続的にその所定の時間以上印
加する必要はなく、VPP電圧の印加時間の総和がその所
定時間を満足すればよいことに基づいている。例えば、
上記所定の時間が10m secだとすると、VPP電圧を10m se
c連続的に印加する必要はなく、2m secずつ５回にわけ
て印加しても、データの消去，書込みは確実に実行され
る。
ータ読出し要求によってデータ書込み処理が中断した場
合、タイマを初期化（リセット）するのではなく、少な
くともその中断時間タイマの計時動作を中断させてい
る。これは、E2PROMセルのデータを消去しかつデータを
書込むためには高電圧VPPを所定の時間印加しなければ
ならないが、VPP電圧を連続的にその所定の時間以上印
加する必要はなく、VPP電圧の印加時間の総和がその所
定時間を満足すればよいことに基づいている。例えば、
上記所定の時間が10m secだとすると、VPP電圧を10m se
c連続的に印加する必要はなく、2m secずつ５回にわけ
て印加しても、データの消去，書込みは確実に実行され
る。
かくして、本発明によれば、データ書込み処理の最中
にデータ読出し要求が発行されて同処理が中断しても、
E2PROMへのデータ書込みは確実に実行され、かつタイマ
を初期化していないのでデータ書込み処理時間が不所望
に延長させることはない。
にデータ読出し要求が発行されて同処理が中断しても、
E2PROMへのデータ書込みは確実に実行され、かつタイマ
を初期化していないのでデータ書込み処理時間が不所望
に延長させることはない。
以下、図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例によるE2PROM10のブロック
図である。かかるE2PROM10は、第６図に示すように、ア
ドレス／データマルチプレックスバス70を介してCPU20
に接続される。バス70にはさらにSRAMでなるデータメモ
リ30,マルクROMでなるプログラムメモリ40、およびA/D
コンバータ，シリアルインターフェイル，タイマカウン
タ等を含む周辺I/Oユニット50が接続されている。周辺
ユニット50はI/Oバス80を介して不図示の被制御装置に
接続される。各ユニット10乃至50はさらにコントロール
バス60を介して相互接続されている。CPU20は、プログ
ラムメモリ40から命令を読出し実行することによって、
各種データに対する演算を実行し、またE2PROM10,デー
タメモリ30およびユニット50に対するデータのリード／
ライトを実行する。
図である。かかるE2PROM10は、第６図に示すように、ア
ドレス／データマルチプレックスバス70を介してCPU20
に接続される。バス70にはさらにSRAMでなるデータメモ
リ30,マルクROMでなるプログラムメモリ40、およびA/D
コンバータ，シリアルインターフェイル，タイマカウン
タ等を含む周辺I/Oユニット50が接続されている。周辺
ユニット50はI/Oバス80を介して不図示の被制御装置に
接続される。各ユニット10乃至50はさらにコントロール
バス60を介して相互接続されている。CPU20は、プログ
ラムメモリ40から命令を読出し実行することによって、
各種データに対する演算を実行し、またE2PROM10,デー
タメモリ30およびユニット50に対するデータのリード／
ライトを実行する。
第１図に戻って、E2PROMは、アドレス／データバス70
に接続されたE2PROMアドレス検出器101,書込みアドレス
ラッチ102,読出しアドレスラッチ103,書込みデータラッ
チ104およびバスドライバ105を有する。アドレス検出器
101はバス10上のアドレスがE2PROM10に割り当てられた
アドレス空間に存在するかどうかを検出し、存在する場
合、ハイレベルのアドレス検出信号AEDを発生する。本
実施例では、E2PROM10は“500H"から“8FFH"（“H"は16
進数を示す）のアドレス空間に割り当てられており、し
たがって1Kバイトの容量を有する。検出器101はバス70
上のアドレスの上位４ビットの“5H",“6H",“7H"およ
び“8H"をデコードして信号AEDを発生する。割込みアド
レスラッチ102は、書込みアドレスラッチイネーブル信
号WALEに応答して、バス70上の情報を書込みアドレスと
してラッチし、ラッチ103は、読出しアドレスラッチイ
ネーブル信号RALEに応答して、バス70上の情報を読出し
アドレスとしてラッチする。ラッチ104は、書込みデー
タラッチイネーブル信号WDLEに応答して、バス70上の情
報を書込みデータとしてラッチする。ラッチ102,103の
出力はマルチプレクサ（MPX）106に供給される。MPX106
は、アドレスセレクト信号ASがロウレベルのとき、ラッ
チ102の出力を選択して出力し、ハイレベルのときはラ
ッチ103の出力を選択する。MPX106で選択されたアドレ
スの一部をロウアドレスとしてロウデコーダ109に供給
され、残りはカラムアドレスとしてカラムセレクタ110
に供給される。E2PROMセルアレイ111は行列に配置され
た多数のE2PROMメモリセルを有している。セルアレイ11
1内の所定数のメモリセルがロウデコーダ109およびカラ
ムセレクタ110によって選択される。データ読出しモー
ドのときは、選択されたメモリセルのストアデータは読
出し回路（センスアンプ）108に供給され、センスイネ
ーブル信号SEに応答して、同データを増幅しバスドライ
バ105に供給する。ドライバ105は、出力イネーブル信号
OEに応答して、センスアンプ108からのデータをバス70
に転送する。
に接続されたE2PROMアドレス検出器101,書込みアドレス
ラッチ102,読出しアドレスラッチ103,書込みデータラッ
チ104およびバスドライバ105を有する。アドレス検出器
101はバス10上のアドレスがE2PROM10に割り当てられた
アドレス空間に存在するかどうかを検出し、存在する場
合、ハイレベルのアドレス検出信号AEDを発生する。本
実施例では、E2PROM10は“500H"から“8FFH"（“H"は16
進数を示す）のアドレス空間に割り当てられており、し
たがって1Kバイトの容量を有する。検出器101はバス70
上のアドレスの上位４ビットの“5H",“6H",“7H"およ
び“8H"をデコードして信号AEDを発生する。割込みアド
レスラッチ102は、書込みアドレスラッチイネーブル信
号WALEに応答して、バス70上の情報を書込みアドレスと
してラッチし、ラッチ103は、読出しアドレスラッチイ
ネーブル信号RALEに応答して、バス70上の情報を読出し
アドレスとしてラッチする。ラッチ104は、書込みデー
タラッチイネーブル信号WDLEに応答して、バス70上の情
報を書込みデータとしてラッチする。ラッチ102,103の
出力はマルチプレクサ（MPX）106に供給される。MPX106
は、アドレスセレクト信号ASがロウレベルのとき、ラッ
チ102の出力を選択して出力し、ハイレベルのときはラ
ッチ103の出力を選択する。MPX106で選択されたアドレ
スの一部をロウアドレスとしてロウデコーダ109に供給
され、残りはカラムアドレスとしてカラムセレクタ110
に供給される。E2PROMセルアレイ111は行列に配置され
た多数のE2PROMメモリセルを有している。セルアレイ11
1内の所定数のメモリセルがロウデコーダ109およびカラ
ムセレクタ110によって選択される。データ読出しモー
ドのときは、選択されたメモリセルのストアデータは読
出し回路（センスアンプ）108に供給され、センスイネ
ーブル信号SEに応答して、同データを増幅しバスドライ
バ105に供給する。ドライバ105は、出力イネーブル信号
OEに応答して、センスアンプ108からのデータをバス70
に転送する。
本実施例では、第７図に示すようにフローティングゲ
ートを有する絶縁ゲート型電界効果トランジスタをE2PR
OMセルとして用いている。同セルのデータ消去は、第７
図（Ａ）のように、ソース５を接地し、ドレインＤをオ
ープンとし、コントロールゲートに高電圧VPPを印加し
て実行される。データ書込みは、第７図（Ｂ）のよう
に、ソースＳをオープンとしてコントロールゲートを接
地し、ドレインＤに第１図の書込み回路107から書込む
べきデータに応じてVPP電圧又は接地電位を与えて行わ
れる。データ読出し、第７図（Ｃ）のように、ソースを
接地し、コントロールゲートに読出し電圧VRDを印加す
る。ドレインＤはカラムセレクタ110を介してセンスア
ンプ108に接続される。このように、データ消去，書込
み、および読出しのそれぞれに応答して、選択されたメ
モリセルのソース，ドレインおよびコントロールゲート
の状態を制御する必要がある。
ートを有する絶縁ゲート型電界効果トランジスタをE2PR
OMセルとして用いている。同セルのデータ消去は、第７
図（Ａ）のように、ソース５を接地し、ドレインＤをオ
ープンとし、コントロールゲートに高電圧VPPを印加し
て実行される。データ書込みは、第７図（Ｂ）のよう
に、ソースＳをオープンとしてコントロールゲートを接
地し、ドレインＤに第１図の書込み回路107から書込む
べきデータに応じてVPP電圧又は接地電位を与えて行わ
れる。データ読出し、第７図（Ｃ）のように、ソースを
接地し、コントロールゲートに読出し電圧VRDを印加す
る。ドレインＤはカラムセレクタ110を介してセンスア
ンプ108に接続される。このように、データ消去，書込
み、および読出しのそれぞれに応答して、選択されたメ
モリセルのソース，ドレインおよびコントロールゲート
の状態を制御する必要がある。
第１図に戻って、E2PROMセルアレイ111にはソースコ
ントロール信号SCSおよびドレインコントロール信号DCS
が供給されている。信号SCSがハイレベルのとき選択さ
れたメモリセルのソースは接地され、ロウレベルのとき
オープンとされる。信号DCSがハイレベルのとき選択さ
れたメモリセルのドレインはカラムセレクタ110を介し
てセンスアンプ108および書込み回路107に結合されロウ
レベルのときオープン状態とされる。書込み回路107は
ライトイネーブル信号WEによって活性化され、ラッチ10
4からの書込むべきデータに応じて選択されたメモリセ
ルのドレインにVPP電圧又は接地電圧を与える。ゲート
コントロール信号GCSがロウデコーダ109に供給され、こ
のデコーダには、消去および書込み時にはVPP電圧とな
り読出し時にはE2PROM10への電源電圧VCCとなる活性化
電圧VSUPも供給されている。信号GCSがハイレベルであ
って消去モードのときは、ロウデコーダ109は選択した
メモリセルのコントロールゲートにVPP電圧を与え、信
号GCSがハイレベルであって読出しモードのときは読出
し電圧VRDを与える。信号GCSがロウレベルのとき選択さ
れたセルのコントロールゲートには接地電位が与えられ
る。活性化電圧VSUPはカラムセレクタ110に供給されて
いる。上記の各制御信号および活性化電圧は自動消去／
書込みおよび読出し制御回路112から発生される。この
回路112はアドレス検出器101からの信号AEDとCPU20から
コントロールバス60を介して供給された書込み指令信号
WRおよび読出し指令信号RDに応答して所定のシーケンス
で働く。
ントロール信号SCSおよびドレインコントロール信号DCS
が供給されている。信号SCSがハイレベルのとき選択さ
れたメモリセルのソースは接地され、ロウレベルのとき
オープンとされる。信号DCSがハイレベルのとき選択さ
れたメモリセルのドレインはカラムセレクタ110を介し
てセンスアンプ108および書込み回路107に結合されロウ
レベルのときオープン状態とされる。書込み回路107は
ライトイネーブル信号WEによって活性化され、ラッチ10
4からの書込むべきデータに応じて選択されたメモリセ
ルのドレインにVPP電圧又は接地電圧を与える。ゲート
コントロール信号GCSがロウデコーダ109に供給され、こ
のデコーダには、消去および書込み時にはVPP電圧とな
り読出し時にはE2PROM10への電源電圧VCCとなる活性化
電圧VSUPも供給されている。信号GCSがハイレベルであ
って消去モードのときは、ロウデコーダ109は選択した
メモリセルのコントロールゲートにVPP電圧を与え、信
号GCSがハイレベルであって読出しモードのときは読出
し電圧VRDを与える。信号GCSがロウレベルのとき選択さ
れたセルのコントロールゲートには接地電位が与えられ
る。活性化電圧VSUPはカラムセレクタ110に供給されて
いる。上記の各制御信号および活性化電圧は自動消去／
書込みおよび読出し制御回路112から発生される。この
回路112はアドレス検出器101からの信号AEDとCPU20から
コントロールバス60を介して供給された書込み指令信号
WRおよび読出し指令信号RDに応答して所定のシーケンス
で働く。
第２図を参照すると、自動消去／書込みおよび読出し
制御回路112は、４つのANDゲート1121乃至1124、二つの
SR形フリップフロップ1125,1126、シーケンサ1130、チ
ャージポンプ回路1131、およびタイマ1132を有する。タ
イマは、ワンショットパルス発生器1135、ANDゲート113
6およびカウンタ1137を有する。ANDゲート1122は書込み
指令信号WR,アドレス検出信号AEDおよびCPU第１マシン
サイクル制御信号φ１を受け、書込みアドレスラッチイ
ネーブル信号WALEを発生する。この信号WALEによってフ
リップフロップ1125はセット状態となり、シーケンサ11
30にCPU20からのデータ書込み要求を書込み要求信号WCM
によって通知する。ANDゲート1121は、信号WRおよびWCM
と第２マシンサイクル制御信号φ２を受け、書込みデー
タラッチイネーブル信号WDLEを発生する。フリップフロ
ップ1125はシーケンサ1130からのデータ書込み処理終了
信号WENDによってリセットされる。ANDゲート1123は読
出し指令信号RD,アドレス検出信号AEDおよび第１マシン
サイクル制御信号φ１を受け、読出しアドレスラッチイ
ネーブル信号RALEを発生する。この信号RALEによってフ
リップフロップ1126はセットされ、CPU20からのデータ
読出し要求を読出し要求信号RCMによってシーケンサ113
0に通知する。読出し要求信号RCMはアドレス選択信号AS
として出力される。ANDゲート1124は信号RDの反転信号
と第１マシンサイクル制御信号φ１によって読出しバス
サイクルの終了を検出しフリップフロップ1126をリセッ
トする。シーケンサ1130は書込み要求信号WCM,読出し要
求信号RCMおよびタイマ1132からの動作終了指示信号EWE
Nに応答して、所定のシーケンサに従って、前述した制
御信号SE,OE,WE,GCS,SCSおよびDCSを発生する。シーケ
ンサ1130はさらにチャージポンプ回路113に対しチャー
ジポンプ活性化信号CPENを発生する。チャージポンプ回
路1131は、より知られているように、コンデンサおよび
トランジスタスイッチを有し、信号CPENがアクティブレ
ベルのとき、昇圧用クロック信号にもとづいてE2PROM10
への電源電圧VCCを昇圧し、消去および書込みに必要な
高電圧VPPを活性化電圧VSUPとして発生する。信号CPEN
が非アクティブのとき、その出力VSUPはVCCとなる。こ
のように、チャージポンプ回路1131は、電源電圧VCCを
昇圧用クロック信号にもとづき順次昇圧して高電圧VPP
を発生するのであるから、第８図に示すように、活性化
電圧VSUPはVCCレベルからT1として示される立上げ時間
経過後にVPPレベルとなる。電圧VSUPがVPPレベルとなる
と選択されたセルに対する有効な消去／書込みが始ま
り、VPPレベルがT2時間印加されることによってデータ
の消去および書込みがそれぞれ終了する。かかるT1およ
びT2時間の合計時間Ｔがタイマ1132の設定時間である。
タイマ1132は、かかる設定時間Ｔを基準クロックCLKを
カウンタ1137でカウントすることにより検出し、動作終
了信号EWENを発生する。基準クロックCLKの供給ライン
にANDゲート1136が挿入されている。したがって、ANDゲ
ート1136が開いている間カウンタ1137はクロックCLKを
カウントする。ANDゲート1136の開閉はワンショットパ
ルス発生器1135からのワンショットパルス信号OSPで制
御される。この信号OSPは通常ハイレベルであってANDゲ
ート1136を開いているが、フリップフロップ1126がセッ
トされると、すなわち、ゲートリード要求が発行される
と、信号OSPを所定の時間ロウレベルとしてゲート1136
を閉じる。ワンショット発生器1135はよく知られたCR的
定数回路とインバータの組合せで実現できる。
制御回路112は、４つのANDゲート1121乃至1124、二つの
SR形フリップフロップ1125,1126、シーケンサ1130、チ
ャージポンプ回路1131、およびタイマ1132を有する。タ
イマは、ワンショットパルス発生器1135、ANDゲート113
6およびカウンタ1137を有する。ANDゲート1122は書込み
指令信号WR,アドレス検出信号AEDおよびCPU第１マシン
サイクル制御信号φ１を受け、書込みアドレスラッチイ
ネーブル信号WALEを発生する。この信号WALEによってフ
リップフロップ1125はセット状態となり、シーケンサ11
30にCPU20からのデータ書込み要求を書込み要求信号WCM
によって通知する。ANDゲート1121は、信号WRおよびWCM
と第２マシンサイクル制御信号φ２を受け、書込みデー
タラッチイネーブル信号WDLEを発生する。フリップフロ
ップ1125はシーケンサ1130からのデータ書込み処理終了
信号WENDによってリセットされる。ANDゲート1123は読
出し指令信号RD,アドレス検出信号AEDおよび第１マシン
サイクル制御信号φ１を受け、読出しアドレスラッチイ
ネーブル信号RALEを発生する。この信号RALEによってフ
リップフロップ1126はセットされ、CPU20からのデータ
読出し要求を読出し要求信号RCMによってシーケンサ113
0に通知する。読出し要求信号RCMはアドレス選択信号AS
として出力される。ANDゲート1124は信号RDの反転信号
と第１マシンサイクル制御信号φ１によって読出しバス
サイクルの終了を検出しフリップフロップ1126をリセッ
トする。シーケンサ1130は書込み要求信号WCM,読出し要
求信号RCMおよびタイマ1132からの動作終了指示信号EWE
Nに応答して、所定のシーケンサに従って、前述した制
御信号SE,OE,WE,GCS,SCSおよびDCSを発生する。シーケ
ンサ1130はさらにチャージポンプ回路113に対しチャー
ジポンプ活性化信号CPENを発生する。チャージポンプ回
路1131は、より知られているように、コンデンサおよび
トランジスタスイッチを有し、信号CPENがアクティブレ
ベルのとき、昇圧用クロック信号にもとづいてE2PROM10
への電源電圧VCCを昇圧し、消去および書込みに必要な
高電圧VPPを活性化電圧VSUPとして発生する。信号CPEN
が非アクティブのとき、その出力VSUPはVCCとなる。こ
のように、チャージポンプ回路1131は、電源電圧VCCを
昇圧用クロック信号にもとづき順次昇圧して高電圧VPP
を発生するのであるから、第８図に示すように、活性化
電圧VSUPはVCCレベルからT1として示される立上げ時間
経過後にVPPレベルとなる。電圧VSUPがVPPレベルとなる
と選択されたセルに対する有効な消去／書込みが始ま
り、VPPレベルがT2時間印加されることによってデータ
の消去および書込みがそれぞれ終了する。かかるT1およ
びT2時間の合計時間Ｔがタイマ1132の設定時間である。
タイマ1132は、かかる設定時間Ｔを基準クロックCLKを
カウンタ1137でカウントすることにより検出し、動作終
了信号EWENを発生する。基準クロックCLKの供給ライン
にANDゲート1136が挿入されている。したがって、ANDゲ
ート1136が開いている間カウンタ1137はクロックCLKを
カウントする。ANDゲート1136の開閉はワンショットパ
ルス発生器1135からのワンショットパルス信号OSPで制
御される。この信号OSPは通常ハイレベルであってANDゲ
ート1136を開いているが、フリップフロップ1126がセッ
トされると、すなわち、ゲートリード要求が発行される
と、信号OSPを所定の時間ロウレベルとしてゲート1136
を閉じる。ワンショット発生器1135はよく知られたCR的
定数回路とインバータの組合せで実現できる。
次に、第３図および第４図のタイミングチャートも参
照して、データ書込み要求にもとづく動作およびデータ
書込み処理の最中におけるデータ読出し要求にもとづく
動作について説明する。
照して、データ書込み要求にもとづく動作およびデータ
書込み処理の最中におけるデータ読出し要求にもとづく
動作について説明する。
CPU20がフリップフロップメモリ40からE2PROM10への
データ書込み命令を受けると、CPU20は第１マシンサイ
クル制御信号φ１に同期して書込み指令信号WRを発生す
るとともにバス70上に書込みアドレスを転送し、さら
に、第２マシンサイクル制御信号φ２に応答して書込む
べきデータをバス70上に転送する。これに応答して、AN
Dゲート1122はラッチイネーブル信号WALEを発生し、バ
ス70上の書込みアドレスがラッチ102にラッチされる。
また、ANDゲート1121がラッチイネーブル信号WDLEを発
生するので、ラッチ104は、バス上の書込むべきデータ
をラッチする。アドレスセレクト信号ASはロウレベルで
あるので、MPX106は書込みアドレスをロウデコーダ109
およびカラムセレクタ110に供給する。信号WALEによっ
てフリップフロップ1125はセットされ書込み要求信号WC
Mがハイレベルとなる。これに応答してシーケンサ1130
はドレインコントロール信号DCSをロウレベルとし、選
択されたメモリセルのドレインをオープン状態とする。
信号GCS,SCSはハイレベルのままである。さらに、シー
ケンサ1130はリセットパルスRSを発生してカウンタ1137
をリセットし、チャージポンプイネーブル信号CPENはア
クティブレベル（ハイレベル）とする。これによって、
カウンタ1137はクロック信号CLKのカウントを開始す
る。チャージポンプ回路1131は昇圧動作を開示し、VPP
レベルの活性化電圧VSUPをロウデコーダ109に供給す
る。かくして、選択されたメモリセルのコントロールゲ
ートはVPP電圧となり、ソースは設置され、ドレインは
オープン状態となってデータ書込み処理のうちの消去動
作が始まる。
データ書込み命令を受けると、CPU20は第１マシンサイ
クル制御信号φ１に同期して書込み指令信号WRを発生す
るとともにバス70上に書込みアドレスを転送し、さら
に、第２マシンサイクル制御信号φ２に応答して書込む
べきデータをバス70上に転送する。これに応答して、AN
Dゲート1122はラッチイネーブル信号WALEを発生し、バ
ス70上の書込みアドレスがラッチ102にラッチされる。
また、ANDゲート1121がラッチイネーブル信号WDLEを発
生するので、ラッチ104は、バス上の書込むべきデータ
をラッチする。アドレスセレクト信号ASはロウレベルで
あるので、MPX106は書込みアドレスをロウデコーダ109
およびカラムセレクタ110に供給する。信号WALEによっ
てフリップフロップ1125はセットされ書込み要求信号WC
Mがハイレベルとなる。これに応答してシーケンサ1130
はドレインコントロール信号DCSをロウレベルとし、選
択されたメモリセルのドレインをオープン状態とする。
信号GCS,SCSはハイレベルのままである。さらに、シー
ケンサ1130はリセットパルスRSを発生してカウンタ1137
をリセットし、チャージポンプイネーブル信号CPENはア
クティブレベル（ハイレベル）とする。これによって、
カウンタ1137はクロック信号CLKのカウントを開始す
る。チャージポンプ回路1131は昇圧動作を開示し、VPP
レベルの活性化電圧VSUPをロウデコーダ109に供給す
る。かくして、選択されたメモリセルのコントロールゲ
ートはVPP電圧となり、ソースは設置され、ドレインは
オープン状態となってデータ書込み処理のうちの消去動
作が始まる。
一方、CPU20はE2PROMに対するデータ書込み命令を実
行してデータ書込み要求を発行した後に、プログラムメ
モリ40からの次の命令を読み出し実行する。したがっ
て、消去動作の最中にE2PROMからのデータ読み出し命令
に出くわす場合がある。かかる命令を受けると、CPU20
は、第１マシンサイクルφ１に同期して読出し指令信号
RDを発生するとともにバス70上に読出しアドレスを転送
する。これに応答して、ANDゲート1123はラッチイネー
ブル信号RALEを発生し、バス70上の読出しアドレスはラ
ッチ103にラッチされる。信号RALEによって、フリップ
フロップ1126はセットされ、アドレスセレクト信号AS
（読出し要求信号）RCMはハイレベルとなる。MPX106は
ラッチ103を選択して読出しアドレスをロウデコーダ109
およびカラムセレクタ110に供給する。また、シーケン
サ1130は信号CPENをロウレベルにしてチャージポンプ回
路1131を非活性にし、活性化電圧VSUPをVCCにクランプ
する。さらに、信号DCSをハイレベルにして選択された
メモリセルのドレインをカラムセレクタ110に接続し、
さらにセンスイネーブル信号SEをハイレベルにしてセン
スアンプ108を活性化する。かくして、読出しアドレス
によって選択されたメモリセルからデータが読み出され
たバスドライバ105に供給される。シーケンサ1130はそ
の後、第２マシンサイクル制御信号φ２に同期して出力
イネーブルOEをハイレベルにする。この結果、読み出さ
れたデータがバス70上に転送される。また、読出し要求
信号RCMに応答してワンショット発生器1135は信号OSPを
ロウレベルにする。この結果、ANDゲート1136は閉じ、
カウンタ1137はクロック信号CLKのカウント動作を中断
する。
行してデータ書込み要求を発行した後に、プログラムメ
モリ40からの次の命令を読み出し実行する。したがっ
て、消去動作の最中にE2PROMからのデータ読み出し命令
に出くわす場合がある。かかる命令を受けると、CPU20
は、第１マシンサイクルφ１に同期して読出し指令信号
RDを発生するとともにバス70上に読出しアドレスを転送
する。これに応答して、ANDゲート1123はラッチイネー
ブル信号RALEを発生し、バス70上の読出しアドレスはラ
ッチ103にラッチされる。信号RALEによって、フリップ
フロップ1126はセットされ、アドレスセレクト信号AS
（読出し要求信号）RCMはハイレベルとなる。MPX106は
ラッチ103を選択して読出しアドレスをロウデコーダ109
およびカラムセレクタ110に供給する。また、シーケン
サ1130は信号CPENをロウレベルにしてチャージポンプ回
路1131を非活性にし、活性化電圧VSUPをVCCにクランプ
する。さらに、信号DCSをハイレベルにして選択された
メモリセルのドレインをカラムセレクタ110に接続し、
さらにセンスイネーブル信号SEをハイレベルにしてセン
スアンプ108を活性化する。かくして、読出しアドレス
によって選択されたメモリセルからデータが読み出され
たバスドライバ105に供給される。シーケンサ1130はそ
の後、第２マシンサイクル制御信号φ２に同期して出力
イネーブルOEをハイレベルにする。この結果、読み出さ
れたデータがバス70上に転送される。また、読出し要求
信号RCMに応答してワンショット発生器1135は信号OSPを
ロウレベルにする。この結果、ANDゲート1136は閉じ、
カウンタ1137はクロック信号CLKのカウント動作を中断
する。
CPU20からの読出し指令信号RDはφ１に同期してロウ
レベルに反転し、フリップフロップ1126にリセット状態
とする。すなわち、信号AS（RCM）はロウレベルとな
る。これに応答してMPX106はラッチ102を選択する。さ
らに、シーケンサは信号SE,OEおよびDCSをそれぞれロウ
レベルに反転させ、チャージポンプイネーブル信号CPEN
をハイレベルとする。この結果、チャージポンプ回路11
31は昇圧動作を始め、T1時間後にVPPレベルの電圧VSUP
を発生する。
レベルに反転し、フリップフロップ1126にリセット状態
とする。すなわち、信号AS（RCM）はロウレベルとな
る。これに応答してMPX106はラッチ102を選択する。さ
らに、シーケンサは信号SE,OEおよびDCSをそれぞれロウ
レベルに反転させ、チャージポンプイネーブル信号CPEN
をハイレベルとする。この結果、チャージポンプ回路11
31は昇圧動作を始め、T1時間後にVPPレベルの電圧VSUP
を発生する。
読出し要求信号RCMがロウレベルとなっても信号OSPが
ロウレベルのままなことに注意されたい。すなわち、前
述のようにチャージポンプ回路1131はその動作開始から
T1時間後に電圧VSUPをVPPレベルにする。この時間T1で
はデータ消去は実質行なわれていない。そこで、この時
間T1にカウンタ1137のカウントが進まないようにするた
め、ワンショット信号OSPはロウレベルに保っている。
電圧VSUPがVPPレベルに達した時点に相当する時点で、
信号OSPはハイレベルに変化し、この結果、カウンタ113
7はカウントを再開する。なお、チャージポンプ回路113
1の出力立上げ時間T1は同回路の内部構成によって予じ
め検出でき、かつデータ読出しバスサイクル時間は決め
られているので、ワンショット信号OSPのロウレベルの
期間は容易に設定できる。
ロウレベルのままなことに注意されたい。すなわち、前
述のようにチャージポンプ回路1131はその動作開始から
T1時間後に電圧VSUPをVPPレベルにする。この時間T1で
はデータ消去は実質行なわれていない。そこで、この時
間T1にカウンタ1137のカウントが進まないようにするた
め、ワンショット信号OSPはロウレベルに保っている。
電圧VSUPがVPPレベルに達した時点に相当する時点で、
信号OSPはハイレベルに変化し、この結果、カウンタ113
7はカウントを再開する。なお、チャージポンプ回路113
1の出力立上げ時間T1は同回路の内部構成によって予じ
め検出でき、かつデータ読出しバスサイクル時間は決め
られているので、ワンショット信号OSPのロウレベルの
期間は容易に設定できる。
かくして、データ書込み処理の最中にデータ読出し要
求があると、同処理は一時中断されて所望のデータが読
み出され、かつデータ読み出しの期間およびチャージポ
ンプ回路の出力立上げ時間の間はタイマ1132の計時動作
が中断される。
求があると、同処理は一時中断されて所望のデータが読
み出され、かつデータ読み出しの期間およびチャージポ
ンプ回路の出力立上げ時間の間はタイマ1132の計時動作
が中断される。
カウンタ1137のカウント動作が進み、データ消去に必
要な時間T2経過すると、タイマ1132は第４図に示すよう
に、消去終了信号EWENを発生する。これに応答して、シ
ーケンサ1130は、チャージポンプイネーブル信号CPENを
ロウレベルにして電圧VSUPをVCCレベルにクランプし、
信号GCS,SCSおよびDCSをそれぞれロウレベル，ロウレベ
ルおよびハイレベルとする。さらに、リセットパルスRS
を発生してカウンタ1137をリセットし、チャージポンプ
イネーブル信号CPENをハイレベルとするとともに書込み
イネーブル信号WEをハイレベルとして書込み回路107を
活性化する。かくして、データ書込み動作が開始する。
カウンタ1137はクロック信号CLKをカウントし始める。
要な時間T2経過すると、タイマ1132は第４図に示すよう
に、消去終了信号EWENを発生する。これに応答して、シ
ーケンサ1130は、チャージポンプイネーブル信号CPENを
ロウレベルにして電圧VSUPをVCCレベルにクランプし、
信号GCS,SCSおよびDCSをそれぞれロウレベル，ロウレベ
ルおよびハイレベルとする。さらに、リセットパルスRS
を発生してカウンタ1137をリセットし、チャージポンプ
イネーブル信号CPENをハイレベルとするとともに書込み
イネーブル信号WEをハイレベルとして書込み回路107を
活性化する。かくして、データ書込み動作が開始する。
カウンタ1137はクロック信号CLKをカウントし始める。
タイマ1132で設定された時間Ｔに達するとカウンタ11
37は書込み終了信号EWENを発生する。これに応答してシ
ーケンサ1130はCPEN信号をロウレベルとして、信号GCS,
SCSおよびWEをそれぞれハイレベル，ハイレベルおよび
ロウレベルに反転させる。さらに、書込み処理終了信号
WENDを発生し、フリップフロップ1125をリセットする。
かくして、CPUからのデータ書込み要求にもとづいて一
連のデータ書込み処理が終了する。書込み動作の最中に
CPUがデータ読出し要求を発行した場合は、第３図と同
様にして、書込み動作が中断してデータが読み出され、
その後書込み動作が再開する。このとき、カウンタ1137
はデータ読み出し期間およびチャージポンプ回路1131の
出力立上げ時間の間カウントを中断する。
37は書込み終了信号EWENを発生する。これに応答してシ
ーケンサ1130はCPEN信号をロウレベルとして、信号GCS,
SCSおよびWEをそれぞれハイレベル，ハイレベルおよび
ロウレベルに反転させる。さらに、書込み処理終了信号
WENDを発生し、フリップフロップ1125をリセットする。
かくして、CPUからのデータ書込み要求にもとづいて一
連のデータ書込み処理が終了する。書込み動作の最中に
CPUがデータ読出し要求を発行した場合は、第３図と同
様にして、書込み動作が中断してデータが読み出され、
その後書込み動作が再開する。このとき、カウンタ1137
はデータ読み出し期間およびチャージポンプ回路1131の
出力立上げ時間の間カウントを中断する。
第５図を参照すると、タイマ1132の他の実施例が示さ
れている。本実施例では、ワンショット発生器1135の代
わりにカウント1138が設けられている。このカウンタ11
38は信号RCMでリセットされる。データ読み出しが終了
すると、カウンタ1138はカウントを開始し、上述のT1時
間後にハイレベルのオーバーフロー信号を発生しANDゲ
ート1136を開く。そのオーバーフロー信号は、再び信号
RCMが供給されない限り、保持されている。
れている。本実施例では、ワンショット発生器1135の代
わりにカウント1138が設けられている。このカウンタ11
38は信号RCMでリセットされる。データ読み出しが終了
すると、カウンタ1138はカウントを開始し、上述のT1時
間後にハイレベルのオーバーフロー信号を発生しANDゲ
ート1136を開く。そのオーバーフロー信号は、再び信号
RCMが供給されない限り、保持されている。
以上のとおり、本発明によれば、データ書込み処理の
最中に発行されたデータ読出し要求によって同処理が中
断すると、タイマもその中断時間に相当する時間だけ計
時動作を中断しているので、データの書込み処理が確実
に実行されるとともに、書込み処理時間が不所望に延長
させることがない。
最中に発行されたデータ読出し要求によって同処理が中
断すると、タイマもその中断時間に相当する時間だけ計
時動作を中断しているので、データの書込み処理が確実
に実行されるとともに、書込み処理時間が不所望に延長
させることがない。
本発明は上記実施例に限定されず、適宜変更できるこ
とは明らかである。
とは明らかである。
第１図は本発明の一実施例によるE2PROMのブロック図、
第２図は第１図の自動消去／書込みおよび読出し制御回
路のブロック図、第３図および第４図は動作説明のため
のタイミングチャート、第５図は第２図で示したタイマ
の他の実施例を示すブロック図、第６図は第１図のE2PR
OMを有するマイクロコンピュータのブロック図、第７図
（Ａ），（Ｂ）および（Ｃ）はそれぞれE2PROMメモリセ
ルの消去，書込みおよび読出しモードにおける電圧関係
図、第８図は第２図のチャージポンプ回路の出力電圧V
SUPの波形図である。
第２図は第１図の自動消去／書込みおよび読出し制御回
路のブロック図、第３図および第４図は動作説明のため
のタイミングチャート、第５図は第２図で示したタイマ
の他の実施例を示すブロック図、第６図は第１図のE2PR
OMを有するマイクロコンピュータのブロック図、第７図
（Ａ），（Ｂ）および（Ｃ）はそれぞれE2PROMメモリセ
ルの消去，書込みおよび読出しモードにおける電圧関係
図、第８図は第２図のチャージポンプ回路の出力電圧V
SUPの波形図である。
Claims (1)
- 【請求項１】電気的消去書込み可能な不揮発性メモリ
と、プログラムを実行し前記不揮発性メモリに対しデー
タ書込み要求およびデータ読出し要求を発行する中央処
理装置と、所定時間を計時して処理終了信号を発生する
タイマを有し、前記データ書込み要求に応答して前記不
揮発性メモリの所定の番地のデータを消去し当該番地に
所定のデータを書き込むデータ書込み処理を実行し、前
記処理終了信号に応答して前記データ書込み処理を終了
する制御手段とを備え、前記制御手段は、前記データ書
込み処理の最中に発行された前記データ読出し要求に応
答して、前記データ書込み処理を中断し、所定番地から
のデータを読み出し、その後前記データ書込み処理を再
開する手段と、前記データ書込み処理が中断している間
前記タイマの計時動作を中断させる手段と、第１の電圧
から第２の電圧に昇圧して前記データ書込み処理に必要
な第２の電圧を発生する電圧発生手段とをさらに有し、
前記タイマの計時動作中断手段は、前記所定番地からの
データ読出しに要する時間と前記電圧発生手段が前記第
１の電圧から前記第２の電圧に昇圧するに要する時間前
記タイマの計時動作を中断させることを特徴とするマイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34011989A JP2636449B2 (ja) | 1988-12-27 | 1989-12-27 | マイクロコンピュータ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33171388 | 1988-12-27 | ||
| JP63-331713 | 1988-12-27 | ||
| JP34011989A JP2636449B2 (ja) | 1988-12-27 | 1989-12-27 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02257496A JPH02257496A (ja) | 1990-10-18 |
| JP2636449B2 true JP2636449B2 (ja) | 1997-07-30 |
Family
ID=26573941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34011989A Expired - Lifetime JP2636449B2 (ja) | 1988-12-27 | 1989-12-27 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636449B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3135447B2 (ja) * | 1994-01-27 | 2001-02-13 | 富士通株式会社 | 磁気ディスクドライブの制御方法及びその装置 |
| US6148360A (en) * | 1996-09-20 | 2000-11-14 | Intel Corporation | Nonvolatile writeable memory with program suspend command |
| JP2004030438A (ja) | 2002-06-27 | 2004-01-29 | Renesas Technology Corp | マイクロコンピュータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62164299A (ja) * | 1986-01-13 | 1987-07-20 | Mitsubishi Electric Corp | マイクロコンピユ−タ装置 |
| JPS63106996A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
-
1989
- 1989-12-27 JP JP34011989A patent/JP2636449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02257496A (ja) | 1990-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0376285B1 (en) | Microcomputer having electrically erasable and programmable nonvolatile memory | |
| US5907700A (en) | Controlling flash memory program and erase pulses | |
| US10359944B2 (en) | Memory devices having distributed controller systems | |
| US5778440A (en) | Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern | |
| US5881295A (en) | Data processor which controls interrupts during programming and erasing of on-chip erasable and programmable non-volatile program memory | |
| JPS61294565A (ja) | 半導体記憶装置 | |
| US5307470A (en) | Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed | |
| JPS62266798A (ja) | 不揮発性半導体記憶装置 | |
| US6738894B1 (en) | Data processor | |
| JP2636449B2 (ja) | マイクロコンピュータ | |
| JPH06274656A (ja) | マイクロコンピュータ | |
| JP3580702B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0210598A (ja) | 記憶装置 | |
| JPH06282995A (ja) | 電気的にプログラム可能なメモリを均一にプログラムする方法と該方法を実行するメモリ | |
| JPH0256759B2 (ja) | ||
| KR100274853B1 (ko) | 데이타처리장치 | |
| JPH0736274B2 (ja) | 読出し専用メモリ | |
| JPH0232718B2 (ja) | ||
| JP3669625B2 (ja) | データ処理システム及びデータ処理システムの動作方法 | |
| EP0829044B1 (en) | Floating gate memory device with protocol to terminate program load cycle | |
| SU1425693A1 (ru) | Запоминающее устройство | |
| JPH09244915A (ja) | マイクロコンピュータ及びデバッグ支援装置 | |
| JPH0793021B2 (ja) | 不揮発性半導体記憶装置 | |
| JPS62260427A (ja) | 不揮発性カウンタ−装置 | |
| JPH11265600A (ja) | 不揮発性メモリ及びそれを内蔵するマイクロコンピュータ |