KR20040006109A - 불휘발성 메모리를 포함하는 스마트카드 시스템 - Google Patents

불휘발성 메모리를 포함하는 스마트카드 시스템 Download PDF

Info

Publication number
KR20040006109A
KR20040006109A KR1020020039637A KR20020039637A KR20040006109A KR 20040006109 A KR20040006109 A KR 20040006109A KR 1020020039637 A KR1020020039637 A KR 1020020039637A KR 20020039637 A KR20020039637 A KR 20020039637A KR 20040006109 A KR20040006109 A KR 20040006109A
Authority
KR
South Korea
Prior art keywords
erase
signal
write
code
signals
Prior art date
Application number
KR1020020039637A
Other languages
English (en)
Inventor
이상재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020039637A priority Critical patent/KR20040006109A/ko
Publication of KR20040006109A publication Critical patent/KR20040006109A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 스마트카드 시스템은 데이터 정보를 저장하기 위한 불휘발성 메모리와; 그리고 상기 불휘발성 메모리의 소거 및 기입 동작을 제어하기 위한 소거 및 기입 플래그 신호들을 발생하는 제어 블록을 포함한다. 상기 제어 블록은 상기 소거 및 기입 플래그 신호들이 소프트웨어적으로 또는 하드웨어적으로 발생되도록 불휘발성 옵션 셀들을 이용하여 구현된다.

Description

불휘발성 메모리를 포함하는 스마트카드 시스템{SMART CARD SYSTEM WITH NONVOLATILE MEMORY}
본 발명은 반도체 집적 회로 장치들에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리를 포함하는 스마트카드에 관한 것이다.
EEPROM이나 플래시와 같은 불휘발성 메모리를 내장한 스마트 카드에서는 EEPROM이나 플래시 메모리에 데이터를 프로그램하기 위해 일정 시간 (예를 들면, 수㎲-수㎳) 동안 고전압을 인가하도록 되어 있다. 이를 소거/기입 시간이라 한다. 소거/기입 시간은 클록 신호의 동작 주파수를 고려하여 소프트웨어적으로 루틴에 의해 결정할 수도 있고, 칩 내에 카운터를 넣어서 하드웨어적으로 결정할 수도 있다. 불휘발성 메모리를 프로그램할 때, 소거/기입 시간은 다음과 같이 소프트웨어적으로 설정될 수 있다.
소거 동작을 수행하는 경우, 소거 시간은 1) 고전압 인에이블 레지스터 (high voltage enable register)를 설정하고, 2) 독출/기입 제어 레지스터 (read/write control register)를 소거 모드로 설정하고, 3) 클록 핀을 통해 인가되는 클록 신호의 주파수를 계산하여 스펙에서 정해진 소거 시간만큼 루틴 (routine)을 실행함으로써 확보될 수 있다. 기입 동작을 수행하는 경우, 기입 시간은 1) 기입하고자 하는 데이터를 페이지 버퍼에 기입하고, 2) 고전압 인에이블 레지스터를 설정하고, 3) 독출/기입 제어 레지스터를 기입 모드로 설정하고, 3) 클록 핀을 통해 인가되는 클록 신호의 주파수를 계산하여 스펙에서 정해진 기입 시간만큼 루틴을 실행함으로써 확보될 수 있다.
이러한 경우, 소거/기입 시간은 클록 핀을 통해 인가되는 클록 신호의 주파수에 따라 변화된다. 소거/기입 동작이 수행되는 동안, CPU는 오직 소프트웨어에 의한 소거/기입 루틴을 실행해야만 한다. 이러한 번거로움을 해소하기 위해서, 최근에는 카운터 회로를 내장하여 고전압을 인에이블시켜 놓고 소거/기입 모드를 설정하면 하드웨어 카운터에 의해서 소거/기입 시간이 지난 후에 하드웨어적으로 불휘발성 메모리 셀을 소거/기입하도록 함으로써 소프트웨어를 간단하게 하고 클록 핀의 주파수에 무관하게 안정적으로 소거/기입 동작을 수행하는 것이 가능하다. 또한, 소거/기입 동작이 수행되는 동안, CPU는 다른 일을 할 수 있다.
하드웨어적으로 카운터를 내장하면 소거/기입 시간은 카운터에 의해서 하드웨어적으로 고정되게 된다. 이러한 경우, 다음과 같은 문제점들이 야기될 수 있다. 예를 들면, 고용량의 불휘발성 메모리를 내장하고 있는 스마트 카드에서 불휘발성 메모리의 대부분의 셀들의 특성은 개발 당시의 목표 범위에 맞게 된다. 그러나 대량으로 양산시에는 간혹 어느 특정 셀(들)의 소거/기입 특성이 목표 범위에서 약간 벗어나게 되는 경우가 발생한다. 이 경우 소거/기입 시간은 목표에서 약간 벗어나더라도 전체 동작에는 전혀 문제가 없다. 하지만 하드웨어적으로 소거/기입 시간이 고정되어 있기 때문에, 불량 처리될 수 밖에 없다. 이는 바로 수율의 저하를 가져오고 생산 원가를 높이는 원인이 된다.
본 발명의 목적은 불휘발성 메모리 셀들로 구성된 옵션 회로를 이용하여 불휘발성 메모리의 소거/기입 시간을 소프트웨어적으로 또는 하드웨어적으로 선택할 수 있는 스마트카드 시스템을 제공하는 것이다.
본 발명의 다른 목적은 불휘발성 메모리의 소거/기입 시간이 가변 가능하게 하는 스마트카드 시스템을 제공하는 것이다.
도 1은 본 발명에 따른 데이터 처리 시스템을 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 불휘발성 메모리200 : 제어 블록
210 : 코드 발생 회로220 : 구간 신호 발생 회로
230 : 제어 레지스터MUX : 멀티플렉서
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 스마트카드 시스템은 데이터 정보를 저장하기 위한 불휘발성 메모리와; 그리고 상기 불휘발성 메모리의 소거 및 기입 동작을 제어하기 위한 소거 및 기입 플래그 신호들을 발생하는 제어 블록을 포함한다. 상기 제어 블록은 불휘발성 옵션 셀들로 구성되며, 상기 불휘발성 옵션 셀들의 프로그램 상태에 따라 제 1 코드와 제 2 코드를 발생하는 코드 발생 회로와; 상기 스마트카드 시스템 내의 중앙 처리 장치의 제어에 따라 소거 및 기입 인에이블 신호들을 소프트웨어적으로 발생하는 제어 레지스터와; 클록 신호에 응답하여 제 1 구간 신호들과 제 2 구간 신호들을 발생하되, 상기 제 1 구간 신호들은 서로 다른 활성화 구간들을 갖고 상기 제 2 구간 신호들은 서로 다른 활성화 구간들을 갖는 구간 신호 발생 회로와; 상기 제 1 코드 중 하위 코드 신호들에 응답하여 상기 제 1 구간 신호들 중 하나를 선택하는 제 1 선택 회로와; 상기 제 2 코드 중 하위 코드 신호들에 응답하여 상기 제 2 구간 신호들 중 하나를 선택하는 제 2 선택 회로와; 상기 제 1 멀티플렉서의 출력 신호와 상기 제어 레지스터의 소거 인에이블 신호를 받아들이고, 상기 제 1 코드 중 상위 코드 신호에 응답하여 입력 신호들 중 하나를 상기 소거 플래그 신호로서 출력하는 제 3 선택 회로와; 그리고 상기 제 2 멀티플렉서의 출력 신호와 상기 제어 레지스터의 기입 인에이블 신호를 받아들이고, 상기 제 2 코드 중 상위 코드 신호에 응답하여 입력 신호들 중 하나를 상기 기입 플래그 신호로서 출력하는 제 4 선택 회로를 포함한다.
이 실시예에 있어서, 상기 불휘발성 옵션 셀들은 전기적으로 소거 및 프로그램 가능한 메모리 셀들이다.
이 실시예에 있어서, 상기 제 1 및 제 2 멀티플렉서들의 출력 신호들이 모두 비활성화될 때 상기 구간 신호 발생 회로와 상기 제어 레지스터는 초기화된다.
이 실시예에 있어서, 상기 구간 신호 발생 회로는 카운터로 구성된다.
이하 본 발명의 바람직한 실시예가 참조 도면들에 의거하여 상세히 설명될 것이다.
도 1은 본 발명에 따른 스마트카드 시스템을 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 스마트카드 시스템은 불휘발성 메모리 (100)를 포함하며, 제어 블록 (200)의 제어에 따라 불휘발성 메모리 (100)에 저장된 데이터를 소거하거나 불휘발성 메모리 (100)에 데이터를 기입할 수 있다. 제어 블록 (200)은 소거 플래그 신호 (Erase_Flag)와 기입 플래그 신호 (Write_Flag)를 발생한다. 본 발명의 스마트카드 시스템의 경우, 소거 플래그 신호 (Erase_Flag)와 기입 플래그 신호 (Write_Flag)의 인에이블 구간은 가변된다. 이는 이후 상세히 설명될 것이다.
제어 블록 (200)은 코드 발생 회로 (code generating circuit) (210), 구간 신호 발생 회로 (period signal generating circuit) (220), 제어 레지스터 (control register) (230), 2개의 4:2 멀티플렉서들 (MUX1, MUX2), 2개의 2:1 멀티플렉서들 (MUX3, MUX4), 2개의 AND 게이트들 (G1, G2), 그리고 하나의 NOR 게이트 (G3)을 포함한다.
코드 발생 회로 (210)는 제 1의 n-비트 코드 (ES0-ES2)와 제 2의 n-비트 코드 (WS0-WS2)를 발생한다. 예를 들면, 제 1의 n-비트 코드는 3-비트 코드 (ES0-ES2)이고, 제 2의 n-비트 코드는 3-비트 코드 (WS0-WS2)이다. 코드 발생 회로 (210)는 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 이용하여 구성된다. 구간 신호 발생 회로 (220)는 T 플립-플롭으로 구성된 카운터를 이용하여 쉽게 구현될 수 있다. 구간 신호 발생 회로 (220)는 AND 게이트 (G2)의 출력 즉, 리세트 신호 (RESETB)에 따라 초기화된다. 구간 신호 발생 회로 (220)는 AND 게이트 (G1)의 출력 즉, 클록 신호 (CLOCK)에 동기되어 동작하며, 제 1 구간 신호들 (ET0-ET3)과 제 2 구간 신호들 (WT0-WT3)을 발생한다. 제 1 구간 신호들 (ET0-ET3)은 서로 상이한 인에이블 구간들을 갖고, 제 2 구간 신호들 (WT0-WT3)은 서로 상이한 인에이블 구간들을 갖는다.
계속해서 도 1을 참조하면, 제어 레지스터 (230)는 NOR 게이트 (G3)의 출력 신호 즉, 리세트 신호 (RESETB)에 의해서 초기화되며, 소프트웨어적으로 소거 구간 신호 (ERASE_EN), 기입 구간 신호 (WRITE_EN), 그리고 소거/기입 개시 신호 (E/W_START)를 발생한다. 소프트웨어에 의해 소거 구간 신호 (ERASE_EN) 또는 기입 구간 신호 (WRITE_EN)에 대응하는 소거/기입 비트 값이 설정되며, 일정 시간 동안 루틴을 실행한 후 소거 구간 신호 (ERASE_EN) 또는 기입 구간 신호 (WRITE_EN)에 대응하는 값이 리세트된다. 즉, 소거 구간 신호 (ERASE_EN) 또는 기입 구간 신호 (WRITE_EN)는 소거/기입 비트 값이 설정될 때 활성화되고 소거/기입 비트 값이 리세트될 때 비활성화된다. 소거/기입 개시 신호 (E/W_START)에 대응하는 비트 값이 설정될 때, 소거/기입 개시 신호 (E/W_START)가 활성화되며, 이는 AND 게이트 (G1)를 통해 구간 신호 발생 회로 (220)에 클록 신호 (CLOCK)가 공급되게 한다.
멀티플렉서 (MUX1)는 코드 발생 회로 (210)로부터 출력되는 제 1의 3-비트 코드 중 2개의 하위 코드 신호들 (ES0, ES1)을 선택 신호들로서 받아들이고, 구간 신호 발생 회로 (220)에서 출력되는 제 1 구간 신호들 (ET0-ET3) 중 어느 하나를 선택한다. 멀티플렉서 (MUX2)는 코드 발생 회로 (210)로부터 출력되는 제 2의 3-비트 코드 중 2개의 하위 코드 신호들 (WS0, WS1)을 선택 신호들로서 받아들이고, 구간 신호 발생 회로 (220)에서 출력되는 제 2 구간 신호들 (WT0-WT3) 중 어느 하나를 선택한다. 멀티플렉서 (MUX3)는 멀티플렉서 (MUX1)의 출력 신호 (ERS_H)와 제어 레지스터 (230)의 출력 신호 (ERASE_EN)를 받아들이고, 코드 발생 회로 (210)로부터 출력되는 제 1의 3-비트 코드 중 상위 코드 신호 (ES2)에 응답하여 입력 신호들 (ERS_H, ERASE_EN) 중 하나를 소거 플래그 신호 (Erase_FLAG)로서 출력한다. 멀티플렉서 (MUX4)는 멀티플렉서 (MUX2)의 출력 신호 (WRT_H)와 제어 레지스터 (230)의 출력 신호 (WRITE_EN)를 받아들이고, 코드 발생 회로 (210)로부터 출력되는 제 2의 3-비트 코드 중 상위 코드 신호 (WS2)에 응답하여 입력 신호들 (WRT_H, WRITE_EN) 중 하나를 기입 플래그 신호 (Write_FLAG)로서 출력한다.
본 발명에 따른 스마트카드 시스템에 내장된 불휘발성 메모리의 소거/기입 동작을 제어하는 방법이 참조 도면들에 의거하여 이하 상세히 설명될 것이다.
본 발명에 따른 스마트카드 시스템에 내장된 불휘발성 메모리의 소거/기입 시간은 소프트웨어적으로 또는 하드웨어적으로 결정될 수 있다. 이러한 결정은 전기적으로 소거 및 프로그램 가능한 메모리 셀들을 이용하여 구성되는 코드 발생 회로를 프로그램함으로써 이루어진다. 예를 들면, 소거/기입 시간을 소프트웨어적으로 결정하기 위해서는, 코드들 (ES0-ES2, WS0-WS2)의 상위 비트 신호들 (ES2, WS2)이 로직 하이 레벨을 갖도록 코드 발생 회로 (210)가 프로그램되어야 한다. 이는 멀티플렉서들 (MUX1, MUX2)의 출력 신호들 (ERS_H, WRT_H) 대신에 제어 레지스터 (230)의 출력 신호들 (ERASE_EN, WRITE_EN)가 소거 및 기입 플래그 신호들 (Erase_FLAG, Write_FLAG)로서 선택되게 한다.
앞서 설명된 바와 같이, 출력 신호 (ERASE_EN)의 활성화 구간 즉, 소거 시간은 제어 레지스터 (230)의 소거 인에이블 비트 값이 소프트웨어에 의해서 설정되고 소정 시간 동안 루틴을 수행한 후 소거 인에이블 비트를 클리어해주는 시간까지이다. 마찬가지로, 출력 신호 (WRITE_EN)의 활성화 구간 즉, 기입 시간은 제어 레지스터 (230)의 기입 인에이블 비트 값이 소프트웨어에 의해서 설정되고 소정 시간 동안 루틴을 수행한 후 기입 인에이블 비트를 클리어해주는 시간까지이다.
소거/기입 시간을 하드웨어적으로 결정하기 위해서는, 코드들 (ES0-ES2, WS0-WS2)의 상위 비트 신호들 (ES2, WS2)이 로직 로우 레벨을 갖도록 코드 발생 회로 (210)가 프로그램되어야 한다. 이는 제어 레지스터 (230)의 출력 신호들 (ERASE_EN, WRITE_EN) 대신에 멀티플렉서들 (MUX1, MUX2)의 출력 신호들 (ERS_H, WRT_H)이 소거 및 기입 플래그 신호 (Erase_FLAG, Write_FLAG)로서 선택되게 한다.
구간 신호 발생 회로 (220)는 소거/기입 개시 신호 (E/W_START)가 활성화될 때 클록 신호 (CLOCK)에 동기되어 제 1 구간 신호들 (ET0-ET3)과 제 2 구간 신호들 (WT0-WT3)을 발생한다. 여기서, 제 1 구간 신호들 (ET0-ET3)과 제 2 구간 신호들 (WT0-WT3)은 클록 신호 (CLOCK)가 인가될 때 동시에 하이로 활성화된다. 그 다음에, 제 1 구간 신호들 (ET0-ET3)과 제 2 구간 신호들 (WT0-WT3)은 서로 다른 시간에서 순차적으로 로우로 비활성화될 것이다. 즉, 서로 다른 소거/기입 시간을 갖는 구간 신호들이 생성될 것이다.
계속해서, 구간 신호 발생 회로 (220)에서 생성된 제 1 구간 신호들 (ET0-ET3)는 멀티플렉서 (MUX1)로 전달되고, 구간 신호 발생 회로 (220)에서 생성된 제 2 구간 신호들 (WT0-WT3)은 멀티플렉서 (MUX2)로 전달된다. 멀티플렉서 (MUX1)는코드 발생 회로 (210)로부터 출력되는 코드 신호들 (ES0, ES1)에 응답하여 입력 신호들 (ET0-ET3) 중 어느 하나를 선택한다. 그렇게 선택된 신호 (ERS_H)는 멀티플렉서 (MUX3)으로 전달된다. 멀티플렉서 (MUX2)는 코드 발생 회로 (210)로부터 출력되는 코드 신호들 (WS0, WS1)에 응답하여 입력 신호들 (WT0-WT3) 중 어느 하나를 선택한다. 그렇게 선택된 신호 (ERS_H)는 멀티플렉서 (MUX4)로 전달된다.
코드 신호들 (ES2, WS2)이 하이 레벨을 갖도록 코드 발생 회로 (210)가 프로그램되는 경우, 하드웨어적으로 결정된 멀티플렉서들 (MUX1, MUX2)의 출력 신호들 (ERS_H, WRT_H)은 멀티플렉서들 (MUX3, MUX4)을 통해 소거 및 기입 플래그 신호 (Erase_FLAG, Write_FLAG)로서 출력된다. 이후, 출력 신호들 (ERS_H, WRT_H)이 로우가 될 때, 구간 신호 발생 회로 (220)는 AND 게이트 (G2)의 출력에 의해서 초기화되고, 제어 레지스터 (230)는 NOR 게이트 (G3)의 출력에 의해서 초기화된다.
소거/기입 모드에 의해서 소거 모드인지 기입 모드인지 선택하고, 소거/기입 개시 신호 (E/W_START)를 설정하기만 하면 선택된 시간 후에 자동적으로 소거 또는 기입 시간이 끝나기 때문에 CPU는 소거/기입 시간을 만들기 위해 별도의 루틴을 실행하지 않아도 된다.
코드 발생 회로 (210)를 구성하는 불휘발성 옵션 셀들은 프로그램되면, 전원이 끊어져도 쓰여진 정보를 계속 가지고 있기 때문에 불휘발성 옵션 셀들을 마치 하드웨어 옵션처럼 사용 할 수 있다. 본 발명의 핵심은 이같은 불휘발성 옵션 셀을 불휘발성 메모리의 소거/기입 시간을 발생하는 데 사용하는 것이다. 이같이 하면 위에서 설명한 바와 같이 불휘발성 메모리의 소거/기입 시간을 소프트웨어적으로또는 하드웨어적으로 만들어서 선택할 수 있고, 하드웨어적으로 선택시 시간 구간도 선택할 수 있다.
이 실시예에 있어서, 불휘발성 옵션 셀에서 선택 정보를 쓰고자 할 때는 웨이퍼 EDS (ELECTRIC DIE SORTING) 테스트시 NVM 특성을 평가한 후에 실시한다. 1차적으로 사용자에게 소거/기입 시간을 소프트웨어적으로 할지, 하드웨어적으로 할지 선택하게 한다. 하드웨어적으로 선택시, 어느 시간만큼 할지는 사용자가 사용하는데 문제가 없는 범위안에서 수율을 최대화 할 수 있는 소거/기입 시간을 선택한 후 불휘발성 옵션 셀에 정보를 기입한다.
이와 같이 하면 대량으로 양산시 간혹 어느 특정 셀의 소거/기입 특성이 목표 범위에서 약간 벗어나더라도 전체 동작에는 전혀 문제가 없을 때 이를 불휘발성 옵션 셀에 의해 소거/기입 시간을 변경하여 종래 하드웨어적으로 소거/기입 시간이 고정되어 있으므로 불량처리 되는 것을 막고 수율 유지를 할 수 있어 궁극적으로 원가 절감이 된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이, 본 발명의 효과는 불휘발성 메모리를 내장한 스마트카드 시스템에서 제조 공정의 파라미터 변화에 의해 불휘발성 메모리의 특성이 변화될 때 그에 맞는 소거/기입 시간을 선택함으로써 수율을 높일 수 있는 것이다. 실제로고용량 NVM 내장시 대부분의 셀들은 평균적인 소거/기입 시간을 갖지만 어느 특정 셀이 약간 벗어 날 경우가 있고 이 셀 역시 소거/기입 시간만을 조정해주면 전혀 문제가 없을 수 있다. 이런 경우, 스마트카드 시스템 내에 내장된 불휘발성 메모리의 소거/기입 시간을 옵션 셀에 의해 조정해 줌으로써 문제없이 사용 할 수 있다.

Claims (4)

  1. 스마트카드 시스템에 있어서:
    데이터 정보를 저장하기 위한 불휘발성 메모리와; 그리고
    상기 불휘발성 메모리의 소거 및 기입 동작을 제어하기 위한 소거 및 기입 플래그 신호들을 발생하는 제어 블록을 포함하며,
    상기 제어 블록은
    불휘발성 옵션 셀들로 구성되며, 상기 불휘발성 옵션 셀들의 프로그램 상태에 따라 제 1 코드와 제 2 코드를 발생하는 코드 발생 회로와;
    상기 스마트카드 시스템 내의 중앙 처리 장치의 제어에 따라 소거 및 기입 인에이블 신호들을 소프트웨어적으로 발생하는 제어 레지스터와;
    클록 신호에 응답하여 제 1 구간 신호들과 제 2 구간 신호들을 발생하되, 상기 제 1 구간 신호들은 서로 다른 활성화 구간들을 갖고 상기 제 2 구간 신호들은 서로 다른 활성화 구간들을 갖는 구간 신호 발생 회로와;
    상기 제 1 코드 중 하위 코드 신호들에 응답하여 상기 제 1 구간 신호들 중 하나를 선택하는 제 1 선택 회로와;
    상기 제 2 코드 중 하위 코드 신호들에 응답하여 상기 제 2 구간 신호들 중 하나를 선택하는 제 2 선택 회로와;
    상기 제 1 멀티플렉서의 출력 신호와 상기 제어 레지스터의 소거 인에이블 신호를 받아들이고, 상기 제 1 코드 중 상위 코드 신호에 응답하여 입력 신호들 중하나를 상기 소거 플래그 신호로서 출력하는 제 3 선택 회로와; 그리고
    상기 제 2 멀티플렉서의 출력 신호와 상기 제어 레지스터의 기입 인에이블 신호를 받아들이고, 상기 제 2 코드 중 상위 코드 신호에 응답하여 입력 신호들 중 하나를 상기 기입 플래그 신호로서 출력하는 제 4 선택 회로를 포함하는 것을 특징으로 하는 스마트카드 시스템.
  2. 제 1 항에 있어서,
    상기 불휘발성 옵션 셀들은 전기적으로 소거 및 프로그램 가능한 메모리 셀들인 것을 특징으로 하는 스마트카드 시스템.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 멀티플렉서들의 출력 신호들이 모두 비활성화될 때 상기 구간 신호 발생 회로와 상기 제어 레지스터는 초기화되는 것을 특징으로 하는 스마트카드 시스템.
  4. 제 1 항에 있어서,
    상기 구간 신호 발생 회로는 카운터로 구성되는 것을 특징으로 하는 스마트카드 시스템.
KR1020020039637A 2002-07-09 2002-07-09 불휘발성 메모리를 포함하는 스마트카드 시스템 KR20040006109A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039637A KR20040006109A (ko) 2002-07-09 2002-07-09 불휘발성 메모리를 포함하는 스마트카드 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039637A KR20040006109A (ko) 2002-07-09 2002-07-09 불휘발성 메모리를 포함하는 스마트카드 시스템

Publications (1)

Publication Number Publication Date
KR20040006109A true KR20040006109A (ko) 2004-01-24

Family

ID=37316028

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039637A KR20040006109A (ko) 2002-07-09 2002-07-09 불휘발성 메모리를 포함하는 스마트카드 시스템

Country Status (1)

Country Link
KR (1) KR20040006109A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531945B1 (ko) * 2014-05-27 2015-06-26 전자부품연구원 자동 초기화 기능을 갖는 rfid 태그 및 내장 메모리 초기화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101531945B1 (ko) * 2014-05-27 2015-06-26 전자부품연구원 자동 초기화 기능을 갖는 rfid 태그 및 내장 메모리 초기화 방법

Similar Documents

Publication Publication Date Title
US5907700A (en) Controlling flash memory program and erase pulses
JP4451657B2 (ja) メモリセルのためのバックグラウンド処理
KR100433686B1 (ko) 메모리,메모리를위한프로그래밍방법및프로그램회로
KR100375217B1 (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US7580322B2 (en) High speed programming for nonvolatile memory
KR100322470B1 (ko) 고밀도 노어형 플래시 메모리 장치 및 그것의 프로그램 방법
US20040095834A1 (en) Power throughput adjustment in flash memory
US20170364268A1 (en) Memory devices having distributed controller systems
JP2002150789A (ja) 不揮発性半導体記憶装置
JPWO2006025083A1 (ja) 半導体装置、半導体装置の試験方法およびデータ書き込み方法
KR20030071488A (ko) 불휘발성 메모리, ｉｃ 카드 및 데이터 처리장치
US5526311A (en) Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
JP5264047B2 (ja) 半導体メモリ装置の制御情報をプログラムするための方法と装置
US6400624B1 (en) Configure registers and loads to tailor a multi-level cell flash design
KR100264028B1 (ko) 부트 블럭 방식을 채용하는 불휘발성 메모리의데이타 소거 메카니즘
US6807126B2 (en) Semiconductor memory device and electronic information device using the same
US5517460A (en) Semiconductor integrated circuit and IC card using the same
US20050195655A1 (en) Write state machine architecture for flash memory internal instructions
JP3781240B2 (ja) 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路
JPH0210598A (ja) 記憶装置
KR20040006109A (ko) 불휘발성 메모리를 포함하는 스마트카드 시스템
US5574850A (en) Circuitry and method for reconfiguring a flash memory
WO2008124094A1 (en) Apparatus and method to test non-volatile memory
KR100388219B1 (ko) 플래쉬 메모리가 내장된 원칩 마이크로 콘트롤러 유닛
JP3519940B2 (ja) 不揮発性メモリのデータ記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid