JP3264665B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3264665B2 JP3264665B2 JP10567789A JP10567789A JP3264665B2 JP 3264665 B2 JP3264665 B2 JP 3264665B2 JP 10567789 A JP10567789 A JP 10567789A JP 10567789 A JP10567789 A JP 10567789A JP 3264665 B2 JP3264665 B2 JP 3264665B2
- Authority
- JP
- Japan
- Prior art keywords
- write control
- control signal
- circuit
- write
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、EEPROM（電気的再書込み可能なプログラマ
ブルROM）のようなメモリを内蔵したマイクロコンピュ
ータに関するものである。
ブルROM）のようなメモリを内蔵したマイクロコンピュ
ータに関するものである。
（従来の技術） 従来、このような分野の技術としては、特公昭61−22
828号（文献１）、及び特開昭62−164299号公報（文献
２）等に記載されるものがあった。以下、その構成を図
を用いて説明する。
828号（文献１）、及び特開昭62−164299号公報（文献
２）等に記載されるものがあった。以下、その構成を図
を用いて説明する。
第２図は、前記文献２に記載された従来のマイクロコ
ンピュータの概略構成図である。
ンピュータの概略構成図である。
このマイクロコンピュータは、プログラムに従って全
体の制御を行う中央処理装置（以下、CPUという）１
と、EEPROM2とを備え、その両者間にはアドレスラッチ
回路３、データラッチ回路４及び書込み信号ラッチ回路
５が接続されている。アドレスラッチ回路３はCPU1がEE
PROM2に与えるアドレス情報を一時的に記憶しておく回
路、データラッチ回路４はCPU1とEEPROM2の相互間で授
受される書込み／読出し時のデータを一時的に記憶して
おく回路、書込み信号ラッチ回路５はCPU1からEEPROM2
への書込み制御信号を一時的に記憶しておく回路であ
る。CPU1からEEPROM2へは、読出し信号Ｈも送られる。
体の制御を行う中央処理装置（以下、CPUという）１
と、EEPROM2とを備え、その両者間にはアドレスラッチ
回路３、データラッチ回路４及び書込み信号ラッチ回路
５が接続されている。アドレスラッチ回路３はCPU1がEE
PROM2に与えるアドレス情報を一時的に記憶しておく回
路、データラッチ回路４はCPU1とEEPROM2の相互間で授
受される書込み／読出し時のデータを一時的に記憶して
おく回路、書込み信号ラッチ回路５はCPU1からEEPROM2
への書込み制御信号を一時的に記憶しておく回路であ
る。CPU1からEEPROM2へは、読出し信号Ｈも送られる。
次に、動作を説明する。
EEPROM2にデータを書込む場合、CPU1は書込みデータ
及びそのアドレスをそれぞれデータラッチ回路４及びア
ドレスラッチ回路３に送り、その後、プログラムに従っ
てEEPROM2の書込み動作に必要な書込み制御信号を順
次、書込み信号ラッチ回路５に送り、書込み動作を行
う。
及びそのアドレスをそれぞれデータラッチ回路４及びア
ドレスラッチ回路３に送り、その後、プログラムに従っ
てEEPROM2の書込み動作に必要な書込み制御信号を順
次、書込み信号ラッチ回路５に送り、書込み動作を行
う。
EEPROM2はその構造上、書込みには数ms〜数10ms（以
下、説明の便宜上、この値を例えば10msとしておく）の
時間を要するので、書込み開始後10msの間はEEPROM2へ
のアクセスができない。従って、例えばCPU1が書込み制
御信号を送った後、10msの間はEEPROM2の書込み制御信
号にだけ専念し、他の命令は何も実行しないとなれば、
マイクロコンピュータにおけるプログラム効率を著しく
阻害することになる。
下、説明の便宜上、この値を例えば10msとしておく）の
時間を要するので、書込み開始後10msの間はEEPROM2へ
のアクセスができない。従って、例えばCPU1が書込み制
御信号を送った後、10msの間はEEPROM2の書込み制御信
号にだけ専念し、他の命令は何も実行しないとなれば、
マイクロコンピュータにおけるプログラム効率を著しく
阻害することになる。
そこで従来は、前記文献１、２に記載されているよう
に、CPU1の出力側に、論理回路による書込み用オートマ
トン回路を接続し、プログラムによるEEPROM2の書込み
制御に代えて、オートマトン回路で書込み制御を行うよ
うにしている。つまり、オートマトン回路はCPU1の指令
に基づき起動し、内部の論理回路で書込み動作に必要な
書込み制御信号を逐次生成し、それらの書込み制御信号
でEEPROM2に対する書込み制御を行う。そのため、プロ
グラムの複雑さがなくなり、その上、CPU1を効率的に利
用できる。
に、CPU1の出力側に、論理回路による書込み用オートマ
トン回路を接続し、プログラムによるEEPROM2の書込み
制御に代えて、オートマトン回路で書込み制御を行うよ
うにしている。つまり、オートマトン回路はCPU1の指令
に基づき起動し、内部の論理回路で書込み動作に必要な
書込み制御信号を逐次生成し、それらの書込み制御信号
でEEPROM2に対する書込み制御を行う。そのため、プロ
グラムの複雑さがなくなり、その上、CPU1を効率的に利
用できる。
（発明が解決しようとする課題） しかしながら、上記構成のマイクロコンピュータで
は、次のような課題があった。
は、次のような課題があった。
従来は、論理回路によりオートマトン回路を構成して
いるため、一度、半導体基板上にその回路を形成してし
まうと、その出力波形を変更することが困難となる。そ
のため、例えばユーザに引渡されるチップにおいて、ユ
ーザが使用可能な、もしくは一般的に用いる書込み制御
信号タイミングを発生するようなオートマトン回路を組
んだ場合、ICの製造者がICの出荷検査もしくは性能のテ
ストを目的としてオートマトン回路の発生する書込み制
御信号タイミング以外のタイミングをEEPROM2に与える
ことができない。つまり、オートマトン回路でEEPROM2
の書込み制御を行う構成では、あるテスト用信号を用い
て効率良く性能テスト等を行おうとしても、オートマト
ン回路があるため、そのオートマトン回路を介して性能
テスト等を行わなければならず、効率の良い性能テスト
等を実行できないという問題があった。
いるため、一度、半導体基板上にその回路を形成してし
まうと、その出力波形を変更することが困難となる。そ
のため、例えばユーザに引渡されるチップにおいて、ユ
ーザが使用可能な、もしくは一般的に用いる書込み制御
信号タイミングを発生するようなオートマトン回路を組
んだ場合、ICの製造者がICの出荷検査もしくは性能のテ
ストを目的としてオートマトン回路の発生する書込み制
御信号タイミング以外のタイミングをEEPROM2に与える
ことができない。つまり、オートマトン回路でEEPROM2
の書込み制御を行う構成では、あるテスト用信号を用い
て効率良く性能テスト等を行おうとしても、オートマト
ン回路があるため、そのオートマトン回路を介して性能
テスト等を行わなければならず、効率の良い性能テスト
等を実行できないという問題があった。
逆に、性能テスト等を容易にするため、所望の書込み
制御信号タイミングで発生可能な回路でオートマトン回
路を構成すると、その所望の書込み制御信号タイミング
で発生されるようにオートマトン回路の設定を変更する
必要が生ずること、及び、予め設定可能なタイミングに
限られたものとなり、その他のタイミングでの書込みテ
ストが行えないことにより、オートマトン回路の構成に
よる書込み制御信号の発生タイミングに制約を受け、書
込み制御信号の発生タイミングの自由度は必ずしも満足
できるものではなかった。
制御信号タイミングで発生可能な回路でオートマトン回
路を構成すると、その所望の書込み制御信号タイミング
で発生されるようにオートマトン回路の設定を変更する
必要が生ずること、及び、予め設定可能なタイミングに
限られたものとなり、その他のタイミングでの書込みテ
ストが行えないことにより、オートマトン回路の構成に
よる書込み制御信号の発生タイミングに制約を受け、書
込み制御信号の発生タイミングの自由度は必ずしも満足
できるものではなかった。
本発明は、前記従来技術が持っていた課題として、オ
ートマトン回路を設けたマイクロコンピュータにおい
て、メモリに対する性能テスト等が効率良く実行できな
いことや、性能テスト等における書込み制御信号の発生
タイミングが限られたものとなり、その自由度が満足で
きるものではないこと等を解決することを目的としてい
る。
ートマトン回路を設けたマイクロコンピュータにおい
て、メモリに対する性能テスト等が効率良く実行できな
いことや、性能テスト等における書込み制御信号の発生
タイミングが限られたものとなり、その自由度が満足で
きるものではないこと等を解決することを目的としてい
る。
（課題を解決するための手段） 前記課題を解決するために、本発明のうちの第１の発
明では、第１の書込み制御信号に応答して電気的にデー
タの書込みが可能なメモリを有するマイクロコンピュー
タにおいて、指示信号に応答して、第２の書込み制御信
号を、決められたタイミングで出力する書込み制御信号
発生回路と、前記指示信号の出力及び第３の書込み制御
信号の出力を行うCPUと、前記第２の書込み制御信号及
び前記第３の書込み制御信号の一方を前記第１の書込み
制御信号として選択的に出力する選択回路とを、設けて
いる。
明では、第１の書込み制御信号に応答して電気的にデー
タの書込みが可能なメモリを有するマイクロコンピュー
タにおいて、指示信号に応答して、第２の書込み制御信
号を、決められたタイミングで出力する書込み制御信号
発生回路と、前記指示信号の出力及び第３の書込み制御
信号の出力を行うCPUと、前記第２の書込み制御信号及
び前記第３の書込み制御信号の一方を前記第１の書込み
制御信号として選択的に出力する選択回路とを、設けて
いる。
第２の発明では、第２の発明のマイクロコンピュータ
において、前記第２の書込み制御信号は、前記書込み制
御信号発生回路を構成する論理回路に従ったタイミング
で出力され、前記第３の書込み制御信号は、前記CPUの
所定のプログラムに従って出力されるようになってい
る。
において、前記第２の書込み制御信号は、前記書込み制
御信号発生回路を構成する論理回路に従ったタイミング
で出力され、前記第３の書込み制御信号は、前記CPUの
所定のプログラムに従って出力されるようになってい
る。
第３の発明では、第１または第２の発明のいずれか一
方のマイクロコンピュータにおいて、前記メモリはEEPR
OMから構成され、前記第１〜第３の書込み制御信号はそ
れぞれ複数の信号からなり、前記第３の書込み制御信号
を構成する複数の信号により、前記メモリに対して、前
記第２の書込み制御信号による書込み制御とは異なる書
込み制御の実行が可能なようになっている。
方のマイクロコンピュータにおいて、前記メモリはEEPR
OMから構成され、前記第１〜第３の書込み制御信号はそ
れぞれ複数の信号からなり、前記第３の書込み制御信号
を構成する複数の信号により、前記メモリに対して、前
記第２の書込み制御信号による書込み制御とは異なる書
込み制御の実行が可能なようになっている。
第４の発明では、第１ないし第３の発明のいずれか１
つのマイクロコンピュータにおいて、該マイクロコンピ
ュータは、更に、前記CPUからの要求に従って、前記第
３の書込み制御信号と前記指示信号を一時的に格納し、
格納した該第３の書込み制御信号は前記選択回路へ出力
し、格納した該指示信号は前記書込み制御信号発生回路
へ出力する一時記憶回路を有している。
つのマイクロコンピュータにおいて、該マイクロコンピ
ュータは、更に、前記CPUからの要求に従って、前記第
３の書込み制御信号と前記指示信号を一時的に格納し、
格納した該第３の書込み制御信号は前記選択回路へ出力
し、格納した該指示信号は前記書込み制御信号発生回路
へ出力する一時記憶回路を有している。
第５の発明では、第４の発明のマイクロコンピュータ
において、前記一時記憶回路は、前記書込み制御信号発
生回路から出力されるリセット信号によりリセット可能
になっている。
において、前記一時記憶回路は、前記書込み制御信号発
生回路から出力されるリセット信号によりリセット可能
になっている。
（作 用） 第１〜第５の発明によれば、以上のようにマイクロコ
ンピュータを構成したので、書込み制御信号発生回路
は、CPUからの指示信号に応答して、第２の書込み制御
信号を生成してそれを所定のタイミングで、選択回路へ
供給する。選択回路は、CPUから出力される第３の書込
み制御信号と、書込み制御信号発生回路から出力される
第２の書込み制御信号とのいずれか一方を選択し、第１
の書込み制御信号としてメモリへ与える。これにより、
書込み制御信号発生回路による書込み制御と、CPUのプ
ログラムによる書込み制御とのいずれか一方の選択が可
能になる。従って、前記課題を解決できるのである。
ンピュータを構成したので、書込み制御信号発生回路
は、CPUからの指示信号に応答して、第２の書込み制御
信号を生成してそれを所定のタイミングで、選択回路へ
供給する。選択回路は、CPUから出力される第３の書込
み制御信号と、書込み制御信号発生回路から出力される
第２の書込み制御信号とのいずれか一方を選択し、第１
の書込み制御信号としてメモリへ与える。これにより、
書込み制御信号発生回路による書込み制御と、CPUのプ
ログラムによる書込み制御とのいずれか一方の選択が可
能になる。従って、前記課題を解決できるのである。
（実施例） 第１図は、本発明の実施例を示すマイクロコンピュー
タの概略構成図である。
タの概略構成図である。
このマイクロコンピュータは、プログラムに従って全
体の制御を行うCPU11と、データ格納用のメモリであるE
EPROM12とを備え、その両者間にはアドレスラッチ回路1
3、データラッチ回路14、一時記憶回路である書込み信
号ラッチ回路15、及び書込み制御信号発生回路であるオ
ートマトン回路16が接続され、その書込み信号ラッチ回
路15及びオートマトン回路16の出力側が、複数のORゲー
トからなる選択回路17を介してEEPROM12に接続されてい
る。さらに、CPU11から出力される読出し信号Ｈは、EEP
ROM12へ供給される。
体の制御を行うCPU11と、データ格納用のメモリであるE
EPROM12とを備え、その両者間にはアドレスラッチ回路1
3、データラッチ回路14、一時記憶回路である書込み信
号ラッチ回路15、及び書込み制御信号発生回路であるオ
ートマトン回路16が接続され、その書込み信号ラッチ回
路15及びオートマトン回路16の出力側が、複数のORゲー
トからなる選択回路17を介してEEPROM12に接続されてい
る。さらに、CPU11から出力される読出し信号Ｈは、EEP
ROM12へ供給される。
アドレスラッチ回路13はCPU11がEEPROM12に与えるア
ドレス情報を一時的に記憶しておく回路、データラッチ
回路14はCPU11とEEPROM12の相互間で授受される書込み
／読出し時のデータを一時的に記憶しておく回路であ
る。書込み信号ラッチ回路15は、CPU11から出力される
指示信号及び第３の書込み制御信号を一時的に記憶して
おき、その指示信号をオートマトン回路16へ出力すると
共に、その第３の書込み制御信号を選択回路17を介して
第１の書込み制御信号としてEEPROM12へ出力する回路で
ある。オートマトン回路16は、書込み信号ラッチ回路15
の出力により起動し、CPU11の出力を入力して書込み動
作に必要な第２の書込み制御信号を、オートマトン回路
を構成する論理回路の論理に従った所定のタイミングで
逐次生成し、それらを選択回路17を介して第１の書込み
制御信号としてEEPROM12へ出力する回路である。
ドレス情報を一時的に記憶しておく回路、データラッチ
回路14はCPU11とEEPROM12の相互間で授受される書込み
／読出し時のデータを一時的に記憶しておく回路であ
る。書込み信号ラッチ回路15は、CPU11から出力される
指示信号及び第３の書込み制御信号を一時的に記憶して
おき、その指示信号をオートマトン回路16へ出力すると
共に、その第３の書込み制御信号を選択回路17を介して
第１の書込み制御信号としてEEPROM12へ出力する回路で
ある。オートマトン回路16は、書込み信号ラッチ回路15
の出力により起動し、CPU11の出力を入力して書込み動
作に必要な第２の書込み制御信号を、オートマトン回路
を構成する論理回路の論理に従った所定のタイミングで
逐次生成し、それらを選択回路17を介して第１の書込み
制御信号としてEEPROM12へ出力する回路である。
第３図は、第１図における書込み信号ラッチ回路15と
オートマトン回路16の具体例を示す要部回路図である。
オートマトン回路16の具体例を示す要部回路図である。
書込み信号ラッチ回路15は、CPU11から出力されるラ
ッチ信号LTを入力するラッチ端子Ｇ、CPU11から出力さ
れる第３の書込み制御信号Ａ〜Ｄと指示信号Ｅを入力す
る入力端子D1〜D5、クリア端子▲▼、第３の書込
み制御信号を出力する出力端子Q1〜Q4、及び指示信号を
出力する出力端子Q5を有し、その出力端子Q1〜Q4が選択
回路17に、出力端子Q5がオートマトン回路16にそれぞれ
接続されている。オートマトン回路16は、CPU11からの
クロック信号CLKを分周することにより必要な波長の信
号を取出すためのリプル・キャリ型カウンタ18と、その
カウンタ18の出力信号を組合わせてEEPROM12の書込みに
必要なタイミングの第２の書込み制御信号を生成する論
理回路19とで構成されている。カウンタ18のクリア端子
▲▼は書込み信号ラッチ回路15の出力端子Q5に接
続され、そのカウンタ18の出力側に接続された論理回路
19の出力が、書込み信号ラッチ回路15のリセット信号入
力用のクリア端子▲▼及び選択回路17に接続され
ている。
ッチ信号LTを入力するラッチ端子Ｇ、CPU11から出力さ
れる第３の書込み制御信号Ａ〜Ｄと指示信号Ｅを入力す
る入力端子D1〜D5、クリア端子▲▼、第３の書込
み制御信号を出力する出力端子Q1〜Q4、及び指示信号を
出力する出力端子Q5を有し、その出力端子Q1〜Q4が選択
回路17に、出力端子Q5がオートマトン回路16にそれぞれ
接続されている。オートマトン回路16は、CPU11からの
クロック信号CLKを分周することにより必要な波長の信
号を取出すためのリプル・キャリ型カウンタ18と、その
カウンタ18の出力信号を組合わせてEEPROM12の書込みに
必要なタイミングの第２の書込み制御信号を生成する論
理回路19とで構成されている。カウンタ18のクリア端子
▲▼は書込み信号ラッチ回路15の出力端子Q5に接
続され、そのカウンタ18の出力側に接続された論理回路
19の出力が、書込み信号ラッチ回路15のリセット信号入
力用のクリア端子▲▼及び選択回路17に接続され
ている。
以上の構成において、（１）書込み動作と、（２）読
出し動作を説明する。
出し動作を説明する。
（１） 書込み動作 先ず、オートマトン回路16を用いて書込みを行う場
合、予めCPU11はアドレスとデータをそれぞれアドレス
ラッチ回路13とデータラッチ回路14に送る。そして、CP
U11はラッチ信号LT、及び指示信号である論理“1"のオ
ートマトン制御信号Ｅを書込み信号ラッチ回路15に与え
る。書込み信号ラッチ回路15は、ラッチ信号LTに基づ
き、オートマトン制御信号Ｅを入力端子D5に取込み、そ
れを出力端子Q5からカウンタ18のクリア端子▲▼
へ出力する。すると、カウンタ18はそのクリア入力が解
除されて起動し、CPU11からのクロック信号CLKに同期し
て論理回路19に必要な波長の信号を与える。論理回路19
は、入力信号を組合わせてEEPROM12の書込みに必要な第
２の制御信号を生成し、それを選択回路17を通して第１
の制御信号としてEEPROM12に供給する。第３図に示すよ
うに、論理回路19は例えば４本の制御出力をEEPROM12に
供給しているが、これら４本の制御出力には書込み時間
（例えば、10ms）の間に所定のタイミングで書込み動作
に必要な書込み制御信号が必要に応じて生成され、EEPR
OM12に供給される。そして10ms経過により書込み終了時
間が来ると、論理回路19はリセット信号を生成し、それ
を書込み信号ラッチ回路15のクリア端子▲▼に与
え、一連の書込み動作を終了する。
合、予めCPU11はアドレスとデータをそれぞれアドレス
ラッチ回路13とデータラッチ回路14に送る。そして、CP
U11はラッチ信号LT、及び指示信号である論理“1"のオ
ートマトン制御信号Ｅを書込み信号ラッチ回路15に与え
る。書込み信号ラッチ回路15は、ラッチ信号LTに基づ
き、オートマトン制御信号Ｅを入力端子D5に取込み、そ
れを出力端子Q5からカウンタ18のクリア端子▲▼
へ出力する。すると、カウンタ18はそのクリア入力が解
除されて起動し、CPU11からのクロック信号CLKに同期し
て論理回路19に必要な波長の信号を与える。論理回路19
は、入力信号を組合わせてEEPROM12の書込みに必要な第
２の制御信号を生成し、それを選択回路17を通して第１
の制御信号としてEEPROM12に供給する。第３図に示すよ
うに、論理回路19は例えば４本の制御出力をEEPROM12に
供給しているが、これら４本の制御出力には書込み時間
（例えば、10ms）の間に所定のタイミングで書込み動作
に必要な書込み制御信号が必要に応じて生成され、EEPR
OM12に供給される。そして10ms経過により書込み終了時
間が来ると、論理回路19はリセット信号を生成し、それ
を書込み信号ラッチ回路15のクリア端子▲▼に与
え、一連の書込み動作を終了する。
次に、出荷検査や性能テスト等のために、CPU11のプ
ログラムにより、EEPROM12へ書込みを行う場合の動作を
説明する。
ログラムにより、EEPROM12へ書込みを行う場合の動作を
説明する。
CPU11は、予め記憶されたプログラムに従ってラッチ
信号LT及び第３の書込み制御信号Ａ〜Ｄを書込み信号ラ
ッチ回路15へ与える。すると書込み信号ラッチ回路15
は、ラッチ信号LTに基づき、第３の書込み制御信号Ａ〜
Ｄを順次取込み、それを選択回路17を介して第１の書込
み制御信号としてEEPROM12へ与える。このように、CPU1
1のプログラムにより、例えば10msの間に順次、書込み
信号ラッチ回路15の内容を更新することで、その書込み
制御信号ラッチ回路15からプログラムに基づく所望のタ
イミングの第３の書込み制御信号が出力され、EEPROM12
に対する書込み動作が行われる。この時、プログラムに
より書込み制御が行われるため、第３の書込み制御信号
の発生タイミング、及び書込み時間を自由に選定でき
る。
信号LT及び第３の書込み制御信号Ａ〜Ｄを書込み信号ラ
ッチ回路15へ与える。すると書込み信号ラッチ回路15
は、ラッチ信号LTに基づき、第３の書込み制御信号Ａ〜
Ｄを順次取込み、それを選択回路17を介して第１の書込
み制御信号としてEEPROM12へ与える。このように、CPU1
1のプログラムにより、例えば10msの間に順次、書込み
信号ラッチ回路15の内容を更新することで、その書込み
制御信号ラッチ回路15からプログラムに基づく所望のタ
イミングの第３の書込み制御信号が出力され、EEPROM12
に対する書込み動作が行われる。この時、プログラムに
より書込み制御が行われるため、第３の書込み制御信号
の発生タイミング、及び書込み時間を自由に選定でき
る。
（２） 読出し動作 CPU11は、読出し信号ＨをEEPROM12に送ると共に、読
出しアドレスをアドレスラッチ回路13へ与える。すると
EEPROM12は、アドレスラッチ回路13からの読出しアドレ
スで指定された記憶データを読出し、それをデータラッ
チ回路14を介してCPU11側へ送る。
出しアドレスをアドレスラッチ回路13へ与える。すると
EEPROM12は、アドレスラッチ回路13からの読出しアドレ
スで指定された記憶データを読出し、それをデータラッ
チ回路14を介してCPU11側へ送る。
本実施例では、次のような利点を有している。
ハードのオートマトン回路16とソフトであるCPU11の
プログラムとの両方式を用いてEEPROM12の書込み制御が
行え、しかもその両方式を自由に選択できる構成にした
ので、EEPROM12に対するテストの容易性が増し、さらに
ユーザ等にとってオートマトン回路16を起動するだけで
書込み制御が行えるので、使い勝手が向上する。
プログラムとの両方式を用いてEEPROM12の書込み制御が
行え、しかもその両方式を自由に選択できる構成にした
ので、EEPROM12に対するテストの容易性が増し、さらに
ユーザ等にとってオートマトン回路16を起動するだけで
書込み制御が行えるので、使い勝手が向上する。
なお、本発明は図示の実施例に限定されず、種々の変
形が可能である。その変形例としては、例えば次のよう
なものがある。
形が可能である。その変形例としては、例えば次のよう
なものがある。
（ａ） 第３図において、CPU11から出力されるオート
マトン制御信号Ｅを直接、カウンタ18のクリア端子▲
▼に供給してそのカウント18を起動してもよい。ま
た、カウンタ18は、例えば複数のワンショット・マルチ
バイブレータ等で構成される順序回路等で置き換えても
よい。
マトン制御信号Ｅを直接、カウンタ18のクリア端子▲
▼に供給してそのカウント18を起動してもよい。ま
た、カウンタ18は、例えば複数のワンショット・マルチ
バイブレータ等で構成される順序回路等で置き換えても
よい。
（ｂ） 選択回路17は、例えばCPU11の出力により切換
え可能な回路等で構成してもよい。
え可能な回路等で構成してもよい。
（ｃ） 上記実施例は、汎用性があるため、EEPROMのよ
うなメモリを内蔵する各種の集積回路に応用が可能であ
る。
うなメモリを内蔵する各種の集積回路に応用が可能であ
る。
（発明の効果） 以上詳細に説明したように、第１〜第５の発明によれ
ば、第２の書込み制御信号及び第３の書込み制御信号の
一方を第１の書込み制御信号として選択的に出力する選
択回路を設けて、書込み制御信号発生回路から出力され
る第２の書込み制御信号とCPUから出力される第３の書
込み制御信号とを選択的にメモリに与えることができる
ようにしたので、書込み制御信号発生回路にて決められ
たタイミングに限られず、CPUからの指示による書込み
制御信号のタイミングによる、メモリへの書込み制御が
可能となる。従って、メモリに対する性能テスト等が効
率良く実行でき、該性能テスト等における書込み制御信
号の発生タイミングの自由度等を向上することができ
る。
ば、第２の書込み制御信号及び第３の書込み制御信号の
一方を第１の書込み制御信号として選択的に出力する選
択回路を設けて、書込み制御信号発生回路から出力され
る第２の書込み制御信号とCPUから出力される第３の書
込み制御信号とを選択的にメモリに与えることができる
ようにしたので、書込み制御信号発生回路にて決められ
たタイミングに限られず、CPUからの指示による書込み
制御信号のタイミングによる、メモリへの書込み制御が
可能となる。従って、メモリに対する性能テスト等が効
率良く実行でき、該性能テスト等における書込み制御信
号の発生タイミングの自由度等を向上することができ
る。
第１図は本発明の実施例を示すマイクロコンピュータの
概略構成図、第２図は従来のマイクロコンピュータの概
略構成図、第３図は第１図の要部回路である。 11……CPU、12……EEPROM、13……アドレスラッチ回
路、14……データラッチ回路、15……書込み信号ラッチ
回路、16……オートマトン回路、17……選択回路。
概略構成図、第２図は従来のマイクロコンピュータの概
略構成図、第３図は第１図の要部回路である。 11……CPU、12……EEPROM、13……アドレスラッチ回
路、14……データラッチ回路、15……書込み信号ラッチ
回路、16……オートマトン回路、17……選択回路。
フロントページの続き (72)発明者 棚川 幸次 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭62−164299（ＪＰ，Ａ) 特開 昭62−99856（ＪＰ，Ａ)
Claims (3)
- 【請求項１】複数の信号からなる第１の書込み制御信号
群に応答して電気的にデータの再書込みが可能なプログ
ラマブルROMを有するマイクロコンピュータにおいて、
論理回路で構成され、指示信号に応答して、複数の信号
からなる第２の書込み制御信号群を、該論理回路に従っ
たタイミングで出力する書込み制御信号発生回路と、前
記指示信号の出力と、複数の信号からなり、所定のプロ
グラムに従って前記第２の書込み制御信号群による書込
み制御とは異なる書込み制御を実行することが可能な第
３の書込み制御信号群の出力とを行う中央処理装置と、
前記第２の書込み制御信号群及び前記第３の書込み制御
信号群の一方を前記第１の書込み制御信号群として選択
的に出力する選択回路と、を有することを特徴とするマ
イクロコンピュータ。 - 【請求項２】請求項１記載のマイクロコンピュータにお
いて、該マイクロコンピュータは、更に、前記中央処理
装置からの要求に従って、前記第３の書込み制御信号群
と前記指示信号を一時的に格納し、格納した該第３の書
込み制御信号群は前記選択回路へ出力し、格納した該指
示信号は前記書込み制御信号発生回路へ出力する一時記
憶回路を有することを特徴とするマイクロコンピュー
タ。 - 【請求項３】請求項２記載のマイクロコンピュータにお
いて、前記一時記憶回路は、前記書込み制御信号発生回
路から出力されるリセット信号によりリセット可能であ
ることを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10567789A JP3264665B2 (ja) | 1989-04-25 | 1989-04-25 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10567789A JP3264665B2 (ja) | 1989-04-25 | 1989-04-25 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02282873A JPH02282873A (ja) | 1990-11-20 |
| JP3264665B2 true JP3264665B2 (ja) | 2002-03-11 |
Family
ID=14414064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10567789A Expired - Fee Related JP3264665B2 (ja) | 1989-04-25 | 1989-04-25 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3264665B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63106996A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
-
1989
- 1989-04-25 JP JP10567789A patent/JP3264665B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02282873A (ja) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6523136B1 (en) | Semiconductor integrated circuit device with processor | |
| JPH0434110B2 (ja) | ||
| JPH0212475A (ja) | マイクロコンピュータ | |
| JPH0447856B2 (ja) | ||
| US4636945A (en) | Microprocessor | |
| JP3264665B2 (ja) | マイクロコンピュータ | |
| JPH0827730B2 (ja) | シングルチップマイクロコンピュータ及びそのテスト方法 | |
| US6567942B1 (en) | Method and apparatus to reduce the size of programmable array built-in self-test engines | |
| US6611462B2 (en) | Semiconductor integrated circuit | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JP3074978B2 (ja) | エミュレーション装置 | |
| JP2705359B2 (ja) | トレース回路 | |
| JPS61282946A (ja) | プログラマプルコントロ−ラ | |
| JPS6041140A (ja) | 半導体集積回路内蔵ｒｏｍのデバツグ装置 | |
| TWI309353B (en) | Serial peripheral interface memory device with an accelerated parallel mode | |
| JPS63301338A (ja) | 制御メモリ付記憶装置 | |
| US5790894A (en) | Data processing with improved register bit structure | |
| KR930011426B1 (ko) | 마이크로프로그램을 갖는 반도체 집적 회로장치 | |
| JPH06161809A (ja) | 半導体集積回路装置 | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JPS60111172A (ja) | 集積化論理回路 | |
| JPH09130233A (ja) | フィールドプログラマブルゲートアレイ | |
| JPH03217988A (ja) | １チップマイクロコンピュータ | |
| JPH06175883A (ja) | プログラムデバッグ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |