JPH03217988A - １チップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、１チップマイクロコンピニータ（以下１チッ
プマイコンと称す。）に関するものである。

従来の技術 第７図に従来の１チップマイコンの構成例を示す。第７
図から判るように従来の１チ．ノブマイコンはプログラ
ムを格納するデータｎビット，アドレスｍビットの読み
出し専用メモリ（以下ＲＯＭと称す）１と前記ＲＯＭＩ
の出力を取り込む命令キューバッファ−２と、Ｍ記命令
＋．−バッファ一２の出力をデコードし、各部の制御信
号を発生する命令デコーダ（以下ＣＬＡと称す）３と、
前記ＲＯＭＩのアドレス入力を格納するｍビットのプロ
グラムカウンタ４と、ｌビットのデータ演算を行う演算
論理回路（以下ＡＬＵと称す）５と、前記ＡＬＵ５の入
出力データを格納する！ビットのレジスタ６と、ランダ
ムアクセスメモリ（以下ＲＡＭと称す）７と、外部に発
振子を取り付けるための２端子を持ち内部動作に必要な
りロックを供給する発振回路２５と、前記発振回路２５
の出力を分周することにより内部動作に必要な種々のタ
イミング信号を作成するタイミング発生回路２４とチッ
プの内外とのデータの受け渡しを行う入力端子と出力端
子と、Ｅビットのデータバス１７を介し前記入力端子と
ＡＬＵ５につながる入カポート２３と、前記ｌビットの
データバス１７を介してＡＬＵ５のデータを出力端子に
供給する出力ポート８で構成されている。

このように構成された従来の１チップマイコンの動作を
第８図とともに説明する。あらかじめＲＯＭ１に格納さ
れたプログラムを、プログラムカウンタ４の出力に従っ
て８１の立ち上がり毎に読み出し、命令キューバッファ
−２に取り込む。命令キューバッファ−２に取り込まれ
たコードは、次の８１の立ち上がりまでに命令デコーダ
３で各部制御に必要な信号にデコードされ、次の８１の
立ち上がりからＳＯの立ち下がりまでの命令実行サイク
ルの間にプログラムに必要な処理が行われる。

入力ポート２３や出力ポート８は、Ｓ１の立ち上がりか
らＳＯの立ち下がりに至る実行サイクの間に１度データ
を！ビットのデータバス１７を介してＡＬＵ５に取り込
まれたり、またＡＬＵ５のデータの取り込みを行ったり
する。従って入力ポート２３や出力ポート８は、実行サ
イクルの周波数以上の信号を読み込むことや、出力する
ことはできない。

発明が解決しようとする課題 最近の１チップマイコンは、多端子化、ＲＯＭの大量化
及びアナログ周辺回路の取り込みなど、高機能化が進ん
でいる。１チップマイコンの全機能を評価する場合、特
に半導体製品の良品不良品の判別を短時間で行う必要の
ある場合、製品の自己診断プログラムを作成し、それに
基づいて動作させて入力と出力の関係から良品不良品の
判定を行うことが最も効率的である。しかし、チップサ
イズの増大が、コストに直接反映する１チップマイコン
では、自己診断プログラムを内蔵することによるチップ
サイズの増大は問題になる。これを解決する方法として
、評価時に外部よりＲＯＭ出力の代わりに入力端子より
命令コードを入力して外部より１チップマイコンを制御
する方法がある。しかしこの方法では、外部より入力す
る信号を内部動作に同期して入力する必要があり、その
ため入力端子や出力端子を正規の意味づけと変える必要
があり、また条件分岐命令が使えないために評価として
不十分であるという問題があった。

ところでシステムに適合した１チツブマイコンを開発す
る場合プログラムは、何度も修正し評価する必要がある
。そのためＥＰＲＯＭとの信号の受け渡しする端子を他
に設けた一般に“ビギーパック”と呼ばれる開発用のツ
ールを別途用意したり、またＲＯＭの代わりにＥＦＲＯ
Ｍを内蔵した型のものを用意する必要があるという問題
があった。

本発明はこのような従来の問題を解決する１チップマイ
クロコンピュータを提供するものである。

課題を解決するための手段 本発明は、入力モードの切換えに応じて、内蔵ＲＯＭに
格納されたプログラムを１ステップずつ実行するモード
と、汎用ＥＲＯＭに格納されたプログラムを実行するモ
ードとを切換えるようにしたものである。

作用 このようにすれば、容易に自己診断プログラムによる評
価を行なうことができ、また、外部ＲＯＭを用いて正常
な動作を行なうことができるため、別途“ビギーバック
”と呼ばれる開発専用のツールを用意する必要がなくな
る。

実施例 第１図〜第６図に示す本発明の一実施例に基づいて詳細
に説明する。

本発明の一実施例における１チップマイコンは、第１図
に示すように、プログラムを格納するアドレスｍビット
，データｎビットのＲＯＭＩと、前記Ｒ　Ｏ　Ｍ　１．
のｎビットの出力とｎ個の入力端子９からの入力をモー
ド入力信号ＭＯＤＥ１６によって切換えるｎビットのマ
ルチプレクサ１３と、前記マルチプレクサ１３の出力を
取り込むｎビットの命令キューバッファ−２と、前記命
令キューバッファ−２の出力をデコードし、各部の命令
実行に必要な信号を発生するＣＬＡ３と、前記ＣＬＡ３
の制御出力に従い前記ＲＯＭＩのアドレス入力を保持す
るｍビットのプログラムカウンタ４と、前記ＣＬＡ３の
出力に従い！ビットのデータ演算を行うＡＬＵ５と、前
記ＡＬＵ５の演算結果や入力データを一時的に保持する
！ビットのＲＡＭ７と、前記ＡＬＵ７の演算に必要なデ
ータや、演算結果を格納するための記憶空間のアドレス
を管理または、前記ＡＬＵ７の演算に必要なデータ及び
演算結果を保持する！ビットのレジスタ６と、外部に発
振子を取り付けることにより自動発振を行わせ得る２端
子を持ち、前記モード信号によって本１チップマイコン
内のタイミング信号ｔ３を出力できる機能をもつ発振回
路１１と、前記発振回路１１の出力を分周し、命令実行
に必要なタイミングを発生するタイミング発生回路１２
と、前記タイミング発生回路１２のタイミング信号ｔ１
と前記モード入力に従って前記入力端子に与えられたデ
ータを取り込むｎ個以上の入力ポート１０と、プログラ
ムにより処理されたデータを出力するｍ個以上の出力ポ
ート８と、前記出力ポート８の出力と前記ＲＯＭＩのア
ドレス入力である前記プログラムカウンタ４のｍビット
の出力を前記モード入力１６と前記タイミング発生回路
１２の出力ｔ２によって切換え出力するｍビットのマル
チプレクサ１４と、ｍ個以上の出力端子１５で構成され
る。

第２図は、第１図の１チップマイコンの入力部、第３図
は同じく第１図の１チップマイコンの出力部、第４図は
第１図の１チップマイコンの発振回路、第５図は第１図
の１チップマイコンの外付ＲＯＭモード時の詳細構成を
それぞれ示すものであり、第１図と同一部分には同一符
号を付している。第６図はそれらのタイミングチャート
である。

以下、第１図〜第６図とともに本実施例の１チップマイ
コンの動作を説明する。

第１図に示す１チップマイコンは、モード入力１６が“
Ｌ”の場合は、従来例で示した１チップマイコンと全く
同じで、ＲＯＭ１に格納されたプログラムを１ステップ
ずつ実行する。

しかし、モード人力１６を“Ｈ”にし、第４図に示した
構成をとると、第４図内の汎用ＥＰＲＯＭ２６に格納さ
れたプログラムに従って、従来の１チップマイコンと同
じ動作をするようになる。

以下第２図〜第６図に従い順次動作を説明する。

第４図に示したようにモード入力１６が“Ｈ”の場合、
マイクロコンビ二一夕の動作に必要な基本クロックは第
５図に示したように本１チップマイコン外で構成した自
励発振回路３０より発振出力端子に与えられタイミング
発生回路１２に供給される。一方発振入力端子からは、
前記タイミング発生回路１２で作成したタイミング信号
ｔ３が出力される。１チップマイコンのｎ個の入力端子
９には、本来直接入力されるべきｎ個の入力３１と、汎
用ＥＰＲＯＭ２６の出力をｔ３のタイミングで切換える
ためのｎ個のマルチプレクサがあり、ｔ３＝“Ｈ″のと
き、ＥＰＲＯＭ２６の出力が、ｔ３＝“Ｌ″のときには
、本来直接入力されるべきｎ個の入力が、マルチプレク
サ２８を通してｎ個の入力端子９に供給される。またＥ
ＰＲＯＭの出力は、Ｓ１の立下がりエッジで命令キニー
バッファ−２にマルチプレクサ１３を通じて取り込まれ
、一方ｎ個の入力信号３１は、ｔ１の立ち上りエッジで
、入力ポート１０に取り込まれる。

さらに，ＥＰＲＯＭの入力となるプログラムカウンタ４
の出力は、ｔ２＝“Ｈ”の間マルチプレクサ１４を介し
てｍ個の出力端子１５より出力され、ｔ３の立上りエッ
ジでｍビットのＤフリップフロップ（ＤＦＦ）２７に取
り込まれる。他方出力ポート８のデータは、ｔ２＝“Ｌ
”の間にマルチプレクサ１４を介して出力端子１５より
出力さｔＬ、ｔ３の立下がりエッジでｍビットのＤフリ
ッ，プフロップ２９に取り込まれる。

上記のようにして外部ＥＰＲＯＭ２６に格納されたプロ
グラムに従い、１チップマイコンとして動作することが
できる。

発明の効果 本発明の１チップマイコンを用いることにより容易に自
己診断プログラムによる評価を行うことができる。また
、外部ＲＯＭを用いて正常な動作を行なうことができる
ため別途一般に“ピギーバック”と呼ばれる開発専用の
ツールを用意する必要がなくなる。

【図面の簡単な説明】

第１図は本発明の一実施例における１チップマイクロコ
ンビ二一夕の全体構成を示すプロ・ソク図、第２図は第
１図の入力部の構成を示す回路図、第３図は第１図の出
力部の構成を示す回路図、第４図は第１図の発振回路の
回路図、第５図は第１図のマイクロコンビ二一夕の外付
ＲＯＭモード時のブロック図、第６図は第１図〜第５図
の動作のタイミングチャートを示す冒、第７図は従来の
１チップマイクロコンビ二一タの全体構成を示すブロッ
ク図、第８図は第７図の動作のタイミングチャートを示
す図である。 １・・・・・・ＲＯＭ，２・・・・・・命令キューバツ
ファ−３・・・・・・命令デコーダ、４・・・・・・プ
ログラムカウンタ、５・・・・・・ＡＬＵ，６・・・・
・・レジスタ、７・・・・・・ＲＡＭ，８・・・・・・
出力ポート、９・・・・・・入力端子、１０・・・・・
・入力ポート、１１・・・・・・発振回路、１２・・・
・・・タイミング発生回路、１３・・・・・・マルチプ
レクサ、１４・・・・・・マルチプレクサ、１５・・・
・・・出力端−子、１６・・・・・・モード入力。

Claims (1)

【特許請求の範囲】
1. プログラムを格納するデータｎビット、アドレスｍビッ
   トの読み出し専用メモリと、前記読み出し専用メモリの
   出力を取り込む命令キューバッファーと、前記命令キュ
   ーバッファーの出力をデコードし、各部の制御信号を発
   生する命令デコーダと、前記読み出し専用メモリのアド
   レス入力を格納するｍビットのプログラムカウンタと、
   ｌビットのデータ演算を行う演算論理回路と、前記演算
   論理回路の入出力データを格納するｌビットのレジスタ
   と、ランダムアクセスメモリと、外部に発振子を取り付
   けるための２端子をもち内部動作に必要なりロックを供
   給する発振回路と、前記発振回路の出力を分周すること
   により内部動作に必要な種々のタイミング信号を作成す
   るタイミング発生回路と、チップの内外とのデータの受
   け渡しを行う入力端子および出力端子と、ｌビットのデ
   ータバスを介し前記入力端子と演算論理回路につながる
   入力ポートと、前記ｌビットのデータバスを介して前記
   演算論理回路のデータを前記出力端子に供給する出力ポ
   ートと、前記読み出し専用メモリと前記命令キューバッ
   ファーとの間にあって前記読み出し専用メモリの出力と
   前記入力端子の入力をモード入力に従って切換えるｎビ
   ットのマルチプレクサと、前記出力ポートと前記出力端
   子の間にあって前記出力ポートの出力と前記プログラム
   カウンタのアドレス出力を前記タイミング発生回路の信
   号と前記モード入力に従って切りかえるｍビットのマル
   チプレクサから構成される１チップマイクロコンピュー
   タ。