JPH0212475A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0212475A JPH0212475A JP63160743A JP16074388A JPH0212475A JP H0212475 A JPH0212475 A JP H0212475A JP 63160743 A JP63160743 A JP 63160743A JP 16074388 A JP16074388 A JP 16074388A JP H0212475 A JPH0212475 A JP H0212475A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- eeprom
- microcomputer
- clock signal
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000013256 coordination polymer Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 241000270295 Serpentes Species 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分ガ］
この発明はＩＣカード等に内蔵されたマイクロコンピュ
ータ、特にマイクロコ〉′ピユータ内にメモリ部分とし
て設けられたＥＥＰｆｌＯＭの書き込み用の２０ツク信
号に関するものである。
ータ、特にマイクロコ〉′ピユータ内にメモリ部分とし
て設けられたＥＥＰｆｌＯＭの書き込み用の２０ツク信
号に関するものである。
し従来の技術］
一般にＥＥＰｒ（ＯＭにおいては書き込み動作を行う際
に、同期をとるためのクロック信号が必要であり、デー
タ等の書き込みはこのクロック信号に同期して行われる
。従来のＥＥＰＲＯＭには、この書き込み用クロック信
号のための発振回路を内蔵しているものがある。ＥＥＰ
ＲＯＭの言き込み時間は、その発振＠路から出力される
クロック信すの周波数によって決定される。第４図は発
振回路および分周器を内蔵したＥＩＥＰＲＯＭを倉む、
ＩＣカード等に組み込まれる従来のマイクロコンピュー
タの構成を概略的に示したブロック図である。マイクロ
コンピュータ・モジュール（ｉｏ）は、演算処理部分で
あるＣＰＵ（１）および不揮発性メモリ部分であるＥＥ
ＰＲＯＭ（２）から構成されている。ＣＰＵ（１）は演
算処理にヒｚ・要なＡＬＬＩ、しジスタ、カウンタ、メ
モリ（いずれも図示せず）笠を３む演算処理機能を有す
る部分として示されている。このＣＰＵ（１）はデータ
入出力バス（３ａ）によって外部とのデータの受は渡し
を行い、またクロック信号線（３ｂ）によって外部から
クロック信号を得ている。またＥＥＰＦＯＭ（２）は、
メモリセルアレイ、このメモリセルアレイにデータを書
き込むために必要な制御回路およびラッチ回路（いずれ
も図示せず）笠を含む記憶部分（２ａ）と、固有の周波
数のクロック信号を発振する発振回路（２ｂ）と、この
発振回路（２ｂ）の発振するクロック信号を分周して所
定の周波数のクロック信号に変換する分周器（２ｃ）と
を内蔵している。ＣＰＵ（１）とＥＥＰＲＯＭ（２）は
、制御バス（４）、アドレスバス（５）およびデータバ
ス（６）で結合されている。また分周Ｈ（２（りで分周
されたクロック信号は、クロック信号線（２ｄ）を介し
て記憶部分（２ａ）へ送られる。
に、同期をとるためのクロック信号が必要であり、デー
タ等の書き込みはこのクロック信号に同期して行われる
。従来のＥＥＰＲＯＭには、この書き込み用クロック信
号のための発振回路を内蔵しているものがある。ＥＥＰ
ＲＯＭの言き込み時間は、その発振＠路から出力される
クロック信すの周波数によって決定される。第４図は発
振回路および分周器を内蔵したＥＩＥＰＲＯＭを倉む、
ＩＣカード等に組み込まれる従来のマイクロコンピュー
タの構成を概略的に示したブロック図である。マイクロ
コンピュータ・モジュール（ｉｏ）は、演算処理部分で
あるＣＰＵ（１）および不揮発性メモリ部分であるＥＥ
ＰＲＯＭ（２）から構成されている。ＣＰＵ（１）は演
算処理にヒｚ・要なＡＬＬＩ、しジスタ、カウンタ、メ
モリ（いずれも図示せず）笠を３む演算処理機能を有す
る部分として示されている。このＣＰＵ（１）はデータ
入出力バス（３ａ）によって外部とのデータの受は渡し
を行い、またクロック信号線（３ｂ）によって外部から
クロック信号を得ている。またＥＥＰＦＯＭ（２）は、
メモリセルアレイ、このメモリセルアレイにデータを書
き込むために必要な制御回路およびラッチ回路（いずれ
も図示せず）笠を含む記憶部分（２ａ）と、固有の周波
数のクロック信号を発振する発振回路（２ｂ）と、この
発振回路（２ｂ）の発振するクロック信号を分周して所
定の周波数のクロック信号に変換する分周器（２ｃ）と
を内蔵している。ＣＰＵ（１）とＥＥＰＲＯＭ（２）は
、制御バス（４）、アドレスバス（５）およびデータバ
ス（６）で結合されている。また分周Ｈ（２（りで分周
されたクロック信号は、クロック信号線（２ｄ）を介し
て記憶部分（２ａ）へ送られる。
このようなＥＥＰＲＯＭ（２）においては、内蔵されて
いる発振回路（２ｂ）の発生するクロック信号が分周器
（２ｃ）で所定の比率で分周さｈ、その分周されたクロ
ック信号に同期してデータの書き込みが行われる。
いる発振回路（２ｂ）の発生するクロック信号が分周器
（２ｃ）で所定の比率で分周さｈ、その分周されたクロ
ック信号に同期してデータの書き込みが行われる。
［発明が解決しようとする課題］
従来のマイクロコンピュータは以上のように構成されて
いたが、ＥＥＰＲＯＭに内蔵された発振回路の発生する
クロック信号は一般に不安定なため、データの書き込み
時間にバラツキが生じる。
いたが、ＥＥＰＲＯＭに内蔵された発振回路の発生する
クロック信号は一般に不安定なため、データの書き込み
時間にバラツキが生じる。
このため、書き込み時間のバラツキの最小値が書き込み
時間を満足するように分周器の値を設定しておく必要が
ある。従って、実際に害き込みにかかる時間より長い時
間を設定する必要があり、結果として書き込み時間が長
くなってしまうという課題があった。
時間を満足するように分周器の値を設定しておく必要が
ある。従って、実際に害き込みにかかる時間より長い時
間を設定する必要があり、結果として書き込み時間が長
くなってしまうという課題があった。
この発明は上記のような課題を解決するためになされた
もので、ＥＩＥＰＲＯＭには発振回路が内蔵されておら
ず、マイクロコンピュータの外部からのより安定したク
ロック信すをＥ Ｅ Ｐ ＲＯＭに入力して内蔵された
分周２１で分周し、ＥＥＰＲＯＭの書き込み用クロック
（２号として使用するようにし、さらにこの分周器の分
周率もマイクロコンピュータの外部からＣＰＵを介して
自由に変えることができ、所望の書き込み時間が設定で
きるマイクロコンピュータを得ることを目的とする。
もので、ＥＩＥＰＲＯＭには発振回路が内蔵されておら
ず、マイクロコンピュータの外部からのより安定したク
ロック信すをＥ Ｅ Ｐ ＲＯＭに入力して内蔵された
分周２１で分周し、ＥＥＰＲＯＭの書き込み用クロック
（２号として使用するようにし、さらにこの分周器の分
周率もマイクロコンピュータの外部からＣＰＵを介して
自由に変えることができ、所望の書き込み時間が設定で
きるマイクロコンピュータを得ることを目的とする。
［課題を解決するための手段］
この発明は、上記の目的に鑑み、不揮発性の記憶部分と
して設けられたＥＥＰＲＯＭおよびこのＩＥＥＰＲＯＭ
の動作制御を行うＣＰＵとを備えたマイクロコンピュー
タであって、書き込み動作時に必要な同期信号として使
用される所望の周波数を有するクロック信号を得るため
に、マイクロコンピュータの外部からの安定したクロッ
ク信号を分周して上述した所望の周波数のクロック信号
に変換する分周器を内蔵したＥＥＰＲＯＭと、このＥ
Ｅ Ｐ ＲＯＭの動作制御を行うと共に、マイクロコン
ピュータの外部からの指定に従ってＥＥＰＲＯＭに内蔵
された分周器の分周率を１工意の値に設定するＣＰＵと
、を備えたマイクロコンピュータにある。
して設けられたＥＥＰＲＯＭおよびこのＩＥＥＰＲＯＭ
の動作制御を行うＣＰＵとを備えたマイクロコンピュー
タであって、書き込み動作時に必要な同期信号として使
用される所望の周波数を有するクロック信号を得るため
に、マイクロコンピュータの外部からの安定したクロッ
ク信号を分周して上述した所望の周波数のクロック信号
に変換する分周器を内蔵したＥＥＰＲＯＭと、このＥ
Ｅ Ｐ ＲＯＭの動作制御を行うと共に、マイクロコン
ピュータの外部からの指定に従ってＥＥＰＲＯＭに内蔵
された分周器の分周率を１工意の値に設定するＣＰＵと
、を備えたマイクロコンピュータにある。
また本願の別の発明は、上述したマイクロコンピュータ
を内蔵したＩＣカードにある。
を内蔵したＩＣカードにある。
［作用］
この発明によるマイクロコンピュータにおいては、ＩＥ
ＩＥ ｌ〕ＲＯＭは分周？巳は内蔵しているが発振回
路は内蔵していない。そしてＥＥＰＲＯＭは外部からの
安定したクロック信号を入力し、内蔵された分周器によ
ってこのクロック信号を分周して所望の周波数のクロッ
ク信号に変換し、書き込み用クロック信号として使用す
る。また、この分周器の分周率はマイクロコンピュータ
の外部からの指令に従って、ＣＰＵによって制御される
。
ＩＥ ｌ〕ＲＯＭは分周？巳は内蔵しているが発振回
路は内蔵していない。そしてＥＥＰＲＯＭは外部からの
安定したクロック信号を入力し、内蔵された分周器によ
ってこのクロック信号を分周して所望の周波数のクロッ
ク信号に変換し、書き込み用クロック信号として使用す
る。また、この分周器の分周率はマイクロコンピュータ
の外部からの指令に従って、ＣＰＵによって制御される
。
［実施例］
以下、この発明の一実施例を図について説明する。第１
図はこの発明によるマイクロコンピュータの一実施例を
概略的に示すブロック図である。
図はこの発明によるマイクロコンピュータの一実施例を
概略的に示すブロック図である。
マイクロコンピュータ・モジュール（１００）は、演算
処理部分であるＣ Ｐ Ｕ （１１）および不揮発性メ
モリ部分であるＥ Ｅ Ｐ ＲＯＭ （２０）から構成
されている。ＣＰＵ（１１）は従来のものと同じように
演算処Ｉ里に尼・要なＡＬＵ、レジスタ、カウンタ、メ
モリくいずれも図示せず）等を含む演算処理機能を有す
る部分として示され、データ入出力バス（３ａ）によっ
て外部とのデータの受は渡しを行い、またクロック信号
線（３ｂ）によって外部からの安定したクロック信号を
得ている。またＥ Ｅ Ｐ ＲＯＭ （２０）は、メモ
リセルアレイ、このメモリセルアレイにデータを書込む
ために必要な制御回路およびラッチ回路（いずれも図示
せず）等を含む記憶部分（２ａ）と、クロック信号線（
３ｂ）を通して外部から得られる安定したクロック信号
を所望の分周率で分周する分周器（２０ｃ）からなる１
分周器（２０ｃ）で分周された所望の周波数を有するク
ロック信りは、クロック信号線（２ｄ）を介して記憶部
分く２ａ）へ送られる。また、ＣＰ Ｕ （１１）とＥ
Ｅ Ｐ ＲＯＭ （２０）は、制御バス（４）、アド
レスバス（５）およびデータバス（６）で結合されてい
る。なお、ＥＥ Ｐ ＲＯＭ （２０）に内蔵されてい
る分周器（２０ｃ）の分周率は、データ入出力バス（３
ａ）を通して外部からｃ ｐ ｕ （ｉｌ）に指定する
ことにより、ＣＰ Ｕ （１１）がこれを認識して、デ
ータバス（６）を介して分周器（２０ｃ）にその分周率
を設定する。この分周器（２０ｃ）の分周率の設定は、
ＣＰＵ（１１）内のメモリに予じめ記憶された分周率設
定動作を含む制御プログラム（ｌｌａ）によって行われ
る。
処理部分であるＣ Ｐ Ｕ （１１）および不揮発性メ
モリ部分であるＥ Ｅ Ｐ ＲＯＭ （２０）から構成
されている。ＣＰＵ（１１）は従来のものと同じように
演算処Ｉ里に尼・要なＡＬＵ、レジスタ、カウンタ、メ
モリくいずれも図示せず）等を含む演算処理機能を有す
る部分として示され、データ入出力バス（３ａ）によっ
て外部とのデータの受は渡しを行い、またクロック信号
線（３ｂ）によって外部からの安定したクロック信号を
得ている。またＥ Ｅ Ｐ ＲＯＭ （２０）は、メモ
リセルアレイ、このメモリセルアレイにデータを書込む
ために必要な制御回路およびラッチ回路（いずれも図示
せず）等を含む記憶部分（２ａ）と、クロック信号線（
３ｂ）を通して外部から得られる安定したクロック信号
を所望の分周率で分周する分周器（２０ｃ）からなる１
分周器（２０ｃ）で分周された所望の周波数を有するク
ロック信りは、クロック信号線（２ｄ）を介して記憶部
分く２ａ）へ送られる。また、ＣＰ Ｕ （１１）とＥ
Ｅ Ｐ ＲＯＭ （２０）は、制御バス（４）、アド
レスバス（５）およびデータバス（６）で結合されてい
る。なお、ＥＥ Ｐ ＲＯＭ （２０）に内蔵されてい
る分周器（２０ｃ）の分周率は、データ入出力バス（３
ａ）を通して外部からｃ ｐ ｕ （ｉｌ）に指定する
ことにより、ＣＰ Ｕ （１１）がこれを認識して、デ
ータバス（６）を介して分周器（２０ｃ）にその分周率
を設定する。この分周器（２０ｃ）の分周率の設定は、
ＣＰＵ（１１）内のメモリに予じめ記憶された分周率設
定動作を含む制御プログラム（ｌｌａ）によって行われ
る。
また第２図に分周器（２０ｃ）の一実施例の回路構成を
示すブロック図を示した。第２図において分周器（２０
ｃ）は書き込み時間設定レジスタ（２０１）、２つのカ
ウンタ（２０２ａ） （２０２ｂ）からなる。２つのカ
ウンタ（２０２ａ）（２０２１＋）はそれぞれ、例えば
三菱集積回路（ＬＳＴＴＬ）Ｍ７４ＬＳ１６１ＡＰと同
じ機能を持つものであればよい。２つのカウンタ（２０
２ａ）（２０２ｂ）は直列に接続されており、それぞれ
クロック入力端子（ＣＬＫ）、：Ｘへ・り出力端子（ｎ
ｃｏ）、書き込み時間設定レジスタ（２０１）からの分
周率を設定するためのプロフラノ＼信号を受ける４つの
プログラム入力端了（１’Ｊ〜（Ｐ、）、イネーブル入
力端子（Ｅｐ）（Ｅ−ｒ）、ロード入力端Ｆ（ＬＯΔＤ
）および直結リセット入内端子（１（）を有する。外部
からのクロック信号はクロック信号線（３ｂ）を通って
カウンタ（２０２１＋）のクロック人力端子（ＣＬＫ）
に入力される。そして直列接続された２つのカウンタ（
２０２ｎ）（２０２ｂ）でそれぞれ設定された分周率で
分周され、分周ブロック（２０２ｕ）のキャリ出力端子
（ＲＣＯ）がらクロック信号線（２ｄ）を通して記憶部
分（２ａ）（第１図参照）へ送られる。またＣＰ Ｕ
（１１）からの分周率を設定するためのデータは、デー
タバス（６）を通して書き込み時間設定レジスタ（２０
１）にセットさる。また、ロード入力端子（ＬＯ＾Ｄ）
／＼大入力れるロード信号（４ａ）、イネーブル入力端
子（Ｅｐ ）（ＥＴ ）へのイネーブル信号（４ｂ）、
および直結リセット入力端子（Ｉｔ）へのリセット信号
（ＲＥＳＥＴ）等のＣＰ Ｕ （１１）からの制御信号
は、制御バスく４）を通して送られる。
示すブロック図を示した。第２図において分周器（２０
ｃ）は書き込み時間設定レジスタ（２０１）、２つのカ
ウンタ（２０２ａ） （２０２ｂ）からなる。２つのカ
ウンタ（２０２ａ）（２０２１＋）はそれぞれ、例えば
三菱集積回路（ＬＳＴＴＬ）Ｍ７４ＬＳ１６１ＡＰと同
じ機能を持つものであればよい。２つのカウンタ（２０
２ａ）（２０２ｂ）は直列に接続されており、それぞれ
クロック入力端子（ＣＬＫ）、：Ｘへ・り出力端子（ｎ
ｃｏ）、書き込み時間設定レジスタ（２０１）からの分
周率を設定するためのプロフラノ＼信号を受ける４つの
プログラム入力端了（１’Ｊ〜（Ｐ、）、イネーブル入
力端子（Ｅｐ）（Ｅ−ｒ）、ロード入力端Ｆ（ＬＯΔＤ
）および直結リセット入内端子（１（）を有する。外部
からのクロック信号はクロック信号線（３ｂ）を通って
カウンタ（２０２１＋）のクロック人力端子（ＣＬＫ）
に入力される。そして直列接続された２つのカウンタ（
２０２ｎ）（２０２ｂ）でそれぞれ設定された分周率で
分周され、分周ブロック（２０２ｕ）のキャリ出力端子
（ＲＣＯ）がらクロック信号線（２ｄ）を通して記憶部
分（２ａ）（第１図参照）へ送られる。またＣＰ Ｕ
（１１）からの分周率を設定するためのデータは、デー
タバス（６）を通して書き込み時間設定レジスタ（２０
１）にセットさる。また、ロード入力端子（ＬＯ＾Ｄ）
／＼大入力れるロード信号（４ａ）、イネーブル入力端
子（Ｅｐ ）（ＥＴ ）へのイネーブル信号（４ｂ）、
および直結リセット入力端子（Ｉｔ）へのリセット信号
（ＲＥＳＥＴ）等のＣＰ Ｕ （１１）からの制御信号
は、制御バスく４）を通して送られる。
書き込み時間設定レジスタ（２０１）に所望の書き込み
時間が設定された状態で、ＣＰ Ｕ （１１）がらＥＥ
Ｐ ＲＯＭ （２０）に対して書き込みの命令が出され
ると、ロード信号（４ａ）が入力され、プログラム入力
ＦｊＡ 子（１’ｏ）〜（Ｐ ３） ヲ１ｉｒｔ Ｌ
テカウン９ （２０２ａ） （２０２ｂ）へ言き込み時
間設定レジスタ（２０１）の内容がロードされ、イネー
ブル信号（４ｂ）によりカウントを［ｍ始する命令が送
られる。これにより記憶部分く２ａ）への書き込み動作
が開始され、カウンタ（２０２ａ）のキャリ出力端子（
ＲＣＯ）がらクロック信号線（２ｄ）を通してオーバフ
ローを示す信号が出力された時に、書き込み動（ヤを終
了する。なお、カウンタ（２０２ａ）（２０２ｂ）の直
結リセット入力端子（Ｒ）へのリセット信号（ＩｔＥＳ
ＥＴ）は、ＣＰ Ｕ （１１）と共通である。また、第
２図は分周器の回路構成の一実施例を機能的に示した乙
ので、このような構成の回路を記憶部分く２ａ）と共に
構成すればよい。
時間が設定された状態で、ＣＰ Ｕ （１１）がらＥＥ
Ｐ ＲＯＭ （２０）に対して書き込みの命令が出され
ると、ロード信号（４ａ）が入力され、プログラム入力
ＦｊＡ 子（１’ｏ）〜（Ｐ ３） ヲ１ｉｒｔ Ｌ
テカウン９ （２０２ａ） （２０２ｂ）へ言き込み時
間設定レジスタ（２０１）の内容がロードされ、イネー
ブル信号（４ｂ）によりカウントを［ｍ始する命令が送
られる。これにより記憶部分く２ａ）への書き込み動作
が開始され、カウンタ（２０２ａ）のキャリ出力端子（
ＲＣＯ）がらクロック信号線（２ｄ）を通してオーバフ
ローを示す信号が出力された時に、書き込み動（ヤを終
了する。なお、カウンタ（２０２ａ）（２０２ｂ）の直
結リセット入力端子（Ｒ）へのリセット信号（ＩｔＥＳ
ＥＴ）は、ＣＰ Ｕ （１１）と共通である。また、第
２図は分周器の回路構成の一実施例を機能的に示した乙
ので、このような構成の回路を記憶部分く２ａ）と共に
構成すればよい。
また第３図には、ＣＰＵ （１１）のメモリ内に予しめ
記憶された分周率設定動作をａむ制御プログラム（ｌｌ
ａ）のフローチャー１・図を示した。まず、ＣＰ Ｕ
（１１）が外部から分周率を変更する指令を受信すると
（ステップＳｔ）、受信した指令がら分周器（２０ｃ）
の書き込み時間設定レジスタ（２０１）に設定する分周
率を求める演算を行う（ステップＳ２）。次に、データ
バス（６）を通して書き込み時間設定レジスタ（２０１
）に分周率をセットする（ステップＳ３）。そして制御
バス（４）による制御により、レジスタ（２０１）にセ
ットされている分周率をカウンタ（２０２ａ） （２０
２ｂ）にロードしくステップＳ４）、設定した所望の書
き込み時間でＥ Ｅ Ｐ ＲＯＭ （２０）の記憶部分
く２ａ）への害き込みを行い（ステップＳ５）、このス
テップＳ４とステップＳ５の動作が、言き込むデータが
なくなるまで繰り返えされる（ステップＳ６）。なお図
示は省略したが、外部からの分周率変更の指令がないと
きには、特にステップ８１〜Ｓ３は実行されず、通常の
書き込み動作が行われる。
記憶された分周率設定動作をａむ制御プログラム（ｌｌ
ａ）のフローチャー１・図を示した。まず、ＣＰ Ｕ
（１１）が外部から分周率を変更する指令を受信すると
（ステップＳｔ）、受信した指令がら分周器（２０ｃ）
の書き込み時間設定レジスタ（２０１）に設定する分周
率を求める演算を行う（ステップＳ２）。次に、データ
バス（６）を通して書き込み時間設定レジスタ（２０１
）に分周率をセットする（ステップＳ３）。そして制御
バス（４）による制御により、レジスタ（２０１）にセ
ットされている分周率をカウンタ（２０２ａ） （２０
２ｂ）にロードしくステップＳ４）、設定した所望の書
き込み時間でＥ Ｅ Ｐ ＲＯＭ （２０）の記憶部分
く２ａ）への害き込みを行い（ステップＳ５）、このス
テップＳ４とステップＳ５の動作が、言き込むデータが
なくなるまで繰り返えされる（ステップＳ６）。なお図
示は省略したが、外部からの分周率変更の指令がないと
きには、特にステップ８１〜Ｓ３は実行されず、通常の
書き込み動作が行われる。
なお、上記実施例はいかなる用途に使用されるマイクロ
コンピュータにおいても実施することができ、例えばＩ
Ｃカードに内蔵されるマイクロコンピュータにおいても
実施することが可能である。
コンピュータにおいても実施することができ、例えばＩ
Ｃカードに内蔵されるマイクロコンピュータにおいても
実施することが可能である。
［発明の効果］
以上のようにこの発明によれば、Ｅ ＥＰ ＦｔＯＭに
おける書き込み動作に必要なりロックｆ３りを、バラツ
キのない安定した外部からのクロック信号を分周して得
るようにしたので、ＥＥＰＲＯＭ（２０）が発振回路を
内蔵する必要がなく、従って発振回路の分のスペースを
削減することができる。また、書き込み時間のバラツキ
がなくなったため、書き込み時間を余裕をもって設定す
る必要がなくなり、従って従来のものと比べて書き込み
動作の高速化、ずなわら書き込み時間を短縮することが
できると共に、ＩＥＥＰＲＯＭに対する書き込み動作の
信頼性が向上する。さらにＥＥＰＲＯＭに内蔵された分
周器の分周率を、マイクロコンピュータ・モジュールの
外部から任意に設定できるため、外部からのクロック信
号の周波数が変っても分周器の分周率を変えることによ
り常に所望の周波数を有するクロック信号が得られると
いう効果が得られる。
おける書き込み動作に必要なりロックｆ３りを、バラツ
キのない安定した外部からのクロック信号を分周して得
るようにしたので、ＥＥＰＲＯＭ（２０）が発振回路を
内蔵する必要がなく、従って発振回路の分のスペースを
削減することができる。また、書き込み時間のバラツキ
がなくなったため、書き込み時間を余裕をもって設定す
る必要がなくなり、従って従来のものと比べて書き込み
動作の高速化、ずなわら書き込み時間を短縮することが
できると共に、ＩＥＥＰＲＯＭに対する書き込み動作の
信頼性が向上する。さらにＥＥＰＲＯＭに内蔵された分
周器の分周率を、マイクロコンピュータ・モジュールの
外部から任意に設定できるため、外部からのクロック信
号の周波数が変っても分周器の分周率を変えることによ
り常に所望の周波数を有するクロック信号が得られると
いう効果が得られる。
第１図はこの発明の一実施例によるマイクロコンピュー
タの構成を概略的に示したブロック図、第２１１１は第
１図中に示された分周器の回路構成の一実施例を示すブ
ロック図、第３図はＣＰＵに記憶された分周率設定動作
を含む制御プログラムのフローチャー１・図、第４図は
従来のマイクロコンビ−Ｉ−夕の構成を概略的に示した
ブロック図である。 図において、（２ａ）は記憶部分、（２ｄ）と（３ｂ）
はクロック信号線、（３ａ）はデータ入出力バス、（４
）は制御バス、（４ａ）はロード信号、（４ｂ）はイネ
ーブル信号、（５）はアドレスバス、（６）はデータバ
ス、（１１）はＣＰＬＩ、（ｌｌａ）は制御プログラム
、（２ｏ）はＥＥＰＲＯＭ、（２０ｃ）は分周器、（１
００）はマイクロコンピュータ モジュール、（２０１
）は書き込み時間設定レジスタ、（２０２ａ）と（２０
２ｂ）はカウンタである。 図面のｔｔＢ（内容に変更なしン ２ｄ、３ｂ ： ’７０、り信号線６５″−タハ゛
ス ＋１ａ 笥ワ０クアＯり゛ｉ４ 、￥、３図 手 続 補 正 書 （方 式） ％式％ 事件の表示 特願昭６３−１６０７４３号 発明の名称 マイクロコンピュータ 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称 （６０１）三菱電機株式会社代表者 志岐守
哉
タの構成を概略的に示したブロック図、第２１１１は第
１図中に示された分周器の回路構成の一実施例を示すブ
ロック図、第３図はＣＰＵに記憶された分周率設定動作
を含む制御プログラムのフローチャー１・図、第４図は
従来のマイクロコンビ−Ｉ−夕の構成を概略的に示した
ブロック図である。 図において、（２ａ）は記憶部分、（２ｄ）と（３ｂ）
はクロック信号線、（３ａ）はデータ入出力バス、（４
）は制御バス、（４ａ）はロード信号、（４ｂ）はイネ
ーブル信号、（５）はアドレスバス、（６）はデータバ
ス、（１１）はＣＰＬＩ、（ｌｌａ）は制御プログラム
、（２ｏ）はＥＥＰＲＯＭ、（２０ｃ）は分周器、（１
００）はマイクロコンピュータ モジュール、（２０１
）は書き込み時間設定レジスタ、（２０２ａ）と（２０
２ｂ）はカウンタである。 図面のｔｔＢ（内容に変更なしン ２ｄ、３ｂ ： ’７０、り信号線６５″−タハ゛
ス ＋１ａ 笥ワ０クアＯり゛ｉ４ 、￥、３図 手 続 補 正 書 （方 式） ％式％ 事件の表示 特願昭６３−１６０７４３号 発明の名称 マイクロコンピュータ 補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号
名 称 （６０１）三菱電機株式会社代表者 志岐守
哉
Claims (1)
- 【特許請求の範囲】 不揮発性の記憶部分として設けられたＥＥＰＲＯＭおよ
びこのＥＥＰＲＯＭの動作制御を行うＣＰＵとを備えた
マイクロコンピュータであって、書き込み動作時に必要
な同期信号として使用される所望の周波数を有するクロ
ック信号を得るために、マイクロコンピュータの外部か
らの安定したクロック信号を分周して上記所望の周波数
のクロック信号に変換する分周器を内蔵したＥＥＰＲＯ
Ｍと、 このＥＥＰＲＯＭの動作制御を行うと共に、マイクロコ
ンピュータの外部からの指令に従って上記ＥＥＰＲＯＭ
に内蔵された分周器の分周率を任意の値に設定するＣＰ
Ｕと、 を備えたマイクロコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16074388A JPH06101043B2 (ja) | 1988-06-30 | 1988-06-30 | マイクロコンピュータ |
| FR8813215A FR2633742B1 (fr) | 1988-06-30 | 1988-10-07 | Micro-ordinateur contenu dans une carte a circuit integre |
| DE3834227A DE3834227A1 (de) | 1988-06-30 | 1988-10-07 | Mikrocomputer |
| US07/279,029 US5047924A (en) | 1988-06-30 | 1988-12-02 | Microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16074388A JPH06101043B2 (ja) | 1988-06-30 | 1988-06-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0212475A true JPH0212475A (ja) | 1990-01-17 |
| JPH06101043B2 JPH06101043B2 (ja) | 1994-12-12 |
Family
ID=15721495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16074388A Expired - Fee Related JPH06101043B2 (ja) | 1988-06-30 | 1988-06-30 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5047924A (ja) |
| JP (1) | JPH06101043B2 (ja) |
| DE (1) | DE3834227A1 (ja) |
| FR (1) | FR2633742B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633956B1 (en) | 2000-04-14 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Memory card with task registers storing physical addresses |
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5636367A (en) * | 1991-02-27 | 1997-06-03 | Vlsi Technology, Inc. | N+0.5 wait state programmable DRAM controller |
| US5319772A (en) * | 1991-11-14 | 1994-06-07 | Acer Incorporated | Method and apparatus for changing the operating clock speed of a computer system |
| US5734877A (en) * | 1992-09-09 | 1998-03-31 | Silicon Graphics, Inc. | Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns |
| DE4231703C2 (de) * | 1992-09-22 | 1996-01-11 | Siemens Ag | Mikroprozessor mit CPU und EEPROM |
| EP0602422A1 (en) * | 1992-12-15 | 1994-06-22 | International Business Machines Corporation | Dynamic frequency shifting with divide by one clock generators |
| GB9417270D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Timing circuit |
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| JP3493096B2 (ja) * | 1996-06-07 | 2004-02-03 | 株式会社東芝 | 半導体集積回路、ｉｃカード、及びｉｃカードシステム |
| DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| DE19654593A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | Umkonfigurierungs-Verfahren für programmierbare Bausteine zur Laufzeit |
| DE19654846A1 (de) | 1996-12-27 | 1998-07-09 | Pact Inf Tech Gmbh | Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.) |
| EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| DE19704728A1 (de) | 1997-02-08 | 1998-08-13 | Pact Inf Tech Gmbh | Verfahren zur Selbstsynchronisation von konfigurierbaren Elementen eines programmierbaren Bausteines |
| DE19704742A1 (de) * | 1997-02-11 | 1998-09-24 | Pact Inf Tech Gmbh | Internes Bussystem für DFPs, sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen, zur Bewältigung großer Datenmengen mit hohem Vernetzungsaufwand |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
| EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
| AU2002220600A1 (en) | 2000-10-06 | 2002-04-15 | Pact Informationstechnologie Gmbh | Cell system with segmented intermediate cell structure |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US6990555B2 (en) | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
| US7581076B2 (en) | 2001-03-05 | 2009-08-25 | Pact Xpp Technologies Ag | Methods and devices for treating and/or processing data |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
| EP1454258A2 (de) * | 2001-03-05 | 2004-09-08 | Pact Informationstechnologie GmbH | Verfahren und vorrichtungen zur datenbe- und/oder verarbeitung |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US7210129B2 (en) | 2001-08-16 | 2007-04-24 | Pact Xpp Technologies Ag | Method for translating programs for reconfigurable architectures |
| EP1402382B1 (de) | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| US7577822B2 (en) | 2001-12-14 | 2009-08-18 | Pact Xpp Technologies Ag | Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization |
| US8281108B2 (en) | 2002-01-19 | 2012-10-02 | Martin Vorbach | Reconfigurable general purpose processor having time restricted configurations |
| ATE402446T1 (de) | 2002-02-18 | 2008-08-15 | Pact Xpp Technologies Ag | Bussysteme und rekonfigurationsverfahren |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| EP1634182A2 (en) * | 2003-06-17 | 2006-03-15 | PACT XPP Technologies AG | Data processing device and method |
| JP2009524134A (ja) | 2006-01-18 | 2009-06-25 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | ハードウェア定義方法 |
| KR101506337B1 (ko) * | 2008-03-07 | 2015-03-26 | 삼성전자주식회사 | 스마트 카드 시스템 및 그 구동 방법 |
| US20100272811A1 (en) * | 2008-07-23 | 2010-10-28 | Alkermes,Inc. | Complex of trospium and pharmaceutical compositions thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038740B2 (ja) * | 1976-04-19 | 1985-09-03 | 株式会社東芝 | デ−タ処理装置 |
| JPS53132245A (en) * | 1977-04-25 | 1978-11-17 | Hitachi Ltd | Subminiature computer |
| JPS56140459A (en) * | 1980-04-04 | 1981-11-02 | Hitachi Ltd | Data processing system |
| JP2510521B2 (ja) * | 1986-06-18 | 1996-06-26 | 株式会社日立製作所 | Ｅｅｐｒｏｍ装置 |
| JPS63106996A (ja) * | 1986-10-24 | 1988-05-12 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63131616A (ja) * | 1986-11-20 | 1988-06-03 | Mitsubishi Electric Corp | プログラマブルクロツク分周器 |
| JP2569514B2 (ja) * | 1986-12-12 | 1997-01-08 | 株式会社日立製作所 | 情報処理装置 |
-
1988
- 1988-06-30 JP JP16074388A patent/JPH06101043B2/ja not_active Expired - Fee Related
- 1988-10-07 DE DE3834227A patent/DE3834227A1/de active Granted
- 1988-10-07 FR FR8813215A patent/FR2633742B1/fr not_active Expired - Fee Related
- 1988-12-02 US US07/279,029 patent/US5047924A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6633956B1 (en) | 2000-04-14 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Memory card with task registers storing physical addresses |
| JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
| JP4662019B2 (ja) * | 2004-06-18 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06101043B2 (ja) | 1994-12-12 |
| DE3834227A1 (de) | 1990-01-04 |
| DE3834227C2 (ja) | 1992-12-24 |
| FR2633742A1 (fr) | 1990-01-05 |
| FR2633742B1 (fr) | 1993-10-15 |
| US5047924A (en) | 1991-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0212475A (ja) | マイクロコンピュータ | |
| JPH07282576A (ja) | Ｆｉｆｏモジュール | |
| US4460972A (en) | Single chip microcomputer selectively operable in response to instructions stored on the computer chip or in response to instructions stored external to the chip | |
| US4636945A (en) | Microprocessor | |
| JPH0696303A (ja) | 半導体集積回路及びｉｃカード | |
| US6611462B2 (en) | Semiconductor integrated circuit | |
| EP0212640B1 (en) | Data processor | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPH06177940A (ja) | Ｕａｒｔおよびこれを用いたシステム | |
| CN100511170C (zh) | 评估芯片 | |
| JPH029090A (ja) | 半導体装置 | |
| US5493686A (en) | Data processor in which external sync signal may be selectively inhibited | |
| JPS6362778B2 (ja) | ||
| JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
| JP3264665B2 (ja) | マイクロコンピュータ | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ | |
| JPH0795391B2 (ja) | 半導体装置 | |
| JPH0317719A (ja) | マイクロコンピュータ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JP2819329B2 (ja) | プログラム記憶装置 | |
| JPS6027430B2 (ja) | マイクロコンピユ−タ | |
| US4196357A (en) | Time slot end predictor | |
| JP2915912B2 (ja) | 半導体試験装置のパターンシーケンス制御回路 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6348688A (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |