KR100320360B1 - 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 - Google Patents

원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 Download PDF

Info

Publication number
KR100320360B1
KR100320360B1 KR1019950701195A KR19950701195A KR100320360B1 KR 100320360 B1 KR100320360 B1 KR 100320360B1 KR 1019950701195 A KR1019950701195 A KR 1019950701195A KR 19950701195 A KR19950701195 A KR 19950701195A KR 100320360 B1 KR100320360 B1 KR 100320360B1
Authority
KR
South Korea
Prior art keywords
perom
memory
array
microcontroller
transistor
Prior art date
Application number
KR1019950701195A
Other languages
English (en)
Other versions
KR950703785A (ko
Inventor
충 대 목
Original Assignee
페레고스 조지, 마이크 로스
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22282101&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100320360(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 페레고스 조지, 마이크 로스, 아트멜 코포레이숀 filed Critical 페레고스 조지, 마이크 로스
Publication of KR950703785A publication Critical patent/KR950703785A/ko
Application granted granted Critical
Publication of KR100320360B1 publication Critical patent/KR100320360B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

단일 칩 마이크로콘트롤러(11)는 프로그램 기억 회로로서 사용되는 PEROM 어레이(61)와 직·간접적으로 통신하는 복수의 I/O 포트(33, 35, 43, 45)를 구비한다. PEROM(61) 어레이는 로칼 호스트로 부터 직접 또는 원격 위치에서 신속한 소거 및 재프로그래밍을 가능하게 해준다. 복수의 포트는 메모리 기억장치에 다른 접근로를 제공하여 마이크로 명령을 기록한 후 그 명령을 한번에 직접 검증할 수 있게 해준다. 램(RAM)(25) 또한 구비된다. PEROM 어레이는 마이크로콘트롤러 내의 하드 디스크 기억 장치와 유사하다. 저전압 전원은 PEROM 어레이에 프로그래밍 및 소거 고전압을 공급하는 접속식 충전 펌프를 구비한다.

Description

원격 제프로그램이 가능한 마이크로콘트롤러용 프로그램 메모리
단일 칩 마이크로콘트롤러는 십수년 전부터 알려져 왔다. 이들 디바이스는 중앙 처리 장치(CPU), 데이터용 램(RAM), 프로그램 메모리용의 전기적으로 프로그램 가능한 롬(EPROM) 또는 그에 대체되는 롬(ROM) 및 각종 레지스터, 타이밍 회로, 래치, 포트 및 인터페이스 회로를 하나의 칩에 포함하는 완전한 컴퓨터이다. 초기 마이크로콘트롤러 중의 하나로 인텔사에 의해 1981년 최초로 제조된 8051이 있다. 이것은 각각 고유한 어드레스를 가지는 프로그램 메모리 및 데이터 메모리가 서로 분리되어 있는 구성을 가진다. 이전에, 8051은 타사의 개선된 마이크로콘트롤러에 대한 기준이었다. 개선된 메모리 액세스는 보르카르(Borkar) 등의 미국 특허 제 4,782,439호에, 통신 인터페이스는 해이에크(Hayek)의 미국 특허 제4,780,8l4호에 각각 개시되어 있다.
스마트 카드는 각종 포트, 메모리 액세스 및 논리 회로용 게이트 어레이와 함께 RAM, ROM, EPROM 및 EEPROM을 포함하는 각종 메모리와 CPU를 결합하는 단일칩 마이크로콘트롤러를 포함한다. 이러한 카드는 프로그램용으로 EPROM 메모리를 사용하고 데이터용으로 기타의 모든 메모리를 사용한다.
EPROM 기억 장치와 관련한 문제점 중의 하나는 재프로그래밍에 앞서 디바이스를 소거하기 위해서 자외선(UV) 광의 노출을 요한다는 것이다. 현장(field)에서 재프로그래밍이 요구되는 경우에는 프로그램 메모리에 대해 소거 및 재기록 작업을 시도하기보다는 전체 콘트롤러를 새로운 것으로 대체하는 것이 용이한 경우가 종종있다. EEPROM은 크기가 매우 작은 어레이를 제외하고는 EEPROM의 어레이의 크기가 마이크로콘트롤러의 기능에 적합치 않다고 여겨지므로 프로그램 메모리로서 고려되지 않았다.
저전압 전원에서 동작하는 마이크로콘트롤러가 종래 기술에도 존재하나, 이러한 전원은 프로그래밍을 위해 17V 이상의 전압을 필요로 하는 EEPROM에 대해서는 부적합하다.
본 발명의 목적은 일체형의 프로그램 메모리를 가지는, 현장에서 재프로그램 가능한 마이크로콘트롤러를 제공하는 것이다.
본 발명의 다른 목적은 단일 저전압 전원에서 동작하는 마이크로콘트롤러를 제공하는 것이다.
발명의 개요
전술한 본 발명의 목적은 데이터 메모리에 비해 대단히 큰 크기를 가지며 고속으로 소거 및 재기록할 수 있는 프로그램 메모리를 구비하는 단일 칩 마이크로콘트롤러에 의해 달성된다. 고속 소거 및 재기록은 플래시 메모리 트랜지스터, 즉 블록 단위로 소거되고, 프로그래밍 및 소거 전압 발생을 위하여 충전 펌프와 저전압전원을 함께 사용하는 전기적으로 프로그램 가능하고 소거 가능한 판독 전용 메모리(PEROM)트랜지스터를 이용하여 달성된다. 고밀도의 PEROM 셀의 어레이를 사용하여 용량을 크게할 수 있다.
플래시 메모리 트랜지스터는 수 분에 걸쳐 자외선에 노출될 필요없이 수 밀 리초의 노출에 의해 전체 메모리의 고속 소거가 가능하다. 비록 플래시 메모리 어레이가 공지되어 있기는 하지만, 그들의 사용은 마이크로콘트롤러 칩의 외부나 데이터 기억 장치의 응용으로 제한되어 왔다. 명령어에 대하여 플래시 메모리 어레이를 사용할 때에는 명령어가 우발적으로 소거되지 않도록 주의를 기울여야만 한다. 이것은 통상의 판독-기록 모드, 즉 칩 소거 모드에 특별한 프로그래밍 모드를 부가함으로써 달성된다. 이들 모드는 칩의 입/출력(I/O) 핀을 고유하게 조합하여 실현된다. 칩이 칩 소거 모드에 있을 때에만, 플래쉬 메모리를 완전히 '1'인 상태-초기 메모리 상태-가 되도록 기록할 수 있다,
핀 구성을 포함하고 EPROM은 포함하지 않는 8051 칩 구조를 사용하여 다중포트를 제공할 수 있다. 이 구조는 고속으로 어드레스 및 명령어 전송을 위한 2개의 포트와 자체의 버스가 있는 프로그램 메모리를 제공하는 이점을 갖는다. 공지의 8051 핀 구성을 채택함으로써, 플래시 메모리 어레이를 적합하기 위해서 프로그래밍 모드 신호를 약간만 변경하여 공지의 부품군과의 호환성을 실현할 수 있다.
본 발명에 유효한 바람직한 최소 사이즈의 플래시 메모리는 4K 바이트, 즉 32K 비트이다. 내부 RAM은 RAM이 중간 결과나 외부 RAM과의 작업을 기억하기 때문에 통상적으로 셀 카운트 보다 작다. 통상의 사이즈는 128 바이트이다. 4K 바이트의 최소 플래시 메모리 사이즈는 마이크로콘트롤러 칩에 완전하게 포함되는 복합적인 프로그램에 대한 공간을 제공해 주고, 그 프로그램을 고속으로 소거 및 재기록 할 수 있는 능력을 제공하도록 선택된다. 프로그램 개발 또는 현장에서의 재프로그램 가능성과 같은 응용에서, 본 발명은 마이크로콘트롤러 시스템의 결점을 극복한다. RAM 셀보다 많은 비율의 플래쉬 셀을 제공함으로써, 단일 칩 콘트롤러에 하드디스크의 아날로지를 제공할 수 있다.
본 발명은 하나의 칩내에 마이크로콘트롤러와 결합되는 비휘발성 프로그램 메모리 집적 회로에 관한 것이다.
제1도는 본 발명의 결합된 마이크로콘트롤러와 전기적으로 재프로그램 가능한 프로그램 메모리의 블록도.
제2도는 제1도의 회로의 동작을 설명하는 타이밍도.
제3도는 제1도의 프로그램 메모리에 사용된 2개의 고성능 트랜지스터 PEROM셀의 개략도.
제4도는 제3도의 2개의 트랜지스터를 포함하는 CMOS PEROM 트랜지스터에 대한 제조 공정의 측단면도.
제5도는 박막 산화물 터널링 영역의 레이아웃을 도시한, 제4도에 도시된 메모리 트랜지스터의 플로팅 게이트 부분의 평면도.
제6도는 제1도에 도시된 PEROM 메모리 유닛의 구조도.
제7도 및 제8도는 제6도에 도시된 우측 메모리 유닛의 개략도.
제9도는 제8도애 도시된 메모리 유닛내의 데이터 판독을 위한 센스 증폭기의 개략도.
제10도는 제1도에 도시된 메모리 유닛내에서 PEROM의 판독, 기록 및 소거에 대한 전압 상태도.
제11a도 및 제11b도는 칩의 V㏄ 전압을 제10도에 도시된 높은 프로그래밍 전압으로 변환하는 충전 펌프의 개략도이며, 제11a도의 선 A, B, C는 제11b도의 대응라인과 접속된다.
제12도는 재프로그램 가능한 비휘발성 메모리(PEROM)를 구비한 마이크로콘트롤러에 프로그램을 다운로드하는 호스트 시스템의 개념도.
본 발명의 실시를 위한 최적 모드
제1도에 마이크로콘트롤러(11)가 도시되어 있다. 칩의 구성은 통상 마이크로 콘트롤러로 알려져 있는 회로, 특히 인텔사 및 다른 회사에 의해 제조된 8051 계열의 마이크로콘트롤러를 포함한다. 핀의 명칭과 설명은 지.하예크(G. Hayek)에게 허여된 미국 특허 제4,780,814호에 개시되어 있다. 마이크로콘트롤러의 마이크로프로세서 부분은 임시 레지스터(17)를 통해 누산기(15)에 의해 신호를 공급받는 산술 논리 연산 장치(ALU)(13)로 구성된다. 제2 임시 레지스터(19) 또한 ALU(13)에 신호를 공급한다. 오실레이터(21)는 제2도를 참조하여 후술하는 타이밍 신호를 발생하는 타이밍 및 제어 회로(23)용 펄스를 발생시킨다. 데이터 버스(20)는 RAM(25), 메모리 어드레스 레지스터(27), 스택 포인터(29) 및 명령 레지스터(31)를 포함하는 많은 회로 구성 요소를 연결시킨다. 마이크로콘트롤러의 기능성은 포트 래치(37, 39)를 통해 데이터 버스(20)와 직접 통신하는 포트(33, 35)를 포함하는 복수의 포트에 의해 증진된다. 유사하게, 포트(43, 45)는 각각 포트 래치(47, 49)를 통해 데이터 버스(20)와 통신한다.
여러 포트 중에서 포트(35)는 인터럽트 및 타이머 회로(50)에 연결되며, 한쌍의 포트(35)라인은 원격지로부터의 데이터를 처리하기 위한 송신 라인으로서의 기능을 한다. 나머지 포트들은 데이터를 수신하고, 외부 호스트 시스템에 접속된 것과 같은 외부의 로칼 메모리에 기록하도록 구성된다. 전술한 회로의 모든 구성은 이 회로가 보통 8051 계열의 마이크로콘트롤러이고, 미국 특허 제4,780,814호에 개시되어 있기 때문에 쉽게 이해될 수 있는 것이다. 본 발명에서 주된 신뢰도는 포트(43, 45, 33)를 통한 병렬 데이터 전송에 관한 것에 있다.
본 발명은 각종 레지스터 및 RAM(25)을 통해 ALU(13)에 공급되는 마이크로 명령어를 기억하기 위해 플래시 메모리 구성에 프로그램 가능하고 소거 가능한 롬(PEROM)(61)을 사용한다. EPROM 어레이와 달리 PEROM 메모리의 트랜지스터는 블록단위로 배열되어 있는 전기적으로 프로그램 가능하고 소거 가능한 판독 전용 메모리(PEROM) 트랜지스터이다. 플래시 메모리 블록은 64 바이트와 같은 1페이지를 최소 사이즈로 하고, 어레이 전체와 동일한 크기를 최대 사이즈로 한다. 이러한 배열의 이점은 블록이 한번에 소거될 수 있어 메모리를 매우 고속으로 소거할 수 있다는 것이다. 마이크로콘드롤러 내부에서 프로그램 기억 장치로서 EPROM 트랜지스터를 사용함으로써 입증되는 바와 같이 비휘발성 기억 장치는 마이크로콘트롤러에 있어 매우 귀중한 것으로 인식되어 왔다. 그러나, 이들은 1 세대 비휘발성 메모리 장치이며 PEROM 기술에 의해 개선되어 왔다.
본 발명은 마이크로 명령어를 비휘발성 PEROM 메모리(61)에 기록할 뿐만 아니라 고속으로 소거하는 데 다중 포트 콘트롤러의 복수의 포트가 가지는 이점을 취한다. 소거 신호는 포트(35, 45) 및 핀(/PSGN, /PROG, VPP 및 RST)을 통해 공급된다. 고속 소거 후에 제어 신호는 마이크로 프로그램 명령어를 PEROM 메모리(61)예제기록할 수 있게 해준다.
어드레스 버스(63)는 PEROM 메모리를 포트(43, 45)와 프로그램 어드레스 레지스터(65)에 접속시킨다. 프로그램 카운터(67)와 증분기(69)는 로컬 버스(71)에 의해 프로그램 레지스터(65)에 연결된다. 버스(63)로부터 PEROM(61)으로의 통신은 단방향성이고, PEROM(61)으로부터 데이터 버스(20)로의 출력 또한 단방향성이므로, 비록 버퍼(73)를 통한 간접 통신이 가능하지만 데이터 버스(20)로부터PEROM 회로(61)로의 직접 입력 통신은 불가하다. 버퍼(73)는 또한 포트(33, 35)가 프로그램 어드레스 레지스터(65)를 통해 어드레스 버스(63)와 통신할 수 있도록 통로를 제공한다.
제2도에서 제1 파형은 원하는 메모리 위치가 포트(33, 45)를 통해 어드레스라인 상에서 액세스되는 것을 보여준다. 제2 파형은 포트(43)가 이용되어 어드레스가 설정된 후 적절한 데이터가 데이터 라인 상에 기록되는 것을 보여준다. 제3 파형은 어드레스가 래치(47)를 사용하여 래치되는 것을 보여준다. 어드레스 래치 인에이블 신호(ALE)가 하이이면 역 프로그래밍 신호(/PROG)는 로우이며, 그 반대의 경우, 즉 어드레스 래치가 인에이블되지 않으면 프로그래밍을 할 수 있다. 프로그래밍 전압은 Vм을 얻을 수 있도록 충전 펌프를 사용하여 V㏄를 승압시킴으로써 항상 칩에서 발생될 수 있다. 제4 파행은 제3 파형의 역 프로그래밍 신호가 로우일때, 프로그래밍 전압이 메모리 셀에 데이터를 기록하게 하는 적절한 레벨로 발생되었음을 보여준다.
데이터는 제1, 제 2 파형으로 도시된 바와 같이 프로그래밍 사이클에 후속하는 구간에서 어드레스 및 데이터 라인을 통해 데이터를 다시 곧바로 판독함으로써 검증된다, 이것은 외부 호스트와 통신할 때 포트(33, 45) 뿐만 아니라 포트(43)의 양방향 특성의 이점을 취한 것이다.
이하에서는 프로그래밍 알고리즘을 요약 설명하기로 한다. 제1 단계는 적절한 포트와 관련된 어드레스 라인 상에 원하는 메모리 바이트 위치를 입력하기 위한것이다. 다음 단계는 적절한 포트와 관련된 라인에 명령어나 데이터를 입력하고 제어 신호의 올바른 조합을 작동시키기 위한 것이다. 어드레스 래치 인에이블 신호(ALE)는 하이로 되어 1 바이트를 PEROM애 프로그램한다. 전술한 절차는 반복되어 파일의 종료에 도달할 때까지 어드레스와 데이터를 변경시킨다. 각 사이클 동안 프로그램된 데이터는 어드레스 및 데이터 라인을 통해 곧바로 다시 판독되어 그 프로그램 데이터가 올바른 것임을 확인해 준다.
전체 PEROM을 소거하기 위해, 즉 완전히 '1'로 기록하기 위해서는 제어 신호와 ALE의 적절한 조합이 이용된다. 특히, ALE는 PEROM의 소거를 위한 프로그래밍 모드를 정의하기 위해 핀의 조합이 사용되는 동안 로우를 유지한다. 8051 핀 구성에서 칩 식별 또는 "서명(signature)"을 행하기 위해 사용되는 것과 동일한 핀이 칩 소거 모드 뿐만 아니라 판독 데이터 모드 및 기록 테이타 모드를 정의하기 위해 사용된다. 재판독(readback) 검증은 기록 작업 후 실행된다. 소거 동작은 메모리어레이가 재프로그램될 수 있기 전에 실행되어야 한다.
본 발명의 발명자는 프로그래밍 메카니즘으로서 열전자 주입(hot election injection)을 이용하는 다른 플래시 셀과 달리, 터널링이 바람직한 프로그래밍 수단이라는 것을 발견했다. 단일 또는 2중 금속층 공정을 사용하여 만든 PEROM 트랜지스터는 본 발명의 양수인에게 양도된 J, Huang 등의 미국 특허 제4,833,096호에 개시되어 있는데, 밀집도가 더 높다.
각각의 기억 셀은 제3도에 도시된 바와 같은 한 쌍의 트랜지스터를 포함한다. 저장 트랜지스터(101)는 소스(103), 게이트(105), 드레인(107) 및 부동(floating) 게이트(109)를 구비하며, 드레인 전극(107)과 플로팅 게이트(105)에 인접한 제어 전극 사이에 적절한 고전압을 인가하는 것에 의해 플로팅 게이트는 충전된다. 전압을 반전시킴으로써 플로팅 게이트는 소거된다.
특별한 고전압 전원을 배치하기보다는, 충전 펌프를 이용하여 통상의 공급전압(V㏄)을 프로그래밍 전압 레벨(Vм)로 상승시킨다. 통상의 공급 전압은 3 V에 불과하며, 전체 칩 동작은 이 저전압 전원에 의해 동작될 수 있다. 이하 충전 펌프를 설명하기로 한다.
후술하는 본 발명의 충전 펌프는 PEROM을 소거 및 프로그램하기 위해 17V 이상이 필요한 경우에 본 발명에 저전압 전원이 사용될 수 있게 해준다. 외부의 고전압 전원을 배제하고, 본 발명은 휴대형 컴퓨터의 소형 배터리로 동작할 수 있다. 이것은 다중 포트로 인하여 PEROM 프로그램 메모리로 명령어의 원격 다운로드가 가능해지기 때문에 현재의 상황에서는 이상적이다.
드레인(107)은 연장되어 선택 트랜지스터(111)의 소스로서 기능한다. 이 트랜지스터는 행 선택 라인에 접속되는 제어 게이트(115)와 드레인(117)을 구비한다. 드레인(17)은 열 선택 라인과 감지 증폭기에 접속된다. 본 발명은 각 바이트가 8비트로 구성되는 4096 바이트의 기억 셀을 제공한다. 따라서, 셀은 8 셀 × 4096의 어레이로 그룹이 이루어질 수 있다.
제4도는 전술한 미국 특허 제4,833,056호에 개시된 바와 같은 PEROM 트랜지스터 셀의 구성을 도시한다. 제3도의 메모리 트랜지스터(101)는 P형 기판에서 드레인(207)으로부터 떨어져 있는 소스(203)로서 도시되어 있다. 플로팅 게이트(209)는 "폴리 1"이라고 하는 폴리실리콘층, 즉 소스와 드레인이 중첩되는 부분에 배치되는 전하 축적 소자이다. 플로팅 게이트(209)의 일부분은 하방으로 잠겨(dip) 있으며 플로팅 게이트가 터널 산화물(tunnel oxide)로서 알려진 매우 얇은 층의 산화물에 의해 드레인으로부터 떨어져 있는 터널링 영역(211)의 드레인(207)에 근접한다. 제어 게이트(205), 즉 "폴리 2"라고 하는 다른 폴리실리콘층은 터널링 작용이 개시되도록 드레인(207)과 전극(205) 사이에 적절한 전압을 인가함으로써 전하 축적 및 소거 동작을 제어한다. 기억 트랜지스터는 산화물층(220)에 의해 제4도의 선택 트랜지스터(111)에 대응하는 다른 트랜지스터로부터 분리된다. 메모리 트랜지스터의 드레인(207)은 드레인 전극(217)이 기판내에 위치하는 동안 선택 트랜지스터에 대한 소스로서 작용한다. 게이트 전극(215), 즉 폴리 2 요소는 소스와 드레인 사이에서 간격을 두고 있다. 제1 금속층 튜브(230)는 드레인(217)과 접촉한다. 금속층(230)은 제4도의 드레인(117)과 유사하게 감지 증폭기 및 비트 라인에 접속된다.
제4도는 N 웰(231)에 소스 영역(233) 및 간격을 두고 떨어져 있는 드레인 영역(235)과 함께 형성된 제3 트랜지스터를 도시한다. 게이트(237)는 소스 및 드레인으로부터 이격되어 있다. 이 트랜지스터는 필드 산화물 영역(239)에 의해 선행 쌍으로부터 절연되어 있으며 차례로 금속층 영역(230a, 230b)으로부터도 유리층(243) 및 두꺼운 산화물층(245)에 의해 절연되어 있다. 제2 금속층(247)은 N-웰 트랜지스터를 분리하여 제어하기 위해 금속층(230a)과 접속한다. 이 트랜지스터는 행 드라이버 트랜지스터이며, 제1 금속층(230)과 제2 금속층(247) 사이에 간격을 갖는 것이 중요하다. 이 간격은 두꺼운 산화물층인 내부 금속 유전체층(250)에 의해 제공된다. 마지막으로, 회로를 보호하기 위해 제2 금속층의 상부에는 불활성층(252)이 제공된다.
제4도의 전기적으로 프로그램 가능하고 소거 가능한 롬(EPROM) 트랜지스터(101)의 중앙 기억부의 상면이 제5도에 도시되어 있다. 점선은 기판이고 실선은 표면 상부이다. 드레인 영역(207)은 직사각형으로 표시된 플로팅 게이트, 폴리 1층 사이에 터널링 창을 형성하는 작은 직사각형의 박막 산화물(211)을 갖는다. 폴리 1층 위에는 점선으로 표시한 폴리 2층(205)이 형성된다. 폴리 2층은 또한 제2 또는 감지 트랜지스터의 게이트(215)를 형성한다. 금속층(230)은 두 트랜지스터 위를 덮는다. 제3도 및 제4도에 도시된 트랜지스터쌍은 각각의 RAM 셀에 대해 적어도 32개의 PEROM 메모리 셀이 존재하도록 반복된다. 이 비율은 적절한 프로그램 메모리가 필드내에서 수정될 수 있게 한다.
제6도를 참조하면 제1도의 PEROM 메모리 유닛(61)에 대한 구성이 대칭인 좌측 메모리 유닛(131)과 우측 메모리 유닛(133)을 포함하는 것으로 도시되어 있다. 메모리 유닛의 각 1/2은 64행 × 256열로 구성되고 전체 4 K 바이트의 메모리 유닛은 64행 × 512열로 구성된다. 메모리는 Y 디코드 회로로 향하는 라인(135)상의 6 어드레스 비트에 의해 어드레스된다. 6 어드레스 비트는 좌우측 메모리 유닛을 서브하는 X 디코드 회로(139)에 대한 라인(138)상에 수신된다. 양 메모리 유닛은 기억 트랜지스터에 기억된 데이터를 판독하기 위해 개개의 감지 증폭기(140)에 접속되는 열 라인을 구비한다. 좌우측 메모리 유닛(131, 133)은 대칭이므로 하나의 메모리 유닛의 설명으로 다른 메모리 유닛의 설명을 갈음한다.
제7도를 참조하면 PEROM 트랜지스터(151)는 라인(152)을 따라 VRFi 신호를 수신하도록 접속되는 제어 게이트를 갖는다. 설명을 위해 제7도의 64행중 둘레에 파선으로 표시한 i 번째 행만을 도시한다. 공통의 소스 라인(153)은 제10도와 부합하여 그것에 인가되는 전압을 갖는다. 트랜지스터(154)는 게이트(155)상의 Y 어드레스 신호에 의해 스트로브될 때 제10도에 도시된 상이한 전압을 공급하도록 사용된다.
행(151)의 각 기억 트랜지스터는 트랜지스터(156)의 행내의 워드 라인 선택 트랜지스터에 접속된다. 행(151)의 각 트랜지스터의 드레인은 제4도에 도시된 구성과 유사한 행(156)내의 각 트랜지스터의 소스에 접속된다. 워드 라인 트랜지스터(156)는 기억 트랜지스터를 분리시키며, 각각은 행(158 및 159)의 멀티플렉싱 트랜지스터와 행(161 및 162)의 Y 선택 트랜지스터를 통해 8개의 감지 증폭기 라인(157)중 하나로부터 엑세스될 수 있다. 행(161 및 162)의 Y선택 라인은 어레이를 좌측 1/2과 우측 1/2로 분할한다. 멀티플레싱 라인(158, 159)은 단일 감지 증폭기가 어레이의 각 1/2내의 기억 트랜지스터쌍을 원조하도록 한다.
i 번째 기억 행(151)과 행 선택 라인(156)은 제8도에 도시된 i 번째 패스 트랜지스터(pass transistor) 어레이에 접속된다. 제8도를 참조하면 패스 트랜지스터(163)는 라인(164)을 따라 기준 전압(Vref)에 접속되는 소스와 라인(165)을 따라 기준 전압(VRFI)을 출력하는 드레인을 구비한다. 트랜지스터(166)의 게이트는 i 번째 행에 대한 워드 라인 선택 신호(WLi)에 접속된다. 동일한 신호가 방전 트랜지스터(169)의 게이트를 제어하는 인버터 쌍(167, 168)에 인가된다. 제8도에 도시되는 종류의 회로가 각각의 워드 라인에 제공된다.
열 라인(157)은 각각 제9도에 도시된 종류의 감지 증폭기에 접속된다. 열 라인에 대한 접속은 제7도의 행(151)내의 가변 임계치 트랜지스터, 즉 전기적으로 프로그램 가능하고 소거 가능한 판독 전용 메모리(PEROM) 트랜지스터를 판독하도록 시도하는 입력점(171)에서 만들어진다. 이러한 트랜지스터에서는 전도 임계치가 하이 및 로우 상태 사이를 이동한다. 전도성에 대한 임계치는 블록(172)내의 더미 셀(dummy cell)을 참조하여 판독된다. 더미 셀을 포함하는 트랜지스터의 전도성은 평형 아암(173, 174)에 의해 평가된다. 평가 논리 회로(175)는 더미 셀을 참조하여 메모리 트랜지스터의 전도 상태를 판독하고 핀(176)상에 논리 출력을 제공한다. 전도 상태 신호는 회로 아암(173, 174) 사이의 평형을 회복시키기 위하여 라인(177)상에 송신된다. 고전압 레벨 전이 회로(178)는 블록(179)을 통한 충전 펌프로부터의 고전압을 핀(171)을 통해 열 라인 상에 공급할 수 있다. 이 회로는 프로그래밍 전압을 PEROM 트랜지스터에 인가한다.
제10도는 제7도의 PEROM 셀에 인가되는 전압을 도시한다. "드레인"으로 명명된 열은 각 열의 라인과 통신하는 제9도의 핀(171)이며, 제7도의 멀티플렉스 열(158, 159)에 의해 멀티플렉싱되기 쉽다. 제10도의 "감지 게이트" 열은 제7도 및 제8도의 VRFI를 참조한다. "제어 게이트"는 제7도 및 제8도의 신호(WLi)를 참조한다. 열의 "소스"는 트랜지스터(154)를 통해 접지될 때를 제외하고는 플로팅하는 제 7도의 라인(153)을 참조한다. 제10도에 괄호로 나타낸 전압은 로우 레벨의 동작 모드를 나타내는 반면 괄호 밖의 값은 보통의 레벨을 나타낸다. 17V 및 15V의 레벨은 제11a도 및 제11b도에 도시된 충전 펌프로부터 도출된다. 여기에서 다이오드로 구성된 제로 임계치 트랜지스터(181)의 행에 있는 7 단계 어레이는 행(183)의 커패시터에 각각 접속된다. 위상이 다른 클록 라인(182 또는 184)중의 하나에 연결된 각각의 커패시터는 선행 트랜지스터 커패시터쌍의 전압을 승압시킨다. 하나의 라인이 클록됨에 따라 트랜지스터-커패시터쌍의 양단에 전위차가 발생된다. 커패시터의 전하는 제2 라인이 이전 위상과 반대 위상으로 클록될 때 다음 트랜지스터-커패시터쌍으로 전이되거나 펌핑된다. 각 선행 단계의 커패시터의 전하는 다음 단계의 커패시터로 전이된다. 반대 위상의 클록킹은 로우 레벨의 VCC로부터의 전하를 고전압의 VM으로 전이하거나 펌핑시킨다. 클램프 및 방전 회로(185)는 회로의 출력을 고전압값으로 고정하며, 그것을 출력핀(186)상에 송신하고, 핀(187)에서의 명령에 따라 회로를 방전시킬 수 있다.
제12도를 참조하면 호스트 시스템(201)은 마이크로콘트롤러용의 갱신 프로그램을 포함한다. 현재는 교통 신호, 로봇 기기 및 통신 및 운송 장치 등의 응용 분야에서 갱신된 프로그램을 설치하기 위해서는 시간이 소모된다. 가장 통상적으로는 EPROM 집적 회로가 변경되어야만 한다. 그러나, 갱신된 프로그램은 모뎀을 통해 마이크로콘트롤러(203)의 포트 중 하나로 송신된다. 마이크로콘트롤러는 제1도에 도시된 구조를 따르며 원격지로부터 데이터를 처리하기 위하여 통신 회로(50)에 접속된 포트(35)를 통해 연속적으로 통신을 수신할 수 있다. 갱신된 프로그램은 소거신호가 송신되고 메모리가 소거되어 새로 갱신된 프로그램이 송신 및 수신될 때까지 칩(203)의 비휘발성 PEROM 또는 플래시 메모리에 기억된다. 집적 회로 칩(203)은 랩톱 컴퓨터 또는 운송 시스템과 같은 휴대형 마이크로콘트롤러에 이용될 수 있다. 이러한 응용 장치에서는 소형 배터리로 동작시키는 것이 편리하다. 본 발명은 특히 이와 같은 응용 장치에 적합한데, 그 이유는 전력 변환 회로가 정상적으로는 VCC로서 사용되는 단일 저전압 전원으로 이용될 수 있게 하여 제10도에 도시된 바와 같은 비휘발성 메모리의 기록 및 소거 신호를 공급할 수 있기 때문이다. 한쌍의 1.5 V 배터리로 구성되는 단일 저전압 전원(205)은 칩(203)에 전체 전원을 공급한다. 이와 같은 전원은 현대의 응용 제품에 필수적인 경박 단소화를 가능하게 해준다.

Claims (12)

  1. 마이크로콘트롤러를 구비한 재프로그램 가능한 메모리 시스템에 있어서,
    현장용 마이크로콘트롤러에 의한 실행을 위해 갱신된 프로그램을 저장하는 메모리 기억 장치를 구비하는 원격 호스트 컴퓨터와,
    단일 저전압 전원에 연결되고, 상기 원격 호스트 컴퓨터와 전기적으로 통신하고, PEROM 셀 및 RAM 메모리 셀을 구비하는 단일 칩 마이크로콘트롤러를 포함하고,
    상기 PEROM 메모리 셀은 주 프로그램 기억 장치로서 상기 마이크로콘트롤러내에서 연결되는 것이고,
    상기 마이크로콘트롤러는 저전압 전원을 이용하여 상기 PEROM 셀을 소거하고 PEROM 셀에 기록하기 위한 전력 변환 수단을 구비하는 것을 특징으로 하는 재프로그램 가능한 메모리 시스템.
  2. 제1항에 있어서,
    상기 전력 변환 수단은,
    저전압 입력 및 고전압 출력을 가지는 다단(多段) 충전 펌프와,
    명령에 따라 상기 고전압을 유지하기 위한 클램프 회로 수단
    을 포함하는 것인 재프로그램 가능한 메모리 시스템.
  3. 제1항에 있어서,
    상기 전력 변환 수단은,
    저전압 입력 및 고전압 출력을 가지는 다단 충전 펌프와,
    명령에 따라 상기 고전압을 방전하기 위한 방전 회로 수단
    을 포함하는 것인 재프로그램 가능한 메모리 시스템.
  4. 산술 논리 연산 장치와, 상기 산술 논리 연산 장치와 결합되어 프로그램 명령어를 실행하고 데이터를 연산하기 위한 복수의 레지스터를 구비하는 유형의 집적 회로 마이크로콘트롤러 내에 배치된 프로그램 기억 회로 장치에 있어서,
    블록 단위로 배열되어, 트랜지스터 블록이 동시에 소거될 수 있는 PEROM 트랜지스터의 어레이와,
    상기 어레이에 접속되어 외부 소스로부터 마이크로 명령어를 수신할 수 있는 포트와 양방향으로 통신하는 어드레스 버스와,
    상기 어레이로부터 수신만 하는 단방향 방식으로 상기 어레이에 접속되며 또한 상기 마이크로콘트롤러에 접속되는 데이터 버스로서, 상기 어레이가 이 데이터 버스로부터 데이터를 직접 수신하지 못하도록 하지만 이 데이터 버스를 통해 상기 마이크로콘트롤러 회로에게 데이터를 전달할 수 있도록 하는 것인 데이터 버스와,
    상기 데이터 버스에 접속된 RAM 어레이와,
    상기 데이터 버스와 상기 어드레스 버스를 분리시키지만 양자 사이의 통신은 허용하는 양방향성 버퍼와,
    프로그램 어드레스와 데이터 정보를 양방향으로 교환하는 복수의 양방항성 I/O 포트 수단과,
    저전압 전원에 연결되어, 상기 저전압 전원에서 발생되는 저전압을 PEROM 트랜지스터를 프로그래밍하고 소거하는 데 적합한 전압 레벨로 변환시키는 충전 펌프
    를 포함하는 것을 특징으로 하는 프로그램 기억 회로 장치.
  5. 제4항에 있어서,
    상기 PEROM 트랜지스터의 어레이는, 단일 저전압 전원으로부터 동작 가능한 선택 트랜지스터와 비트 기억 트랜지스터를 포함하는 2개의 트랜지스터로 이루어지는 기억 셀을 구비하는 것인 프로그램 기억 회로 장치.
  6. 제5항에 있어서,
    상기 비트 기억 트랜지스터는 감지 게이트와, 박막 터널 산화물(thin tunnel oxide) 영역에 배치된 플로팅 게이트를 포함하는 것인 프로그램 기억 회로장치.
  7. 제4항에 있어서,
    상기 복수의 양방향성 I/O 포트 수단은,
    상기 어드레스 버스와 상기 데이터 버스에 접속되어 외부 프로그램 및 데이터 메모리와 통신하는 제1 및 제2 양방향성 I/O 포트 수단과,
    상기 데이터 버스에 접속되어 상기 제1 및 제2 포트 수단의 작업을 분담하는제3 양방향성 I/O포트 수단
    을 포함하는 것인 프로그램 기억 회로 장치.
  8. 산술 논리 연산 장치, 상기 산술 논리 연산 장치에 신호를 공급하는 누산기 및 레지스터, 양방향성 I/O 포트, 어드레스 버스 및 데이터 버스를 포함하는 마이크로콘트롤러에 있어서, 프로그램 기억 회로는,
    블록 단위로 배열되어 트랜지스터의 블록이 동시에 소거될 수 있고, 상기 어드레스 버스 및 상기 데이터 버스를 통해 마이크로콘트롤러 회로에 접속된 PEROM 트랜지스터 어레이와,
    상기 어드레스 버스 및 상기 데이터 버스를 통해 상기 마이크로콘트롤러 회로에 접속되는 RAM 트랜지스터의 어레이와,
    저전압 전원에 연결되어, 상기 저전압 전원으로부터의 저전압을 PEROM 트랜지스터를 프로그램하고 소거하는 전압 레벨로 변환시키는 충전 펌프
    를 포함하는 것을 특징으로 하는 마이크로콘트롤러.
  9. 제8항에 있어서,
    상기 PEROM 트랜지스터 어레이는 플래시 트랜지스터 어레이를 포함하는 것인 마이크로콘트롤러.
  10. 제8항에 있어서,
    상기 PEROM 트랜지스터 어레이는 단일 저전압 전원에서 동작 가능한 선택 트랜지스터와 비트 기억 트랜지스터를 포함하는 2개의 트랜지스터로 이루어지는 기억 셀을 구비하는 것인 마이크로콘트롤러.
  11. 제8항에 있어서,
    상기 비트 기억 트랜지스터는 감지 게이트와, 박막 터널 산화물상에 배치된 플로팅 게이트를 포함하는 것인 마이크로콘트롤러.
  12. 제11항에 있어서,
    상기 감지 게이트를 선택적으로 방전시키는 수단을 더 포함하는 마이크로콘트롤러.
KR1019950701195A 1993-07-29 1994-06-08 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리 KR100320360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US100899 1987-09-25
US10089993A 1993-07-29 1993-07-29
PCT/US1994/006584 WO1995004355A1 (en) 1993-07-29 1994-06-08 Remotely re-programmable program memory for a microcontroller

Publications (2)

Publication Number Publication Date
KR950703785A KR950703785A (ko) 1995-09-20
KR100320360B1 true KR100320360B1 (ko) 2002-04-22

Family

ID=22282101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701195A KR100320360B1 (ko) 1993-07-29 1994-06-08 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리

Country Status (8)

Country Link
US (1) US5493534A (ko)
EP (1) EP0664046B1 (ko)
JP (1) JPH08503328A (ko)
KR (1) KR100320360B1 (ko)
CN (1) CN1046168C (ko)
DE (1) DE69433320T2 (ko)
TW (1) TW299407B (ko)
WO (1) WO1995004355A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241069B1 (en) 1990-02-05 2001-06-05 Cummins-Allison Corp. Intelligent currency handling system
US5995916A (en) * 1996-04-12 1999-11-30 Fisher-Rosemount Systems, Inc. Process control system for monitoring and displaying diagnostic information of multiple distributed devices
US6098116A (en) * 1996-04-12 2000-08-01 Fisher-Rosemont Systems, Inc. Process control system including a method and apparatus for automatically sensing the connection of devices to a network
US5862052A (en) * 1996-04-12 1999-01-19 Fisher-Rosemount Systems, Inc. Process control system using a control strategy implemented in a layered hierarchy of control modules
US6032208A (en) * 1996-04-12 2000-02-29 Fisher-Rosemount Systems, Inc. Process control system for versatile control of multiple process devices of various device types
US5828851A (en) 1996-04-12 1998-10-27 Fisher-Rosemount Systems, Inc. Process control system using standard protocol control of standard devices and nonstandard devices
US5909368A (en) * 1996-04-12 1999-06-01 Fisher-Rosemount Systems, Inc. Process control system using a process control strategy distributed among multiple control elements
EP0825506B1 (en) 1996-08-20 2013-03-06 Invensys Systems, Inc. Methods and apparatus for remote process control
US5909502A (en) * 1996-09-17 1999-06-01 Cummins-Allison Corp. Software loading system for a currency scanner
US5980078A (en) 1997-02-14 1999-11-09 Fisher-Rosemount Systems, Inc. Process control system including automatic sensing and automatic configuration of devices
WO1998050892A1 (en) 1997-05-07 1998-11-12 Cummins-Allison Corp. Intelligent currency handling system
US6039645A (en) 1997-06-24 2000-03-21 Cummins-Allison Corp. Software loading system for a coin sorter
US5940623A (en) 1997-08-01 1999-08-17 Cummins-Allison Corp. Software loading system for a coin wrapper
TW337607B (en) 1997-08-06 1998-08-01 Mos Electronics Taiwan Inc Process for forming a contact hole in an EEPROM with NOR construction
US6040216A (en) * 1997-08-11 2000-03-21 Mosel Vitelic, Inc. Method (and device) for producing tunnel silicon oxynitride layer
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US6205500B1 (en) * 1997-09-24 2001-03-20 Compaq Computer Corp. System and method for electrically isolating a device from higher voltage devices
TW425660B (en) * 1997-12-12 2001-03-11 Mosel Vitelic Inc Method of forming uniform dielectric layer between two conductive layers in integrated circuit
TW374939B (en) 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
TW382801B (en) 1998-02-25 2000-02-21 Mosel Vitelic Inc Method of forming two transistors having different threshold voltage in integrated circuit
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
GB2335044B (en) * 1998-03-04 2002-10-16 Capital Controls Ltd A monitoring apparatus
US6493461B1 (en) 1998-03-17 2002-12-10 Cummins-Allison Corp. Customizable international note counter
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
US6136653A (en) 1998-05-11 2000-10-24 Mosel Vitelic, Inc. Method and device for producing undercut gate for flash memory
US6261903B1 (en) 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6365455B1 (en) 1998-06-05 2002-04-02 Mosel Vitelic, Inc. Flash memory process using polysilicon spacers
GB2338321B (en) * 1998-06-11 2000-04-26 Winbond Electronics Corp Single-chip micro-controller with an internal flash memory
US6490493B1 (en) 1999-01-21 2002-12-03 Rosemount Inc. Industrial process device management software
GB2346986A (en) 1999-02-19 2000-08-23 Ibm Microcode upgrading
US6754885B1 (en) 1999-05-17 2004-06-22 Invensys Systems, Inc. Methods and apparatus for controlling object appearance in a process control configuration system
WO2000070531A2 (en) * 1999-05-17 2000-11-23 The Foxboro Company Methods and apparatus for control configuration
US7089530B1 (en) * 1999-05-17 2006-08-08 Invensys Systems, Inc. Process control configuration system with connection validation and configuration
US6788980B1 (en) * 1999-06-11 2004-09-07 Invensys Systems, Inc. Methods and apparatus for control using control devices that provide a virtual machine environment and that communicate via an IP network
US6711629B1 (en) 1999-10-18 2004-03-23 Fisher-Rosemount Systems, Inc. Transparent support of remote I/O in a process control system
KR100375217B1 (ko) 1999-10-21 2003-03-07 삼성전자주식회사 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
EP1297434B1 (en) 2000-06-27 2005-04-20 Koninklijke Philips Electronics N.V. Integrated circuit with flash
EP1203379A1 (en) 2000-06-27 2002-05-08 Koninklijke Philips Electronics N.V. Integrated circuit with flash memory
GB2385438A (en) * 2002-02-19 2003-08-20 Mitel Knowledge Corp Remote programming of serialised semiconductor devices
US6778419B2 (en) * 2002-03-29 2004-08-17 International Business Machines Corporation Complementary two transistor ROM cell
US20030217054A1 (en) * 2002-04-15 2003-11-20 Bachman George E. Methods and apparatus for process, factory-floor, environmental, computer aided manufacturing-based or other control system with real-time data distribution
US7761923B2 (en) * 2004-03-01 2010-07-20 Invensys Systems, Inc. Process control methods and apparatus for intrusion detection, protection and network hardening
WO2007123753A2 (en) * 2006-03-30 2007-11-01 Invensys Systems, Inc. Digital data processing apparatus and methods for improving plant performance
CN104407518B (zh) 2008-06-20 2017-05-31 因文西斯系统公司 对用于过程控制的实际和仿真设施进行交互的系统和方法
US8127060B2 (en) * 2009-05-29 2012-02-28 Invensys Systems, Inc Methods and apparatus for control configuration with control objects that are fieldbus protocol-aware
US8463964B2 (en) * 2009-05-29 2013-06-11 Invensys Systems, Inc. Methods and apparatus for control configuration with enhanced change-tracking
US8516225B2 (en) * 2011-03-25 2013-08-20 Koichi Kitagishi Central processing unit and microcontroller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448331A (ja) * 1990-06-18 1992-02-18 Mitsubishi Electric Corp 中央処理装置
EP0549795A1 (en) * 1990-09-17 1993-07-07 Kabushiki Kaisha Toshiba Semiconductor storing device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4757503A (en) * 1985-01-18 1988-07-12 The University Of Michigan Self-testing dynamic ram
US4780814A (en) * 1987-02-09 1988-10-25 Intel Corporation Global serial channel for microcontroller
US4782439A (en) * 1987-02-17 1988-11-01 Intel Corporation Direct memory access system for microcontroller
US4796235A (en) * 1987-07-22 1989-01-03 Motorola, Inc. Write protect mechanism for non-volatile memory
US5222046A (en) * 1988-02-17 1993-06-22 Intel Corporation Processor controlled command port architecture for flash memory
EP0489227B1 (en) * 1990-12-06 1998-12-23 Tandberg Data Asa Data storage system having removable media and equipped to download a control program from the removable media
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448331A (ja) * 1990-06-18 1992-02-18 Mitsubishi Electric Corp 中央処理装置
EP0549795A1 (en) * 1990-09-17 1993-07-07 Kabushiki Kaisha Toshiba Semiconductor storing device

Also Published As

Publication number Publication date
DE69433320T2 (de) 2004-09-16
CN1046168C (zh) 1999-11-03
EP0664046A1 (en) 1995-07-26
EP0664046A4 (en) 1998-12-02
US5493534A (en) 1996-02-20
DE69433320D1 (de) 2003-12-18
TW299407B (ko) 1997-03-01
KR950703785A (ko) 1995-09-20
EP0664046B1 (en) 2003-11-12
JPH08503328A (ja) 1996-04-09
CN1112800A (zh) 1995-11-29
WO1995004355A1 (en) 1995-02-09

Similar Documents

Publication Publication Date Title
KR100320360B1 (ko) 원격재프로그램이가능한마이크로콘트롤러용프로그램메모리
JP4061272B2 (ja) メモリシステム及びメモリカード
US7679961B2 (en) Programming and/or erasing a memory device in response to its program and/or erase history
US7440337B2 (en) Nonvolatile semiconductor memory apparatus having buffer memory for storing a program and buffering work data
US9324434B2 (en) Determining memory page status
US6108236A (en) Smart card comprising integrated circuitry including EPROM and error check and correction system
US10359944B2 (en) Memory devices having distributed controller systems
US20080189478A1 (en) Nonvolatile semiconductor memory device with advanced multi-page program operation
JP4726033B2 (ja) 不揮発性メモリ、不揮発性メモリの制御方法、及びｉｃカード
JP4730846B2 (ja) メモリシステム
US6385689B1 (en) Memory and a data processor including a memory
US6134149A (en) Method and apparatus for reducing high current during chip erase in flash memories
KR950010304B1 (ko) 불휘발성 기억소자를 구비한 반도체 집적회로장치
JP2817052B2 (ja) 記憶装置
JPH113594A (ja) 不揮発性メモリおよびデータ書込み、読出し方法
JPH04132087A (ja) 半導体集積回路装置
US6795353B2 (en) Generating high voltages in nonvolatile memory devices and data processing systems
KR0170292B1 (ko) 불휘발성 반도체 메모리 장치의 데이타 처리방법
Micheloni et al. NAND Flash Memories
JP2000113688A (ja) 不揮発性メモリ及び不揮発性メモリの消去及び書き込み方法
JPS63140494A (ja) 不揮発性半導体記憶装置
JP2002118182A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041118

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee